CN112596966B - 芯片验证方法、装置、设备、存储介质 - Google Patents

芯片验证方法、装置、设备、存储介质 Download PDF

Info

Publication number
CN112596966B
CN112596966B CN202011495163.3A CN202011495163A CN112596966B CN 112596966 B CN112596966 B CN 112596966B CN 202011495163 A CN202011495163 A CN 202011495163A CN 112596966 B CN112596966 B CN 112596966B
Authority
CN
China
Prior art keywords
verification
coverage
illegal
configuration information
establishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011495163.3A
Other languages
English (en)
Other versions
CN112596966A (zh
Inventor
杨晶晶
谭帆
魏炽频
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011495163.3A priority Critical patent/CN112596966B/zh
Publication of CN112596966A publication Critical patent/CN112596966A/zh
Application granted granted Critical
Publication of CN112596966B publication Critical patent/CN112596966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing

Abstract

本公开提供了一种芯片验证方法、装置、设备、存储介质。芯片验证方法,包括:覆盖点建立步骤,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点;验证覆盖点建立步骤,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;非法仓建立步骤,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;验证步骤,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验所述验证环境配置信息与所述设计行为之间的相关性。本公开可以实现无论是直接通过监控设计行为,还是间接从验证环境配置信息所采样收集到的功能覆盖率结果均可靠。

Description

芯片验证方法、装置、设备、存储介质
技术领域
本公开涉及芯片验证领域,尤其涉及一种芯片验证方法、装置、设备、存储介质。
背景技术
针对超大规模、日益复杂的芯片验证要求,功能覆盖率被用于表征整个设计中所有功能点的验证覆盖情况,体现了对设计功能进行验证的完备程度。
功能覆盖率的采样收集可以通过如下两种方法:
1.直接采样设计中的信号组合以表征设计中对应的功能点是否被覆盖。
2.间接采样验证环境中配置信息以表征设计中对应的功能点是否被覆盖。
对于方法1而言,得到的功能覆盖率统计结果真实体现了设计中的功能点是否有被覆盖。然而,这种采样方法无法保证收集到的功能覆盖点如实反映了验证的意图。与此同时,一旦验证环境的缺陷导致检查机制没有对这种测试激励与设计行为之间的失配问题进行报错,那么最终统计得到的功能覆盖率结果将会显示该设计的功能点在验证过程中被覆盖到了,这反而掩盖了验证环境中存在的缺陷,使得问题无法暴露。
对于方法2而言,得到的功能覆盖率统计结果真实体现了验证环境所希望配置的设计功能点是否有被覆盖。然而,这种采样方式无法保证收集到的功能覆盖点如实反映了设计的真实行为。与此同时,一旦验证环境中的检查机制不够完备,使得一些设计上的漏洞没有被查验出来,那么最终统计得到的功能覆盖率结果将会显示该设计的功能点在验证过程中被配置过了,反而掩盖了设计本身的缺陷,使得问题无法暴露。
发明内容
本公开正是为了解决上述课题而完成,其目的在于提供一种基于功能覆盖点中的非法仓构建校验验证环境配置信息与设计行为之间相关性的芯片验证方法、装置、设备、存储介质。
本公开提供该发明内容部分以便以简要的形式介绍构思,这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征,也不旨在用于限制所要求的保护的技术方案的范围。
为了解决上述技术问题,本公开实施例提供一种芯片验证方法,采用了如下所述的技术方案,包括:
覆盖点建立步骤,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点,所述两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
验证覆盖点建立步骤,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;
非法仓建立步骤,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;
验证步骤,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验对应于所述验证环境配置信息与所述设计行为之间的相关性,以验证所述功能是否完备。
为了解决上述技术问题,本公开实施例还提供一种芯片验证装置,采用了如下所述的技术方案,包括:
覆盖点建立模块,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点,所述两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
验证覆盖点建立模块,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;
非法仓建立模块,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;
验证模块,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验对应于所述验证环境配置信息与所述设计行为之间的相关性,以验证所述功能是否完备。
为了解决上述技术问题,本公开实施例还提供一种计算机设备,采用了如下所述的技术方案,包括:
存储器和处理器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序时实现如前述所述的方法。
为了解决上述技术问题,本公开实施例还提供一种计算机可读存储介质,采用了如下所述的技术方案,包括:
所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如前述所述的方法。
根据本公开所公开的技术方案,与现有技术相比,本公开可以实现在收集功能覆盖率的同时,基于非法仓在每次功能覆盖率采样时检查当前采样到的设计行为是否符合验证环境配置意图,从而保证了:
1.由于验证环境中的缺陷而导致测试激励没有触发正确的设计行为将报告仿真错误;
2.由于设计本身的缺陷而导致设计行为没有正确的响应验证环境的测试激励将报告仿真错误;
3.无论是直接通过监控设计行为,还是间接从验证环境的配置信息所采样收集到的功能覆盖率结果是可靠的。
附图说明
图1是根据本公开的芯片验证方法的一个实施例的流程图;
图2是根据本公开的芯片验证方法的由对设计行为的监控建立新覆盖点的一个实施例的示意图;
图3是根据本公开的芯片验证方法的由验证环境配置信息建立新覆盖点的一个实施例的示意图;
图4是根据本公开的芯片验证方法的生成覆盖点之间第二对应关系的一个实施例的示意图;
图5是根据本公开的芯片验证方法的建立交叉覆盖点中非法仓的一个实施例的示意图;
图6是根据本公开的芯片验证方法的一个实施例的流程示意图;
图7是根据本公开的芯片验证装置的一个实施例的示意图;
图8是根据本公开的计算机设备的一个实施例的结构示意图。
结合附图并参考以下具体实施方式,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中,相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的,元件和元素不一定按照比例绘制。
具体实施方式
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同;本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开;本公开的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。本公开的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本公开的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
为了使本技术领域的人员更好地理解本公开方案,下面将结合附图,对本公开实施例中的技术方案进行清楚、完整地描述。
首先说明本公开中用到的相关术语及其定义:
功能覆盖率(FCOV,Functional Coverage):功能覆盖率用于表征设计中所有功能点的验证覆盖情况,体现了针对设计功能进行验证的完备程度。
覆盖组(covergroup):覆盖组是一种用于统计功能覆盖率的模型,其中涵盖了表征不同设计功能的覆盖点,覆盖组的整体覆盖率由其中包含的所有覆盖点的覆盖情况来体现。
覆盖点(coverpoint):覆盖点存在于覆盖组之中,对应于设计中某个需要被验证到的功能点。在功能覆盖率采样之后,覆盖点会统计其下所有的仓是否有被覆盖到。
仓(bins):仓被定义在覆盖点之中,是衡量功能覆盖率的基本单位。针对某个设计功能的覆盖点可能会有不同的功能表现,这些不同的功能表现通过在覆盖点中定义不同的仓与之一一对应。
非法仓(illegal_bins):非法仓是仓的一种,往往用来表征某个设计功能覆盖点的非法配置,或者设计功能本身所不应出现的情况。当非法仓在覆盖率采样之后被覆盖到,仿真环境会报告错误。
交叉覆盖点(cross coverpoints):交叉覆盖点存在于覆盖组中,提供了覆盖组中两个或两个以上覆盖点之间的组合覆盖率情况。
本公开将验证环境配置信息以及与之对应的设计行为的监控同步到功能覆盖率的采样收集点,并建立验证环境配置信息与所希望发生的设计行为之间的关系表。然后,通过将关系表中的映射关系进行逻辑取反以得到验证环境配置与设计行为之间失配的所有情况,并将这些情况列入到非法仓中,以完成验证环境配置与设计行为之间相关性的校验。
这样,在收集功能覆盖率的同时,非法仓将在每次功能覆盖率采样时检查当前采样到的设计行为是否符合验证环境的配置意图,从而保证了:
1.由于验证环境中的缺陷而导致测试激励没有触发正确的设计行为将报告仿真错误;
2.由于设计本身的缺陷而导致设计行为没有正确的响应验证环境的测试激励将报告仿真错误;
3.无论是直接通过监控设计行为,还是间接从验证环境的配置信息所采样收集到的功能覆盖率结果是可靠的。
[芯片验证方法]
参考图1,示出了根据本公开的芯片验证方法的一个实施例的流程图。芯片验证方法,包括以下步骤:
覆盖点建立步骤S11,基于芯片中待验证的功能建立覆盖组和属于覆盖组中的两个覆盖点;
在一个或多个实施例中,两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
在一个或多个实施例中,覆盖点包括第一覆盖点和第二覆盖点,若第一覆盖点对应于验证环境配置信息,则第二覆盖点对应于设计行为;若第一覆盖点对应于设计行为,则第二覆盖点对应于验证环境配置信息。
这里,例如针对芯片设计中的某项功能建立功能覆盖组CG和第一覆盖点CVPT0,将与第一覆盖点CVPT0对应的验证环境配置信息或者设计行为的监控同步到覆盖率的采样点,构建覆盖组CG中的第二覆盖点CVPT1。
在一个或多个实施例中,如图2所示,若第一覆盖点CVPT0本身来自验证环境配置信息,则将与该配置信息所对应的设计行为的监控同步到覆盖率采样点后,建立第二覆盖点CVPT1。
在一个或多个实施例中,如图3所示,若第一覆盖点CVPT0本身来自对设计行为的监控时,则将与该设计行为所对应的验证环境配置信息同步到覆盖率采样点后,建立第二覆盖点CVPT1。
验证覆盖点建立步骤S12,在覆盖组中建立对应于验证环境配置信息与设计行为之间的相关性的验证覆盖点。
在一个或多个实施例中,验证覆盖点根据第一覆盖点和第二覆盖点建立;
在一个或多个实施例中,如图5所示,在覆盖组CG中构建第一覆盖点CVPT0与第二覆盖点CVPT1的交叉覆盖点CVPT0_X_CVPT1。
在一个或多个实施例中,验证覆盖点建立步骤S12还包括对应关系确定步骤,确定第一覆盖点中所有仓与第二覆盖点中所有仓之间的第一对应关系,根据第一对应关系确定第一覆盖点中所有仓与第二覆盖点中所有仓之间的第二对应关系。
在一个或多个实施例中,如图4所示,列出第一覆盖点CVPT0中所有仓与第二覆盖点CVPT1中所有仓之间的第一对应关系,例如为正确适配对应关系,并将这些对应关系逻辑取反以得到第一覆盖点CPVT0与第二覆盖点CVPT1中所有仓之间的第二对应关系,例如为非法失配对应关系。
在一个或多个实施例中,验证覆盖点还可以同时包含验证环境配置信息和设计行为。
在一个或多个实施例中,验证覆盖点建立步骤还包括,相关性建立步骤,根据验证环境配置信息与验证环境配置信息对应的设计行为建立验证覆盖点中验证环境配置信息和设计行为之间的相关性。
非法仓建立步骤S13,在验证覆盖点中根据相关性,并进行例如逻辑取反以建立非法仓;
在一个或多个实施例中,非法仓建立步骤包括,在验证覆盖点中根据第二对应关系,例如非法失配对应关系建立非法仓。非法仓是用以表征验证环境配置信息与设计行为之间相关性失配的仓。
在一个或多个实施例中,如图5所示,在交叉覆盖点CVPT0_X_CVPT1中,根据得到的第一覆盖点CPVT0与第二覆盖点CVPT1中所有仓之间的非法对应关系,从而构建非法仓。
验证步骤S14,覆盖组采样收集覆盖点的功能覆盖率,并通过非法仓校验对应于验证环境配置信息与设计行为之间的相关性,以验证功能是否完备。
在一个或多个实施例中,验证步骤还包括,通过非法仓校验对应于验证环境配置信息与设计行为之间的相关性,若相关性失配,则触发非法仓,并报告错误,若未触发非法仓,则输出功能覆盖率。
在一个或多个实施例中,如图6所示,在添加含有非法仓的交叉覆盖点CVPT0_X_CVPT1之后,覆盖组CG在采样收集第一覆盖点CPVT0或第二覆盖点CVPT1功能覆盖率的同时,能够校验对应的验证环境配置信息与设计行为之间的相关性。一旦二者的相关性失配,交叉覆盖点CVPT0_X_CVPT1中的非法仓将会被触发,并报告仿真错误,交由验证人员查找验证环境或者设计上的缺陷。如果非法仓没有报告仿真错误,则该覆盖点的覆盖率统计结果是可靠的。
在一个或多个实施例中,还可以通过增加额外的中间逻辑转换将验证环境配置信息和设计行为的监控整合成一个单独的验证覆盖点,整合后的验证覆盖点同时包含了验证环境配置信息和设计行为,然后从整合后的验证覆盖点中提炼出验证环境配置信息和设计行为之间失配的情况,再建立与之对应的非法仓进行校验。
本公开提出利用功能覆盖率中的非法仓构建验证环境配置信息与设计行为之间的所有失配组合。在收集芯片设计的功能覆盖率同时,无论是由于设计本身的缺陷还是验证环境中的缺陷所导致的二者失配问题都会触发对应的非法仓,从而报告仿真错误,提醒验证人员当前的功能覆盖率采样收集结果是不可靠的,并且需要进一步检查验证环境与设计中所隐藏的缺陷。
在芯片验证过程中,验证环境用于检查设计本身功能的正确性,但是没有有效的机制能够确保验证环境本身没有缺陷。如果由于验证环境的缺陷导致设计中的某些错误无法被发现,那么收集到的功能覆盖率是不可靠的。因此通过本公开提出的方法,既确保了收集到的功能覆盖率的可靠性,又提供了一种反向检查验证环境与芯片设计本身是否存在缺陷的手段,增强了验证的鲁棒性。
应该理解的是,虽然附图的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,其可以以其他的顺序执行。而且,附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,其执行顺序也不必然是依次进行,而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序指令控制相关的硬件来完成,该计算机程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,前述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)等非易失性存储介质,或随机存储记忆体(RAM)等。
[芯片验证装置]
如图7所示,为了实现本公开实施例中的技术方案,本公开提供了一种芯片验证装置,该装置具体可以应用于各种电子终端设备中。
本实施例所述的芯片验证装置包括:覆盖点建立模块701、验证覆盖点建立模块702、非法仓建立模块703、验证模块704。
覆盖点建立模块701,基于芯片中待验证的功能建立覆盖组和属于覆盖组中的两个覆盖点;
在一个或多个实施例中,覆盖组中的两个覆盖点对应于验证环境配置信息和设计行为;
在一个或多个实施例中,覆盖点包括第一覆盖点和第二覆盖点,若第一覆盖点对应于验证环境配置信息,则第二覆盖点对应于设计行为;若第一覆盖点对应于设计行为,则第二覆盖点对应于验证环境配置信息。
这里,例如针对芯片设计中的某项功能建立功能覆盖组CG和第一覆盖点CVPT0,将与第一覆盖点CVPT0对应的验证环境配置信息或者设计行为的监控同步到覆盖率的采样点,构建覆盖组CG中的第二覆盖点CVPT1。
在一个或多个实施例中,如图2所示,若第一覆盖点CVPT0本身来自验证环境配置信息,则将与该配置信息所对应的设计行为的监控同步到覆盖率采样点后,建立第二覆盖点CVPT1。
在一个或多个实施例中,如图3所示,若第一覆盖点CVPT0本身来自对设计行为的监控时,则将与该设计行为所对应的验证环境配置信息同步到覆盖率采样点后,建立第二覆盖点CVPT1。
验证覆盖点建立模块702,在覆盖组中建立对应于验证环境配置信息与设计行为之间的相关性的验证覆盖点。
在一个或多个实施例中,验证覆盖点根据第一覆盖点和第二覆盖点建立;
在一个或多个实施例中,如图5所示,在覆盖组CG中构建第一覆盖点CVPT0与第二覆盖点CVPT1的交叉覆盖点CVPT0_X_CVPT1。
在一个或多个实施例中,验证覆盖点建立模块702还包括对应关系确定模块,确定第一覆盖点中所有仓与第二覆盖点中所有仓之间的第一对应关系,根据第一对应关系确定第一覆盖点中所有仓与第二覆盖点中所有仓之间的第二对应关系。
在一个或多个实施例中,如图4所示,列出第一覆盖点CVPT0中所有仓与第二覆盖点CVPT1中所有仓之间的第一对应关系,例如为正确适配对应关系,并将这些对应关系逻辑取反以得到第一覆盖点CPVT0与第二覆盖点CVPT1中所有仓之间的第二对应关系,例如为非法失配对应关系。
在一个或多个实施例中,验证覆盖点还可以同时包含验证环境配置信息和设计行为。
在一个或多个实施例中,验证覆盖点建立模块702还包括,相关性建立模块,根据验证环境配置信息与验证环境配置信息对应的设计行为建立验证覆盖点中验证环境配置信息和设计行为之间的相关性。
非法仓建立模块703,在验证覆盖点中根据相关性,并进行例如逻辑取反建立非法仓;
在一个或多个实施例中,非法仓建立模块包括,在验证覆盖点中根据第二对应关系建立非法仓。
在一个或多个实施例中,非法仓用以表征验证环境配置信息与设计行为之间相关性失配的仓。
在一个或多个实施例中,如图5所示,在交叉覆盖点CVPT0_X_CVPT1中,根据得到的第一覆盖点CPVT0与第二覆盖点CVPT1中所有仓之间的非法对应关系,从而构建非法仓。
验证模块704,覆盖组采样收集覆盖点的功能覆盖率,并通过非法仓校验对应于验证环境配置信息与设计行为之间的相关性,以验证功能是否完备。
在一个或多个实施例中,验证模块还包括,通过非法仓校验对应于验证环境配置信息与设计行为之间的相关性,若相关性失配,则触发非法仓,并报告错误,若未触发非法仓,则输出功能覆盖率。
在一个或多个实施例中,如图6所示,在添加含有非法仓的交叉覆盖点CVPT0_X_CVPT1之后,覆盖组CG在采样收集第一覆盖点CPVT0或第二覆盖点CVPT1功能覆盖率的同时,能够校验对应的验证环境配置信息与设计行为之间的相关性。一旦二者的相关性失配,交叉覆盖点CVPT0_X_CVPT1中的非法仓将会被触发,并报告仿真错误,交由验证人员查找验证环境或者设计上的缺陷。如果非法仓没有报告仿真错误,则该覆盖点的覆盖率统计结果是可靠的。
在一个或多个实施例中,还可以通过增加额外的中间逻辑转换将验证环境配置信息和设计行为的监控整合成一个单独的验证覆盖点,整合后的验证覆盖点同时包含了验证环境配置信息和设计行为,然后从整合后的验证覆盖点中提炼出验证环境配置信息和设计行为之间失配的情况,再建立与之对应的非法仓进行校验。
应该理解的是,虽然附图的框图中的每个方框可以代表一个模块,该模块的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令,但是这些模块并不是必然按照顺序依次执行。本公开中装置实施例中的各模块及功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上的模块或功能单元集成在一个模块中。上述集成的各个模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。上述提到的存储介质可以是只读存储器,磁盘或光盘等。
[芯片验证设备]
下面参考图8,其示出了适于用来实现本公开实施例的电子设备(例如终端设备或服务器)800的结构示意图。本公开实施例中的终端设备可以是上述系统中的各种终端设备。图8示出的电子设备仅仅是一个示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图8所示,电子设备800可以包括处理装置(例如中央处理器、图形处理器等)801,用于控制电子设备的整体操作。处理装置可以包括一个或多个处理器来执行指令,以完成上述的方法的全部或部分步骤。此外,处理装置801还可以包括一个或多个模块,用于处理和其他装置之间的交互。
存储装置802用于存储各种类型的数据,存储装置802可以是包括各种类型的计算机可读存储介质或者它们的组合,例如可以是电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
传感器装置803,用于感受规定的被测量的信息并按照一定的规律转换成可用输出信号,可以包括一个或多个传感器。例如,其可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器等,用于检测电子设备的打开/关闭状态、相对定位、加速/减速、温度、湿度和光线等的变化。
处理装置801、存储装置802以及传感器装置803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。
多媒体装置806可以包括触摸屏、触摸板、键盘、鼠标、摄像头、麦克风等的输入装置用以接收来自用户的输入信号,在各种输入装置可以与上述传感器装置803的各种传感器配合完成例如手势操作输入、图像识别输入、距离检测输入等;多媒体装置806还可以包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置。
电源装置807,用于为电子设备中的各种装置提供电力,可以包括电源管理系统、一个或多个电源及为其他装置分配电力的组件。
通信装置808,可以允许电子设备800与其他设备进行无线或有线通信以交换数据。
上述各项装置也均可以连接至I/O接口805以实现电子设备800的应用。
虽然图8示出了具有各种装置的电子设备800,但是应理解的是,并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
特别地,根据本公开的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在非暂态计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信装置从网络上被下载和安装,或者从存储装置被安装。在该计算机程序被处理装置执行时,执行本公开实施例的方法中限定的上述功能。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。
要说明的是,本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。而在本公开中,计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:电线、光缆、RF(射频)等等,或者上述的任意合适的组合。
上述计算机可读介质可以是上述电子设备中所包含的;也可以是单独存在,而未装配入该电子设备中。
可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码,上述程序设计语言包括但不限于面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图,图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现,也可以通过硬件的方式来实现。其中,单元的名称在某种情况下并不构成对该单元本身的限定。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,包括:
覆盖点建立步骤,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点,所述两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
验证覆盖点建立步骤,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;
非法仓建立步骤,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;
验证步骤,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验对应于所述验证环境配置信息与所述设计行为之间的相关性,以验证所述功能是否完备。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,
所述覆盖点包括第一覆盖点和第二覆盖点,所述第一覆盖点对应于所述验证环境配置信息,所述第二覆盖点对应于所述设计行为。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,还包括,
对应关系确定步骤,确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第一对应关系,根据所述第一对应关系确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第二对应关系。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,
所述验证覆盖点根据所述第一覆盖点和所述第二覆盖点建立,
所述非法仓建立步骤包括,在所述验证覆盖点中根据所述第二对应关系建立所述非法仓。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,
所述验证覆盖点同时包含所述验证环境配置信息和所述设计行为。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,
所述验证覆盖点建立步骤还包括,
相关性建立步骤,根据所述验证环境配置信息与所述验证环境配置信息对应的所述设计行为建立所述验证覆盖点中所述验证环境配置信息和所述设计行为之间的相关性;
所述非法仓建立步骤包括,在所述验证覆盖点中根据所述相关性建立所述非法仓。
根据本公开的一个或多个实施例,提供了一种芯片验证方法,其特征在于,
所述验证步骤还包括,
通过所述非法仓校验对应于所述验证环境配置信息与所述设计行为之间的相关性,
若所述相关性失配,则触发所述非法仓,并报告错误,
若未触发所述非法仓,则输出所述功能覆盖率。
根据本公开的一个或多个实施例,提供了一种芯片验证装置,其特征在于,包括:
覆盖点建立模块,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点,所述两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
验证覆盖点建立模块,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;
非法仓建立模块,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;
验证模块,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验对应于所述验证环境配置信息与所述设计行为之间的相关性,以验证所述功能是否完备。
根据本公开的一个或多个实施例,提供了一种芯片验证装置,其特征在于,还包括,
所述覆盖点包括第一覆盖点和第二覆盖点,所述第一覆盖点对应于所述验证环境配置信息,所述第二覆盖点对应于所述设计行为;
对应关系确定模块,确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第一对应关系,根据所述第一对应关系确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第二对应关系。
根据本公开的一个或多个实施例,提供了一种芯片验证装置,其特征在于,
所述验证覆盖点根据所述第一覆盖点和所述第二覆盖点建立,
所述非法仓建立模块包括,在所述验证覆盖点中根据所述第二对应关系建立所述非法仓。
根据本公开的一个或多个实施例,提供了一种芯片验证装置,其特征在于,
所述验证覆盖点同时包含所述验证环境配置信息和所述设计行为;所述验证覆盖点建立模块还包括,
相关性建立模块,根据所述验证环境配置信息与所述验证环境配置信息对应的所述设计行为建立所述验证覆盖点中所述验证环境配置信息和所述设计行为之间的相关性;
所述非法仓建立模块包括,在所述验证覆盖点中根据所述相关性建立所述非法仓。
根据本公开的一个或多个实施例,提供了一种芯片验证装置,其特征在于,
所述验证模块还用于,
通过所述非法仓校验对应于所述验证环境配置信息与所述设计行为之间的相关性,
若所述相关性失配,则触发所述非法仓,并报告错误,
若未触发所述非法仓,则输出所述功能覆盖率。
根据本公开的一个或多个实施例,提供了一种计算机设备,其特征在于,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序时实现如上述任一项所述的方法。
根据本公开的一个或多个实施例,提供了一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任一项所述的方法。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本公开中所涉及的公开范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述公开构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
此外,虽然采用特定次序描绘了各操作,但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地,在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (12)

1.一种芯片验证方法,其特征在于,包括:
覆盖点建立步骤,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点,所述两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
验证覆盖点建立步骤,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;
非法仓建立步骤,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;
验证步骤,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验对应于所述验证环境配置信息与所述设计行为之间的相关性,以验证所述功能是否完备;
所述验证步骤还包括,
通过所述非法仓校验对应于所述验证环境配置信息与所述设计行为之间的相关性,
若所述相关性失配,则触发所述非法仓,并报告错误,
若未触发所述非法仓,则输出所述功能覆盖率。
2.如权利要求1所述的芯片验证方法,其特征在于,
所述覆盖点包括第一覆盖点和第二覆盖点,所述第一覆盖点对应于所述验证环境配置信息,所述第二覆盖点对应于所述设计行为。
3.如权利要求2所述的芯片验证方法,其特征在于,还包括,
对应关系确定步骤,确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第一对应关系,根据所述第一对应关系确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第二对应关系。
4.如权利要求3所述的芯片验证方法,其特征在于,
所述验证覆盖点根据所述第一覆盖点和所述第二覆盖点建立,
所述非法仓建立步骤包括,在所述验证覆盖点中根据所述第二对应关系建立所述非法仓。
5.如权利要求1所述的芯片验证方法,其特征在于,
所述验证覆盖点同时包含所述验证环境配置信息和所述设计行为。
6.如权利要求5所述的芯片验证方法,其特征在于,
所述验证覆盖点建立步骤还包括,
相关性建立步骤,根据所述验证环境配置信息与所述验证环境配置信息所对应的所述设计行为建立所述验证覆盖点中所述验证环境配置信息和所述设计行为之间的相关性;
所述非法仓建立步骤包括,在所述验证覆盖点中根据所述相关性建立所述非法仓。
7.一种芯片验证装置,其特征在于,包括:
覆盖点建立模块,基于芯片中待验证的功能建立覆盖组和属于所述覆盖组中的两个覆盖点,所述两个覆盖点中的仓分别对应于验证环境配置信息和设计行为;
验证覆盖点建立模块,在所述覆盖组中建立对应于所述验证环境配置信息与所述设计行为之间的相关性的验证覆盖点;
非法仓建立模块,在所述验证覆盖点中根据所述验证环境配置信息与对应设计行为之间的相关性建立非法仓;
验证模块,所述覆盖组采样收集所述覆盖点的功能覆盖率,并通过所述非法仓是否在采样过程中被触发来校验对应于所述验证环境配置信息与所述设计行为之间的相关性,以验证所述功能是否完备;
所述验证模块还用于,
通过所述非法仓校验对应于所述验证环境配置信息与所述设计行为之间的相关性,
若所述相关性失配,则触发所述非法仓,并报告错误,
若未触发所述非法仓,则输出所述功能覆盖率。
8.如权利要求7所述的芯片验证装置,其特征在于,还包括,
所述覆盖点包括第一覆盖点和第二覆盖点,所述第一覆盖点对应于所述验证环境配置信息,所述第二覆盖点对应于所述设计行为;
对应关系确定模块,确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第一对应关系,根据所述第一对应关系确定所述第一覆盖点中所有仓与所述第二覆盖点中所有仓之间的第二对应关系。
9.如权利要求8所述的芯片验证装置,其特征在于,
所述验证覆盖点根据所述第一覆盖点和所述第二覆盖点建立,
所述非法仓建立模块包括,在所述验证覆盖点中根据所述第二对应关系建立所述非法仓。
10.如权利要求7所述的芯片验证装置,其特征在于,
所述验证覆盖点同时包含所述验证环境配置信息和所述设计行为;所述验证覆盖点建立模块还包括,
相关性建立模块,根据所述验证环境配置信息与所述验证环境配置信息所对应的所述设计行为建立所述验证覆盖点中所述验证环境配置信息和所述设计行为之间的相关性;
所述非法仓建立模块包括,在所述验证覆盖点中根据所述相关性建立所述非法仓。
11.一种计算机设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序时实现如权利要求1-6中任一项所述的方法。
12.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1-6中任一项所述的方法。
CN202011495163.3A 2020-12-17 2020-12-17 芯片验证方法、装置、设备、存储介质 Active CN112596966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011495163.3A CN112596966B (zh) 2020-12-17 2020-12-17 芯片验证方法、装置、设备、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011495163.3A CN112596966B (zh) 2020-12-17 2020-12-17 芯片验证方法、装置、设备、存储介质

Publications (2)

Publication Number Publication Date
CN112596966A CN112596966A (zh) 2021-04-02
CN112596966B true CN112596966B (zh) 2022-11-01

Family

ID=75196987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011495163.3A Active CN112596966B (zh) 2020-12-17 2020-12-17 芯片验证方法、装置、设备、存储介质

Country Status (1)

Country Link
CN (1) CN112596966B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115952762A (zh) * 2022-12-12 2023-04-11 爱芯元智半导体(上海)有限公司 一种芯片仿真功能覆盖率检测方法、装置及检测系统

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592023A (zh) * 2012-01-06 2012-07-18 广东新岸线计算机系统芯片有限公司 集成电路设计过程中的寄存器设计方法及装置
CN104811259A (zh) * 2015-03-23 2015-07-29 重庆邮电大学 一种卫星通信频偏验证方法
CN106383788A (zh) * 2016-10-31 2017-02-08 上海华虹集成电路有限责任公司 验证测例判断方法
CN107862155A (zh) * 2017-11-30 2018-03-30 青岛海信电器股份有限公司 对芯片进行功能覆盖率模型验证的方法和装置
CN108108558A (zh) * 2017-12-21 2018-06-01 郑州云海信息技术有限公司 一种基于覆盖次数统计评价随机验证质量的方法及系统
CN108108306A (zh) * 2018-02-09 2018-06-01 盛科网络(苏州)有限公司 一种提高报文解析测试覆盖率的方法及系统
CN108388516A (zh) * 2018-03-14 2018-08-10 上海微小卫星工程中心 可重构fpga软件的专用验证测试系统及方法
CN108733569A (zh) * 2018-05-25 2018-11-02 北京五八信息技术有限公司 一种接口自动化测试方法、装置、存储介质及设备
CN109144668A (zh) * 2018-08-06 2019-01-04 华大半导体有限公司 Rfid仿真用例实现方法及装置
CN109711057A (zh) * 2018-12-28 2019-05-03 深圳忆联信息系统有限公司 一种用于验证芯片环境完备性的方法及其系统
CN110046387A (zh) * 2019-03-14 2019-07-23 广东工业大学 一种基于uvm的sm2模块验证平台及验证方法
CN111611176A (zh) * 2020-06-28 2020-09-01 中国人民解放军国防科技大学 一种通用接口覆盖率模型验证环境自动生成方法、系统及介质
CN111881051A (zh) * 2020-08-03 2020-11-03 Oppo广东移动通信有限公司 测试用例的生成方法、装置、终端及存储介质
CN111914501A (zh) * 2020-05-07 2020-11-10 电子科技大学 一种基于UVM验证方法学的FeRAM接口验证平台的实现方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831879B2 (en) * 2008-02-19 2010-11-09 International Business Machines Corporation Generating test coverage bin based on simulation result
US10614193B2 (en) * 2017-01-31 2020-04-07 Mentor Graphics Corporation Power mode-based operational capability-aware code coverage
US11144434B2 (en) * 2019-05-31 2021-10-12 The Mathworks, Inc. Refining coverage analyses using context information

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592023A (zh) * 2012-01-06 2012-07-18 广东新岸线计算机系统芯片有限公司 集成电路设计过程中的寄存器设计方法及装置
CN104811259A (zh) * 2015-03-23 2015-07-29 重庆邮电大学 一种卫星通信频偏验证方法
CN106383788A (zh) * 2016-10-31 2017-02-08 上海华虹集成电路有限责任公司 验证测例判断方法
CN107862155A (zh) * 2017-11-30 2018-03-30 青岛海信电器股份有限公司 对芯片进行功能覆盖率模型验证的方法和装置
CN108108558A (zh) * 2017-12-21 2018-06-01 郑州云海信息技术有限公司 一种基于覆盖次数统计评价随机验证质量的方法及系统
CN108108306A (zh) * 2018-02-09 2018-06-01 盛科网络(苏州)有限公司 一种提高报文解析测试覆盖率的方法及系统
CN108388516A (zh) * 2018-03-14 2018-08-10 上海微小卫星工程中心 可重构fpga软件的专用验证测试系统及方法
CN108733569A (zh) * 2018-05-25 2018-11-02 北京五八信息技术有限公司 一种接口自动化测试方法、装置、存储介质及设备
CN109144668A (zh) * 2018-08-06 2019-01-04 华大半导体有限公司 Rfid仿真用例实现方法及装置
CN109711057A (zh) * 2018-12-28 2019-05-03 深圳忆联信息系统有限公司 一种用于验证芯片环境完备性的方法及其系统
CN110046387A (zh) * 2019-03-14 2019-07-23 广东工业大学 一种基于uvm的sm2模块验证平台及验证方法
CN111914501A (zh) * 2020-05-07 2020-11-10 电子科技大学 一种基于UVM验证方法学的FeRAM接口验证平台的实现方法
CN111611176A (zh) * 2020-06-28 2020-09-01 中国人民解放军国防科技大学 一种通用接口覆盖率模型验证环境自动生成方法、系统及介质
CN111881051A (zh) * 2020-08-03 2020-11-03 Oppo广东移动通信有限公司 测试用例的生成方法、装置、终端及存储介质

Also Published As

Publication number Publication date
CN112596966A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN112560390B (zh) 自动生成交叉覆盖点中的忽略仓的方法、装置、设备
CN112650685B (zh) 自动化测试方法、装置、电子设备及计算机存储介质
CN110674047B (zh) 软件测试方法、装置及电子设备
CN113407393B (zh) 芯片验证方法、终端设备、验证平台以及存储介质
CN112783756A (zh) 一种自动测试方法、终端、系统及存储介质
CN112596966B (zh) 芯片验证方法、装置、设备、存储介质
CN109491908B (zh) 页面检测方法、装置、电子设备和存储介质
CN111338951A (zh) 无线智能家电检测方法及系统
US11604724B2 (en) Software application component testing
CN112182160B (zh) 一种日志数据处理方法、装置、存储介质及电子设备
CN109582524A (zh) 一种测试方法、系统及电子设备和存储介质
CN116450511A (zh) 信息更新方法、装置、电子设备和计算机可读介质
CN110908882A (zh) 一种应用程序的性能分析方法、装置、终端设备及介质
CN115422052A (zh) 一种车载导航app的测试系统及方法
CN112379967B (zh) 模拟器检测方法、装置、设备及介质
CN110489341B (zh) 一种测试方法、装置、存储介质及电子设备
CN111382056A (zh) 一种服务的测试方法、装置,服务器及存储介质
CN115640204A (zh) 页面兼容性测试方法、装置、电子设备及存储介质
CN112650647B (zh) 一种信息获取方法、装置、设备及介质
CN116450514A (zh) 接口测试中的错误信息归因方法、装置、及存储介质
CN113835995B (zh) 用于生成测试用例的方法和装置
CN115562959A (zh) 分支预测功能的验证方法、装置、电子设备及存储介质
CN109542921B (zh) 一种数据检查方法、装置、电子设备及存储介质
CN115858329A (zh) 交互组件测试方法、装置、电子设备及存储介质
CN117824974A (zh) 交换机跌落测试方法、装置、电子设备与计算机可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant