Connect public, paid and private patent data with Google Patents Public Datasets

半导体器件以及使用该半导体器件的信号处理系统

Info

Publication number
CN1125900A
CN1125900A CN 95102596 CN95102596A CN1125900A CN 1125900 A CN1125900 A CN 1125900A CN 95102596 CN95102596 CN 95102596 CN 95102596 A CN95102596 A CN 95102596A CN 1125900 A CN1125900 A CN 1125900A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
device
signal
semiconductor
processing
same
Prior art date
Application number
CN 95102596
Other languages
English (en)
Other versions
CN1055567C (zh )
Inventor
井上俊辅
宫肋守
光地哲伸
Original Assignee
佳能株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

在一个具有分别连到多个输入端的电容器装置且电容的其余引线端共同连到一个读出放大器的半导体器件中,通过利用在一个绝缘表面上的一个半导体层来形成该电容器和该读出放大器,从而用一个小的电路规模实现了对具有从多个输入端提供的较大位数的信号的高速、高精度处理。

Description

半导体器件以及使用 该半导体器件的信号处理系统

本发明涉及半导体器件以及使用该半导体器件的运算器件、信号转换器和信号处理系统,更具体地说,涉及能执行并行算术运算的半导体器件以及使用该半导体器件的能执行如一个相关算术运算的运算器件、用于将一个信号进行A—D(模数)或D—A(数模)转换的信号转换器,和信号处理系统。

近年来,伴随着信号处理技术的提高,实现低成本的能在短时间范围内以高速度处理非常大的数据量的运算器件已变得很重要。尤其是,用于一个相关运算器件的技术,该器件可用于动态图象的运动检测、高精度的模—数(A/D)转换器、扩展频谱(SS)通信,以及类似的需要GHz量级信号处理的领域。通常,用一个半导体集成电路实现这样一个功能时,并行算术运算通过使用多个半导体芯片来实现以获得高速处理,或者用最新的微设计(micro—layout)规则将电路集成在一个相当大的芯片上。

众所周知,当所处理的信号的位数增加时,芯片的电路规模增大得很快。例如,电路规模随要进行运算的位数的平方成比例地增大。因此,成本将随着位数增加而提高,或者使电路规模增大到在许多场合中不切实际的水平。

本发明的一个目的是提供一种能实现新的信号处理来解决上述传统问题的半导体器件,本发明的又一个目的是提供一种在位数保持相同的条件下用较小规模的电路可实现比传统器件更高速算术运算的半导体器件。本发明的再一个目的是提供一种即使在运算的位数增加时能避免电路规模增大的半导体器件。本发明的另一个目的是提供一种在使用与传统器件相同的加工技术下能够执行比传统器件更高精度的算术运算的半导体器件。本发明的又一个目的是提供一种以切合实际的低价格能实现用传统器件不能实现或需要非常高的成本的信号处理功能的半导体器件。

本发明的又一个目的是提供一种使用该半导体器件的运算器件、信号转换器以及信号处理系统。

本发明还有一个目的是提供一种半导体器件,它包括多个输入端、多个电学上与这些输入端相连的电容以及一个读出放大器,电容的其余端在电学上共同连到该读出放大器上,并且通过利用在一个绝缘表面上的半导体层在该半导体器件内形成电容和读出放大器,以及提供一种使用该器件的运算器件、信号转换器以及信号处理系统。

图1是根据本发明的一个半导体器件的等效电路图。

图2、4、8、10、12、13及16是根据本发明的半导体器件的横截面图;图3、5、6、7、9、11、14、15及22是根据本发明的半导体器件的平面图;图17和21是可用在本发明中的一个MOS晶体管的透视图;图18、19及20是可用在本发明中的MOS晶体管的横截面图;

图23是一个用来说明相关运算器件的解释性图;图24和25是用来说明一个运算电路的电路配置的等效电路图;图26A到26C是用来说明运算时间分配的时序图;图27是用来说明一个A/D转换器的电路图;图28是一个使用相关运算器件的器件的结构框图;图29是表示作为本发明一个半导体器件的全部芯片配置的例子的图;图30是一个用来说明该芯片的一个象素部分的配置的等效电路图;以及图31是一个用来说明算术运算内容的解释性图。

能够实现上述目的的本发明的一个半导体器件包括一端连到多个输入端上的多个电容,以及电容的其余端共同连到其上的一个读出放大器,并且该读出放大器在一个绝缘表面上的一个半导体层上形成。

根据具有上述配置的该半导体器件,从多个输入端输入的具多个位数的信号可以用一个小的电路规模以非常高的速度精确处理。

而且,由于在该半导体器件的每个电容的两端的至少一个上配置了一个开关元件,可以实现一个能减小噪声的高精度电路。

另外,由于该半导体器件的每个电容是通过将相同结构的多个电容元件相互并联在一起形成的,就可以实现能得到高精度算术运算的电路。

一个运算器件,例如一个多数逻辑(majority)运算电路,它有如上所述的多个半导体器件并且通过将来自第一个半导体器件的输出和/或该输出的反相输出输入到第二个半导体器件上来执行并行算术运算处理,该运算器件的电路规模减小了,这样就得到了高的运算速度和降低了的成本。

而且,在该半导体器件中,如果与多个输入端相应的电容器的最小电容值用C表示,可用该共同连接的电容器的电容值的和来执行多数逻辑运算处理,其和是一个为该最小电容值C的奇数倍或几乎是该最小电容值C的奇数倍的数值。

在该半导体器件中,由于该开关元件和连到电容上的读出放大器是用场效应晶体管形成的,就可实现一个需较低成本但能得到较高精度的电路。

在该半导体器件中,由于场效应晶体管是用一个台面结构隔离的,就可实现一个能得到较高的集成度但需较低成本的电路。

在该半导体器件中,由于每个电容是用在与该场效应晶体管的栅电极同一工艺中形成的一个导电层和在绝缘表面上的一个半导体层形成的,就可实现一个能得到较高的精度但需较低成本的电路。

而且,在该半导体器件中,由于将一个电源连到了场效应晶体管的阱层,就可实现一个能消运算错误并且可在较高的电源电压下使用的电路。

而且,在该半导体器件中,由于在场效应晶体管的沟道形成的时候至少将一个栅电极下的阱层设置在耗尽状态,就可实现一个高速、高集成度的电路。

在该半导体器件中,由于被台面隔离的半导体层的边缘形状相对绝缘表面有一个至少60°或更大的角度,就可实现具有较小芯片尺寸的电路。

在该半导体器件中,由于电容具有一个储存型MOS结构,它利用在绝缘表面上的半导体层的表面处在一个存储态,就可实现一个能得到较高精度但需较低成本的电路。

在该半导体器件中,由于在上述多个输入端一侧的引线端连接在与栅电极相同的层上,就可实现一个不昂贵的电路,其中被检测的信号不易受外界噪声的影响。

在半导体器件中,由于在多个输入端一边的引线端连接在与半导体层相同的层上,就可实现一个不昂贵的电路,其中输入信号不易受外界噪声影响。

在该半导体器件中,由于一个连到阱层上且导电类型与阱层相同的第一导电型的杂质层和一个形成场效应晶体管源区的第二导电类型的杂质层形成在基本相邻的位置上,而一个引线层与该第一和第二导电类型的杂质层共同连到一起,从而可在较小的芯片尺寸内实现一个高速电路,它能消除运算错误并且可用在较高的电源电压下。

在该半导体器件中,由于用n型或p型杂质将电容器的半导体层掺杂到1018cm-3的浓度或更高,就可实现能允许高精度算术运算的电路。

使用上述半导体器件的运算器件、信号转换器以及信号处理系统可以执行高精度、高速度处理。

下面将参照所需附图对本发明进行详细说明。<第一实施例>

下面将参照图1到3说明本发明的第一实施例。图1是根据本发明的一个半导体器件的等效电路图。在图1中,用一个读出放大器205来检测通过用耦合电容C1到Cn对n个并行信号Q1到Qn进行运算引起的浮置节点202的信号的变化,并且该检测到的变化作为一个低或高电平信号加到一个输出端211上。例如,该读出放大器205由两个反相器206和204组成。然而,本发明并不限于这种配置。输入信号与出现在浮置节点202处的信号具有下面说明的关系。令△V1—△Vn为信号Q1—Qn从初始态的电位变化量,而△Vf为浮置节点的电位变化量。由于该浮置节点的电荷总量在信号输入前后不变(=电荷守恒原理),我们有:C1(△V1-△Vf)+C2(△V2-△Vf)+…+Cn(△Vn-△Vf)=C0△Vf其中C0为该浮置节点的寄生电容。上面的方程可变化如下:△Vf=(C1△V1+C2△V2+…+Cn△Vn)/(C0+C1+C2+…+Cn)更明确地说,上述电路具有一个能输出以Ci为权重的各个引线端电位变化的线性和的电路配置。读出放大器205检测△Vf是否大于或小于一个预定参考值,并且能将检测结果作为一个信号“0”或“1”输出到输出引线端211。对模拟信号情形,例如,上述电路可用作一个神经元,它检测在各个引线端的输入的加权量。对数字信号情形,例如,上述电路可构成一个多数逻辑电路,它比较输入信号的高和低电平的数目。

图2是说明一个用半导体器件实现图1中所示的电路的最佳例子的横截面图。图2显示了图1中所示电路的一部分。图3是说明用一个半导体器件实现图1中所示的电路的最佳例子的平面图。图3显示了图1中所示电路的一部分。图4是图3中所示器件沿图3中线4—4的横截面图。图5是当设n为3时的平面图。

参照图2到5,该半导体器件包括一个电容器元件100、一个半导体衬底101、一个绝缘层102、一个由n+型半导体层构成的半导体一侧电极103、一个绝缘薄膜104、栅电极105、电极105a至105c、一个第一绝缘中间层106、一个信号输入电极107、一个VDD电源线108、一个Vss电源线109、一个PMOS晶体管110、一个NMOS晶体管111、一个第二绝缘中间层112、一个输出引线端114、p+型区(p+型源—漏区)115、一个n型阱116、n+型区(n+型源漏区)117、一个p型阱118、一个n+型区119、一个p+型区120、一个n-型区121、一个p-型区122、电容元件900a—900c以及一个浮置节点902。

参照图2,该绝缘层102,例如一个氧化硅薄膜,形成在该半导体衬底101上。用于实现电容耦合的电容元件100和构成读出放大器的一个输入反相器的NMOS和PMOS晶体管111和110形成在该绝缘层102上。该晶体管的栅电极105连接到该电容元件的一个半导体一侧电极103上,而用与形成该晶体管的栅电极的导电层相同的层形成的另一个电极105a连到该信号输入电极107上。整个器件由该第一和第二绝缘层106和112覆盖。该电容元件100与该NMOS和PMOS晶体管111和110在该绝缘层102上台面隔离。图2中所示的每个晶体管的边缘部分最好具有一个几乎直角的形状。这是因为当硅膜有一斜率时,由于硅膜的极薄部分的阈值电压的降低,很容易发生源和漏之间的漏电。更明确地说,由于该硅膜的较薄部分有一个小的半导体区域将耗尽,由一个较低的栅压就可形成一个沟道,这样常引起漏电。本申请人制备了边缘部分带各种倾斜角的样品并且通过测量漏电流证明当倾斜角设为60°或更大时可将上述现象减小到可忽略的水平。

图2中所示的电容器元件100的电容值最好保持不变,尽可能地不受加在该电容器元件上的电压的影响。当用一个具有MOS结构的电容器来实现这样一个电容器元件时,最好在该半导体层中以高浓度进行杂质掺杂,这样半导体表面总能避免耗尽或数目反转,即,半导体表面有一个处在存储态的MOS结构(存储型MOS结构)。更进一步,根据本申请人的实验结果,发现如果在半导体层中杂质掺杂到1018(cm-3)或更高,则实际上半导体表面可以被保持在一个存储态。在该半导体一侧电极103内进行杂质掺杂,例如1019(cm-3)以获得n+导电类型,并且电容值几乎不随偏压改变。在这种情况下,可进行p+型掺杂。至于在两电极之间的绝缘层,使用了与MOS晶体管的栅电极相同的层。然而,本发明并不限于这个绝缘层,而可形成另一个绝缘层。形成NMOS晶体管的各个n+型源—漏区117,使其深度略小于p型阱118的硅膜厚度。对PMOS晶体管的p+型源—漏区115和n型阱116有相同的要求。

为提高抗热载流子性和耐压性能,当然源—漏区可采用一个DDD(双扩散漏)结构或一个LDD(轻掺杂漏)结构。绝缘层102最好有较大的厚度,因为硅层和衬底之间的电容可以减小,并且不必担心用衬底作为栅电极的寄生CMOS作用。例如,一个SIMOX衬底一般有一个厚度为3900埃的绝缘区。然而,在一个用粘接技术制成的SOI衬底中,绝缘区可能有1微米或更大的厚度。

图3中的相同参考号代表图2中的相同部件。在PMOS和NMOS晶体管110和111中,低浓度区(PMOS晶体管中的n+型区121,和NMOS晶体管中的p-型区122)在源—漏区周围形成。采用这样一个结构是考虑到这样一个事实,即如果一个p—n结位于刻蚀成台面的硅膜的端面处,则容易发生结漏电。通过改善SOI衬底的晶体质量,可降低漏电的频率。在延伸到硅端面上的栅电极下容易形成沟道,这也是众所周知的。由于形成了低浓度层,可避免漏电流流过源和漏。各个NMOS和PMOS晶体管有一个所谓的部分耗尽MOS结构,其中即使沟道导通时,阱也只是部分耗尽。该结构可避免晶体管的电学特性发生变动,例如阈值、驱动性能以及类似的与硅膜的膜厚变化无关的特性。正如后面将说明的,通过形成一个阱接触层,该结构可提高耐压和避免运算错误。

如图3中所示,构成反相器的NMOS和PMOS晶体管111和110的源电极分别连到Vss和VDD电源线109和108。

在源区与电源线之间的接触层结构采用了一个所谓的对接接触层结构,其中将一个阱接触层和一个源接触层相互邻接地形成,并用一个单独引线连接。然而,也可采用一个只有一个源接触层的结构,而不形成一个阱接触层。

在图3中,作为PMOS晶体管的源区的p+型区115和作为阱接触层的n+型区119相互邻接地形成,并且用一个单独的引线连接。对NMOS晶体管的源区117和阱接触层p+型区120也同样如此。通过将阱电位固定,可使MOS晶体管的工作稳定,并避免运算错误。尤其是,在SOI衬底的情况下,可将产生于沟道中并积累在阱中的无益的载流子尽可能快地吸收。

将PMOS和NMOS晶体管的漏共同连在一起以形成一个输出端114。

(三输入情况下的配置)图5是当输入端数目设为3(n=3)的情况的一个平面图,并且相同的电容元件900a、900b和900c连到了输入端Q1到Q3。相对于电容器元件的输入电极105a、105b和105c的电极103a、103b和103c通过接触孔连到了公共浮置节点902。因为其它配置与图3中那些一样,其详细说明将省略。

在上述情况下,C1=C2=C3。当然,也可得到一个C1=C2=C3的配置。如果改变电容元件的面积,就可设计出这样一个配置。

图6示出了当电容器元件的面积改变时所用的一个最佳例子。图6是一个表示这样一种情况的平面图,其中将一个三倍于图5中电容的电容器分配给一个给定输入端Qi。为了形成一个3倍的电容,将相同结构的元件900d、900e和900f相互并联在一起。如上所述,当电容器元件由电容值小的整数个元件的并联电路构成时,可以使连到不同输入端的电容值的比值即使在由于不确定因素(例如工艺变动、寄生电容以及类似情况)引起电容值变化时也保持不变。(阱接触层的另一种配置)图7是显示在阱和源之间的对接接触层结构的另一种配置的一个最佳例子的平面图。图8是沿图7中线8—8的横截面图。对NMOS晶体管的结构来说,与该MOS晶体管的栅相邻,形成了一个p+型阱接触层。当一个阱接触层邻近沟道形成时,可将沟道内无益的载流子有效地吸收。在图7中,阱接触层形成在晶体管的端部,这样尽可能地避免增大晶体管尺寸。同样的结构可应用于PMOS晶体管以构成一个反相器。

值得注意的是,图7和8中所示的结构包括p+型离子注入掩膜图形801和805、p+型接触层802和804、n+型接触层803和806、一个栅电极807以及一个p型区808。

图9和图11是说明当阱接触层设置为一个不随漏和源电极变化的电位时所用的NMOS晶体管的一个最佳例子的平面图。图10是沿图9中的线10—10所取的横截面图,而图12是沿图11中的线12—12所取的横截面图。

图9到12中所示的结构包括一个源区701、一个漏区702、一个区703、p+型接触层704b、p+型阱接触区704c、栅电极700b和700c以及一个硅膜形成区707。

参照图9,将硅膜形成区707延伸出用于将源701和漏702隔离的栅电极700b,以形成p+型接触层704b。另一方面,在图11中,p+型阱接触区704c是在硅膜形成区707上、在漏或源的一侧与源或漏分开的位置上形成的。当使用一个传输门时,其中不能将阱接触层设为与源或漏电极电位相同,图9和图11中所示的结构有是效的。

由于该半导体器件具有本发明的上述配置,预计有下面效果。

(1)由于通过电容将多个输入信号加到了一个浮置节点上,并且用读出放大器检测来自该浮置节点的信号输出,就可以提供一个能在位数增加时将电路规模的增加降至最小,并且因而需要较低成本的半导体器件。

(2)由于当输入数目(位数)增加时逻辑运算的次数不增加,就可以提供一个能以比常规器件更高的速度执行算术运算的半导体器件。

(3)由于能得到SOI衬底固有的简单配置和用小的面积将半导体区隔离,即使采用与利用一个普通的半导体衬底相同的加工技术,也可以提供一个能执行高精度算术运算的半导体器件。

(4)可以用实际可行的低成本提供一个多位相关运算器件、A/D转换器以及多数逻辑电路,由于成本太高,它们不能用常规方法实现。

特别是,在第一实施例中,预计有下面效果。

(1)由于采用了SOI结构,器件可用较容易的单多晶硅层工艺制造,并且NMOS和PMOS晶体管和类似元件可以用台面相互隔离,可实现高集成度。因此,可提供一个不昂贵的高集成度半导体器件。

(2)由于在NMOS和PMOS晶体管之间的隔离宽度小,可以减小浮置节点的寄生电容C0。

(3)由于输入端只连到了与半导体衬底隔离的多晶硅栅层,可避免由于输入到衬底的噪声引起电位涨落。

(4)由于采用了部分耗尽MOS结构,就可以提供一个高精度、高成品率的半导体器件,其电学特性(例如阀值、驱动能力以及类似特性)几乎不受硅膜厚度变化的影响。

(5)由于将阱电位固定,就可以实现一个能用在较高耐压下使用、能避免电路的运算错误以及不易受由于外界噪声引起的电位涨落的影响的结构。

(6)由于采用了一个不易在硅的末端引起任何沟道漏电和任何结漏电的结构,就可以提供一个能确保高成品率并在准备(sandby)状态中只需很小的消耗电流的半导体器件。

(7)由于通过将各个较小电容元件相互并联在一起构成电容器,输入端的电容值的相对比值不易改变。因此,可获得高精度算术运算。<第二实施例>

下面将参照图13和14说明第二实施例。在该实施例中,把第一实施例中的电容器的输入和输出电极作了相互替换。因此,其等效电路与第一实施例中的一样。

图13是相应于第一实施例的图2的一个横截面图,图14是相应第一实施例的图3的一个平面图。如图13和14中所示,一个信号输入到硅膜103一边,而在多晶硅栅105a一边形成浮置节点。更明确地说,多晶硅栅105a连到浮置节点202,而输入端Qi连到硅膜103。

为了弄清该实施例与第一实施例的不同,其它结构与第一实施例的图2和3中的那些一样。晶体管结构的所有变型、阱接触层结构、电容器元件的并联以及在第一实施例中说明的类似情况可用于该实施例。

图15显示了当在电容器元件的多晶硅电极一侧形成浮置节点时另一个形成电容部分的方法。在图15中,浮置节点的一个多晶硅电极302通过覆盖往输入信号电极Q1、Q2和Q3的硅膜图形303、304和305的大部分而形成。电容值由硅膜和多晶硅电极之间的二维重叠面积以及角落部分的重叠面积决定。由于硅膜是在平坦的绝缘膜上形成的,并且有高的图形精度,故可以提高电容值的设计精度。更进一步,即使当浮置节点和硅膜的对中精度略有变化,引线端Q1、Q2和Q3的电路的相对比值保持不变。因此,该半导体器件适用于根据本发明的一个高精度运算器件。

在第二实施例的半导体器件中,预计有下面效果。

(1)由于采用了SOI结构,该器件可用较容易的单多晶硅层工艺制造,并且NMOS和PMOS晶体管和类似元件可以用台面相互隔离,可实现高集成度。因此,可提供一个不昂贵的、高集成度的半导体器件。

(2)由于采用了部分耗尽MOS结构,就可以提供一个高精度、高成品率的半导体器件,其电学特性(例如阈值、驱动能力以及类似特性)几乎不受硅膜厚度变化的影响。

(3)由于将阱电位固定,就可以实现一个能在较高耐压下使用、能避免电路的运算错误以及不易受由于外界噪声引起的电位涨落的影响的结构。

(4)由于采用了不易在硅的未端引起任何沟道漏电和任何结漏电的结构,就可以提供一个能确保高成品率并在准备状态中只需很小的消耗电流的半导体器件。

(5)由于通过将多个较小电容器元件相互并联构成电容器,输入端的电容值的相对比值不易改变。因此,可获得高精度算术运算。

(6)由于将输入端电容耦合到硅衬底101,可消除由于其它邻近引线端的信号引起的电位涨落。

(7)由于将浮置节点与硅衬底101分开,故不易受来自衬底的电位涨落的影响。由于浮置节点的寄生电容C0小,当输入信号的幅度保持不变时,可增大输出信号△Vf。<第三实施例>

下面将参照图16对第三实施例进行说明。在该实施例中,图16是显示第一实施例中的NMOS和PMOS晶体管具一个完全耗尽结构的一种情况的横截面图。因此,其等效电路图与第一实施例的图1相同,并且该实施例中的相同参考号代表与第一实施例中相同的部件。

图16中显示的结构包括一个PMOS晶体管610、一个NMOS晶体管611、p+型源—漏区615、一个n型阱616、n+型源—漏区617、一个p型阱618以及栅电极605。

硅膜厚度设为使当PMOS和NMOS晶体管的沟道形成时阱616和618完全耗尽。适当选择栅电极的工作方式,使NMOS和PMOS晶体管成为增强型晶体管。例如,NMOS晶体管的栅电极由一个p+型多晶硅膜构成,而PMOS晶体管的栅电极由一个n+型多晶硅膜构成。在这种情况下,当用如氮化钛将多晶硅表面转化为硅化物时,可提高布线的自由度。

当用完全耗尽型MOS晶体管时,通过如第一实施例中所述的形成阱接触层可抑制阱电位的无益的涨落,但没有任何阱接触层的配置也可用。即使当晶体管结构发生变化并且硅膜厚度减小时,只要以足够高的浓度在电容器元件的硅层103中进行杂质掺杂,就不会造成任何问题。因此,在第一实施例中所述的阱接触层结构的所有变型、电容元件的并联以及类似情况亦可应用于该实施例。而且,即使当由于其显著不同的阱浓度使得相对于预设硅膜厚度来说,NMOS和PMOS晶体管的一个成为部分耗尽型晶体管而另一个成为完全耗尽型晶体管,也不会造成任何问题。

下面将参照附图说明使用完全耗尽型MOS晶体管的另一个例子。

图17到20是用于说明一个用δ(delta)晶体管作为MOS晶体管的最佳例子的图。图17是一个示意的透视图,图18是一个沿图17中的线18—18所取的NMOS晶体管部分的横截面图,图19是一个沿图17中的线19—19所取的PMOS晶体管部分的横截面图,而图20是一个沿图17线20—20所取的一个电容器元件部分的横截面图。

图21是一个用于说明一个使用双栅晶体管的最佳例子的透视图。值得注意的是,其NMOS和PMOS晶体管部分以及电容器元件部分的横截面结构与图18到20中所示的本质上相同,除了从那儿省去了氧化膜941。在这些例子中,尽管未示出电源引线,用一个简单的结构可达到与第三实施例中相同的效果。

在图17到20以及图21中所示的结构包括硅衬底940和970、厚氧化膜941和971、NMOS晶体管950和980、PMOS晶体管951和981、电容器元件952和982、多晶硅浮置节点955和985、NMOS源—漏区956和986、PMOS源—漏区957和987、信号输入端958和988以及栅氧化膜960。

在第三实施例的半导体器件中,预计有下面效果。

(1)通过完全耗尽作用可使每个晶体管的运算速度提高百分之几十。可省去阱接触层。这些效果可减小晶体管的尺寸,即,可减少芯片的尺寸。

(2)随着晶体管尺寸的减小,由于在浮置节点202和晶体管的漏617之间的寄生重叠电容减小了,C0就减小了。因此,由于能增大输出信号△Vf,故可实现较大位数的处理功能。

(3)依靠电容器元件的连接方式可得到第一和第二实施例所特有的效果。当然,该实施例的组合方法和电容器元件的连接方法可以任意选择。<第四实施例>

下面将参照图22中所示的平面图说明第四实施例。在该实施例中,在输入端和第二实施例的电容之间配置了使用一个CMOS传输门的开关方式。因为电容器之后的部分与第二实施例的图5中的一样,将省略对其详细的说明。

参照图22,用PMOS和NMOS晶体管810和811构成了一个传输门。每个晶体管的源和漏区115或117中的一个(源或漏)共同连到输入端Q1,并且其它区共同连到电容的一个电极801。因为NMOS晶体管的一个栅电极805b接收一个使传输门打开/关闭的信号PHAI,而PMOS晶体管的一个栅电极805a接收一个信号PHAI,可将一个等电平的信号从输入端Q1传到电极801,而不受晶体管的阈值的影响,这是众所周知的。

当传输门中的阱电位必须固定时,因为与反相器中不同,源和阱不需设在相同电位,硅区可以扩展,例如图22中所示,这样形成与阱区有相同导电类型的高浓度区819和820,并且可将这些区的电位用电源线固定。该结构是图11所示结构的改进,图11是作为形成阱接触层结构的方法的一个例子被举例说明的。

该实施例举例说明了一个当开关加到“电容器+读出放大器”上作为本发明的基本配置时所用的图形结构的例子。然而,开关的形式和位置并不限于上述例子。例如,可以配置一个用于复位到给定电位的复位开关作为代替传输门的开关元件。

另一方面,开关可配置在浮置节点上。在浮置栅处配置例如一个用于复位到给定电位的复位开关,这常常是很有效的。

在第四实施例的半导体器件中,预计有下面效果。

(1)该实施例的传输门可以将输入信号和电容器完全隔离。特别是,当多个输入信号在某一时间同时输入时,因为信号是通过具有一个公共栅的传输门同时写入的,可避免噪声混入运算结果中,这样带来精度的提高。

(2)当增加一个复位门作为开关装置时,可在浮置节点上配置一个复位门,或将这些开关组合,可实现各种运算功能。当这些开关在允许方便地进行元件隔离的SOI衬底上实现时,用相对较小的面积就可实现一个高性能的信号处理功能。

上述半导体器件可用于一个多数逻辑运算电路。下面将说明这样一个多数逻辑运算电路和一个使用相同器件的相关运算电路。

图23是一个极好地说明本发明的7输入相关运算器件的解释性图。图23中所示的电路包括多数逻辑运算电路块1001—A、1001—B和1001—C、反相器1002以及比较器1003。引线端1004和1005接收与输入到输入端1012的信号类似的信号。引线端1006、1007和1008接收来自前面的多数逻辑运算电路块的输出信号,并且如果用C表示连到一个普通输入端的电容的话,将电容值1009、1010和1011连到对应的引线端1006、1007和1008上。

参照图23,将信号同相关系数一起输入到比较器1003。当输入信号与相关系数一致时,每个比较器1003输出一个高电平信号;当两个输入相互不一致时,它输出一个低电平信号。来自比较器的输出输入到多数逻辑运算电路块。当来自比较器1003的输出输入到该7输入多数逻辑运算电路块1001—A,并且高电平信号的数目占多数时,即七个输入中的四个为高电平信号时,该多数逻辑运算电路块输出一个高电平信号。类似地,例如,一个11输入多数逻辑运算电路块在六个或六个以上的输入为高电平信号时输出一个高电平信号,而一个13输入多数逻辑运算电路块在七个或七个以上输入为高电平信号时输出一个高电平信号。下面表1的列S3以高电平信号的数目为单位显示了该7输入多数逻辑运算电路块的输出值。然后,如图23中所示,来自该7输入多数逻辑运算电路块的输出被反相器反相,并且将该反相输出加到多数逻辑运算电路块1001—B的加权输入端。图24显示了该多数逻辑运算电路块1001—B的电路配置。参照图24,电容器1212的电容值为连到其它输入端通路的电容器1202的电容值的四倍。图24中所示的电路可看作一个11输入多数逻辑运算电路。在该电路中,如果用C代表连到输入端通路上的电容值,11个“C”共连在一起,11个“C”中的四个接收来自加权输入端的信号,而其余的七个引线端接收与输入到块1001—A上的信号相同的信号。例如,如上所述,当到第一运算电路的七个输入中的四个或四个以上为高电平信号时,一个低电平信号就加到下一个运算电路的加权输入端。而且,在这种情况下,当加到下一个运算电路的输入引线端而不是加权输入端的七个输入信号中的六个或六个以上为高电平信号时,该11输入多数逻辑运算电路在总体上确定为多数,并输出高电平信号。当七个输入中四个或四个以上且五个或五个以下为高电平信号时,因为没有被确定为多数,电路输出一个低电平信号。另一方面,当到第一运算电路的七个输入中三个或三个以下为高电平信号时,就将一个高电平信号加到加权输入端上。在这种情况下,当到下一个运算电路的七个输入中两个或两个以上且三个或三个以下为高电平信号时,因为4+2或4+3等于或大于6,并且确定为多数,就输出一个高电平信号。另一方面,当七个输入中一个或一个以下为高电平信号时,因为4+0或4+1小于6,就输出一个低电平信号。

下面的表1的列S2以输入高电平信号的数目为单位显示了该多数逻辑运算电路块1001—B的输出值。至于多数逻辑运算电路块1001—C,当来自多数逻辑运算电路块1001—A和1001—B的输出的反相信号分别加到具有4倍和2倍电容值的两个加权输入端时,可得到下面表1中列S1中所示的输出。利用该电路配置,多个输入中的与其相应的相关系数一致的输入的数目可转换为一个3位二进制数值,并且可将该转换的数值输出。

表1

图25是一个该多数逻辑运算电路块的电路图。参照图25,该电路包括复位开关1201、电容1202、信号传输开关1203、一个读出放大器1205、一个在该读出放大器中的反相器1206、一个在该读出放大器中的第二反相器1204、一个用于将反相器复位的第二复位开关1207、一个复位电源1208、一个第二复位电源1210、一个输出端1211以及一个寄生电容1209,它连到连在一起的电容1202的单端部分。

图26A到26C是图25中所示电路的时间图。下面将参照图26A到26C说明图25中所示电路的工作。每个电容器1202的一端用一个复位脉冲φRES复位。如果它为一个5V系统,所用的复位电压同为2.5V,是电源电压的一半。值得注意的是复位电压并不限于此,也可用其它电压。此时,通过打开复位开关1207在本质上同一时间将读出放大器中的反相器1206的输入端复位。此时复位电压选为具有接近逻辑反相电压的值,那时反相器的输出反相。当复位脉冲φRES关闭时,每个电容器1202的两个引线端保持在相应的复位电位上。当用一个传输脉冲φT将每个传输开关1203打开时,就将一个信号传到每个电容器1202的一个引线端上,并且电容器的一个引线端处的电位从复位电压(例如,与低电平相应的2.5V—0V或与高电平相应的5V)而变化。令C为每个电容器1202的电容值,并且C0为寄生电容的电容值。如果将N个电容器1202相互平行连接,对于一个单一的输入,电容器1202的连在一起的引线端处的电位按电容划分从接近反相器的逻辑反相电压的一个电压变化:±C×2.5C0+N×C[V]]]>当反相器1206的输入端电压从逻辑反相电压变化时,反相器1206的输出端电压相应地要反相。当信号输入到N个输入端时,一个N个电容单元输出的总和就输入到反相器1206的输入端。结果是,如果N个输入的高电平信号的数目为多数,反相器1206的输入端变到一个比逻辑反相电压高的电位,并且从读出放大器的输出端1211输出一个高电平信号。另一方面,当低电平信号的数目为多数时,输出一个低电平信号。用上述配置,图25中所示电路用作一个多数逻辑运算电路,以根据多个输入的多数输出一个逻辑值。

图23举例说明的是一个7输入相关运算电路。然而,本发明并不限于此,并且输入的数目可以很容易增加。如果有必要,输入的数目也可减少。

下面将说明一个具有使用了本发明的多数逻辑运算电路的模数转换器。图27是一个根据本发明的一个3位精度模数转换器(后面称作A/D转换器)的电路图。参照图27,该转换器包括1输入、2输入和3输入运算电路块2001—A、2001—B和2001—C,以及反相器2002。引线端2003、2004和2005接收来自前面的多数逻辑运算电路块的输出信号。如果连到一个正常输入端的电容用C表示的话,电容值2006、2007和2008连在相应的引线端2003、2004和2005上。一个模拟信号输入端2009连到块2001—A到2001—C上。块2001—B和2001—C有置位输入端2010,并且相应于这些引线端2010连有电容值2011和2012。下面将说明使用5V电源的情况。参照图27,将运算电路块2001一A中的读出放大器输入复位到0V,而将运算电路中的读出放大器输入复位到大约2.5V。将信号输入端2003、2004和2005,以及置位输入端2010复位到5V。此时,信号输入端2009处在0V。然后,将置位输入端2010置于0V,而输入从0V变到一个模拟信号电压。在块2001—A中,当模拟信号变得等于或大于2.5V时,在运算电路块中的读出放大器输入电位超过一个逻辑反相电压(假定为2.5V),并且输出一个高电平信号。下面表2中的列S3显示了该输出结果。当模拟输入信号等于或高于2.5V时,输入端2003从5V的复位电位变到0V。此时,在运算电路块中的读出放大器输入端处的电位变化由下式给出:C•VA-(C/2)•5-(C/4)•5C+(C/2)+(C/4)]]>其中VA是模拟输入信号电压。

从此式可看出,当模拟信号电压VA等于或大于3.75V时,运算电路块2001—B输出高电平信号,而当电压VA等于或大于2.5V并且小于3.75V时输出一个低电平信号。下面的表2中的列S2显示了该输出结果。类似地,下面表2的列S1显示了来自运算电路块2001—C的输出。图27中所示的该配置,就可将该A/D转换器作为一个具有小的电路规模,高的运算速度和低功耗的转换器来实现,它将一个模拟信号电压转换成一个3位数字信号,并且输出该数字信号。

表2

>在该实施例中,已对3位A/D转换器做了说明。然而,本发明当然并不限于此,并且位数很容易增加。

在该实施例中,已经举例说明了一个利用电容器的闪烁型A/D转换器。然而,本发明并不限于此。例如,本发明可应用于一个A/D转换器的编码器电路部分,该A/D转换器以这样的方式执行A/D转换,即比较器将输入到一个电阻阵列的信号与一个参考信号进行比较,且编码器对比较结果编码,这样得到与上述相同的效果。

如上所述,在这样一个电路块中,其中与多个输入端相对应的电容器一侧的引线端共同连到读出放大器的输入,当用C表示连到多个输入端的电容中的最小的一个时,电容器的电容值总和差不多为C的奇数倍。

当一个相关电路没有控制输入端时,连到输入端的所有电容具有最小值。另一方面,当相关电路有控制输入端时,如上面参照例如图23所述的,连到控制输入端的电容为C的偶数倍,如2C和4C,而这些引线端和奇数个输入信号端的电容总和差不多为C的奇数倍。用这个配置,可以很清楚地实现与一个所需参考值的比较,这就提高了运算精度。

在上述说明中,已对相关电路做了举例说明。在一个二进制D/A转换器的情况下,如果最低有效位(LSB)的信号输入电容用C表示,下一位的电容为2C,再一下位的电容为4C,以此类推,即,每一位的电容取为邻近的上一位的两倍大的值,并且多个输入端的电容总和精确地或粗略地为C的奇数倍,这就实现了一个高精度D/A转换器。

在A/D转换器中,如上面参照图27所述,在块2001—A中的划分位置的数目设为1(1C)以清楚地区分模拟信号电平是否大于或小于满度的1/2。另一方面,在块2001—B中,划分位置的数目设为3,即为奇数,以区分模拟信号电平是否大于或小于满度的1/4、2/4和3/4(在表2中,在“0”和“1”间的一个位置在从最上面一行开始的第二和第三行内,在“1”和“0”之间的一个位置在第四和第五行内,以及在“0”和“1”之间的一个位置在第六和第七行内),并且其总和取一个奇数倍值,即,1+2+4=7,将C/4作为一个最小值。类似地,块2001—C设为具有C/8(最小值),C/4、C/2和C,它们为其邻近的上一个值的两倍大,即,一个奇数倍值1+2+4+8=15。

用该配置,由不需任何无益的大电容值就可实现高精度算术运算,故可以实现低功耗且高速度的算术运算。

在上述说明中,已举例说明了相关运算器件和A/D转换器。然而,本发明并不限于这些单元。例如,本发明可应用于各种其它逻辑电路,如数模转换器、加法器、减法器以及类似电路,这样能得到如上所述的同样效果。

尤其是,当本发明应用于D/A转换器时,如果用于接收最低有效位数据的输入端的电容用C表示,这些电容只需被设定为与最高有效位紧邻的前一个值的两倍大,如2C、4C、8C…,这就实现了一个二进制D/A转换器。在这种情况下,来自电容的公共连接端的输出可用一个源地放大器(source floor amplifier)来接收。

图28是一个使用上述相关运算器件的装置的结构框图。当把本发明的技术与常规电路技术相结合时,该器件可实现一个运动检测芯片(motion detection chip)。参照图28,该器件包括用于分别存储参考数据和比较数据的存储器单元3001和3002、相关运算单元3003、用于控制整个芯片的控制单元3004、用于将相关结果相加的加法器3005、用于保持来自加法器3005的和的最小值的寄存器3006、用作比较器和存贮最小值之地址的单元的单元3007以及用作输出缓冲器和输出结果存贮单元的单元3008。引线端3009接收一个参考数据串,而引线端3010接收一个与参考数据串比较的比较数据串。存储器单元3001和3002由例如SRAM组成,并且是由常规的CMOS电路构成的。因为单元3003包括了本发明的一个相关运算器件,可用并行处理来处理加到相关运算单元3003上的数据。因此,单元3003不仅能实现高速处理,而且可由较小数量的元件组成,这就减小了芯片尺寸和成本。相关算术运算结果由加法器3005来记分(评价),并通过单元3007与寄存器3006的内容进行比较,寄存器3006存储了在当前的相关算术运算之前的最大相关算术运算结果(最小和)。如果当前的算术运算结果小于以前的最小值,就把当前结果重新存在寄存器3006中;如果以前的结果小于当前结果,就保持以前的结果。通过该运算,最大相关算术运算结果总是存在寄存器3006中,并且当所有的数据串的运算完成时,从一个引线端3011输出最终的相关结果。在该器件中,单元3004、3005、3006、3007和3008用常规的CMOS电路构成。特别是,当加法器3005采用了本发明的电路配置时,可以实现并行加法,这就实现了高速处理。如上所述,由于算术运算是在电容的基础上执行的,不仅能实现高速处理和低成本,而且可以减小消耗的电流,这就实现了低功耗。因此,本发明还可用于便携设备,例如一个8mm VTR(磁带录像机)摄像机或类似设备。

下面将参照图29—31对一种情况进行说明,其中当把上述相关运算器件与一个光学传感器(固态图像摄取元件)结合时,可在图像数据读出之前进行高速图像处理。

图29是一个显示本发明的全部芯片的配置的图,图30是一个用于说明本发明的芯片的一个象素部分的配置的等效电路图,而图31是一个用于说明本发明的芯片的算术运算内容的解释性图。

参照图29,该芯片包括光接收部分4001、存储器单元4003、4005、4007和4009、相关运算单元4004和4008以及一个算术运算单元4010。参照图30,每个象素部分包括电容4011和4012,用于将光信号输出端和输出总线4002与4006分别连接,以及一个由一个双极晶体管构成的光学传感器4013(下面称作双极晶体管)。象素部分还包括一个连到双极晶体管基区的电容4014,以及一个开关晶体管4015。输入到一个图像数据读出单元4020的图像数据由双极晶体管4013的基区进行光电转换。

将相应光电转换出的光载流子的一个输出读出到双极晶体管4013的发射极,并相应通过电容4011和4012的信号将输出总线的电位提高。利用上述步骤,将来自行方向上的象素输出的和读出到存储器单元4003。在这种情况下,如果用例如一个译码器(在图29和30中未显示)选择一个区域,在该区域通过每个象素部分的电容4014将双极晶体管的基极电位提高,则可以输出读出单元4020上任意一个区域的沿X和Y方向上的和。

例如,如图31中所示,当在t1时刻输入一个图象4016,并且在t2时刻输入一个图象4017时,就得到了通过分别将这些图像在y方向上相加得到的输出结果4018和4019,并且这些数据分别存在图29中所示的存储器单元4007和4009中。在图29中,将来自读出单元4020的光电转换信号输入到t1行存储器单元4003和4007,并且分别在存于存储器单元4003和4007的数据和存于t2行存储器单元4005和4009的数据之间进行相关算术运算。另一方面,需配置执行将光电转换信号从读出单元4020输入到t2行存储器单元4005和4009的开关操作的开关装置,并且这些数据要接受以存在t1行存储器单元4003和4007中的数据的相关算术运算。

从图31中的输出结果4018和4019可看出,与图象的运动相对应,两个图象的数据发生了移位。这样,当相关运算单元4008计算出移位量时,就可用一个非常简单的方法检测一个物体在二维平面上的运动。

图29中所示的相关运算单元4004和4008可包括本发明的相关运算电路。这些单元中的每一个比常规电路有更小数目的元件,并且,尤其是,它可以处在传感器象素的间距上。该配置在从传感器输出的模拟信号基础上执行算术运算。然而,不用说,当将本发明的A/D转换器配置于每个存储器单元和输出总线之间时,可以实现一个数字相关算术运算。

本发明的传感器由一个双极晶体管组成。然而,对一个MOS晶体管或只有一个未配置任何放大晶体管的光敏二极管来说本发明也有效。

更进一步,上述配置按不同时间在数据串之间执行一个相关算术运算。另一方面,当将要识别的多个图形数据的X和Y投影结果存在一个存储器中时,也可实现图形识别。

如上所述,当象素输入单元与本发明的电路结合时,预计有下面效果。

1.由于从传感器并行和同时读出的数据要接受并行处理而不象常规的对从传感器串行读出的数据进行处理,可实现高速运动检测和图形识别处理。

2.由于可在不增加外围电路的尺寸的情况下用一个传感器芯片来实现图象处理,故可用低成本实现下列高级功能产品:(1)用于将电视屏幕转向用户方向的控制;(2)用于将空调的风向转向用户方向的控制;(3)一个8mm VTR摄像机的跟踪控制;(4)工厂中的标签识别;(5)制造一个能自动认出一个人的接待机器人;(6)制造一个用于车辆上的车辆间距离控制器。

图象输入单元与本发明的电路的结合已经做了说明。本发明不仅对图象数据而且对例如音频数据的识别处理也是有效的。

如上所述,根据本发明,预计有下面的效果。

(1)由于通过电容将多个输入信号加到了一个浮置节点上,并且用一个读出放大器检测从该浮置节点输出的一个信号,就可提供这样一个半导体器件,它在位数增加时能避免电路规模的增大,并且,因此可以降低成本。即使当输入的数目(位数)增加时,因为逻辑运算的次数不增加,就可提供一个能以比常规器件更高的速度执行算术运算的半导体器件。

(2)由于可以实现SOI衬底特有的简单配置和小面积隔离,即使采用相同的加工技术也可提供一个能以更高的精度执行算术运算的半导体器件。

(3)可用切合实际的低成本提供多位相关运算器件、A/D转换器以及多数逻辑电路,它们原来由于成本太高不能用常规的方法实现。

值得注意的是本发明并不限于上面的实施例,并且在本发明的范围内可进行适当的改变和组合。

至于本发明中的读出放大器,可以采用通常在半导体领域所采用的那些。例如,可采用一个在存储器领域能用的读出放大器。

另外,用于说明目的的图只是简单的解释性图,并且为避免图的复杂性而省略了图上的一些构件(例如,在平面图上的一个绝缘中间层)。而且,一些构件的形状(例如,一个电极形状)做了调整。更进一步,在平面图中,不考虑其垂直位置关系而用实线表示构件,为的是避免图的复杂性。

Claims (22)

1.一种半导体器件,它包括:多个输入端;多个电学上与上述输入端相连的电容器装置;以及一个读出放大器,上述电容器装置的其余引线端在电学上共同与它连在一起,其中,上述电容器装置和上述读出放大器利用一个半导体层形成在一个绝缘表面上。
2.根据权利要求1的器件,其中,至少为上述电容器装置的两个引线端中的一个配置一个开关元件。
3.根据权利要求1的器件,其中上述电容器装置是通过将多个具有相同结构的电容器元件相互并联而形成的。
4.一个具有多个权利要求1所述的半导体器件的半导体器件,其中,将来自上述多个半导体器件中的第一半导体器件的一个输出和/或该输出的一个反相输出输入到第二半导体器件。
5.根据权利要求1的器件,其中,当用C表示相应于上述多个输入端的上述电容器装置的最小电容值时,共同连在一起的电容器装置的电容值的总和精确地或从本质上说为该最小电容C的一个奇数倍值。
6.根据权利要求2的器件,其中,上述开关元件和上述读出放大器中之一是通过利用一个场效应晶体管而形成的。
7.根据权利要求6的器件,其中,上述场效应晶体管是用台面隔离的。
8.根据权利要求6的器件,其中,上述电容器装置是用在形成上述场效应晶体管的栅电极的同一工艺中形成的一个导电层和绝缘表面上的一个半导体层形成的。
9.根据权利要求6的器件,其中,将一个电源连到上述场效应晶体管的一个阱层上。
10.根据权利要求6的器件,其中,当上述场效应晶体管的一个沟道形成时,至少将在一个栅电极下的一个阱层设在耗尽状态。
11.根据权利要求7的器件,其中,被台面隔离的半导体层的边缘形状有一个相对于绝缘表面至少为60°的角。
12.根据权利要求8的器件,其中,上述电容器装置具有一个存储的MOS结构,它利用一个在绝缘表面上的处于存储态的半导体层的表面。
13.根据权利要求8的器件,其中,在上述多个输入端一侧的引线端连到在形成栅电极的同一工艺中形成的导电层上。
14.根据权利要求8的器件,其中,在上述多个输入端一侧的引线端连到一个在形成半导体层的同一工艺中形成的半导体层上。
15.根据权利要求9的器件,其中,一个连到阱层上、且具有与阱层相同的导电类型的第一导电类型杂质层与一个形成上述场效应晶体管的源区的第二导电类型杂质层互相靠近或本质上彼此相邻地形成,并且将一个引线层共同连到上述第一和第二导电类型的杂质层上。
16.根据权利要求12的器件,其中,将n型与p型杂质中的一种以至少1018(cm-3)的浓度掺杂到上述电容器装置的半导体层中。
17.具有权利要求1所述的半导体器件的相关运算器件。
18.一种用于由权利要求1所述的半导体器件接收一个模拟信号的A/D转换器,其输出一个与模拟信号相应的数字信号。
19.一种用于由权利要求1所述的半导体器件接收一个数字信号的D/A转换器,其输出一个与数字信号相应的模拟信号。
20.一种信号处理系统,它至少包括权利要求17的相关运算器件、权利要求18的A/D转换器和权利要求19的D/A转换器这三者中的一个。
21.一种信号处理系统,它把权利要求20的信号处理系统与一个图像输入器件相结合。
22.一种信号处理系统,它把权利要求20的信号处理系统与一个存储器件相结合。
CN 95102596 1994-10-28 1995-10-27 半导体器件以及使用该半导体器件的信号处理系统 CN1055567C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26503994A JPH08125152A (ja) 1994-10-28 1994-10-28 半導体装置、それを用いた相関演算装置、ad変換器、da変換器、信号処理システム

Publications (2)

Publication Number Publication Date
CN1125900A true true CN1125900A (zh) 1996-07-03
CN1055567C CN1055567C (zh) 2000-08-16

Family

ID=17411738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 95102596 CN1055567C (zh) 1994-10-28 1995-10-27 半导体器件以及使用该半导体器件的信号处理系统

Country Status (5)

Country Link
US (1) US6407442B2 (zh)
JP (1) JPH08125152A (zh)
KR (1) KR100232691B1 (zh)
CN (1) CN1055567C (zh)
EP (1) EP0709893A3 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148916A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体集積回路
JP4540146B2 (ja) * 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6975355B1 (en) 2000-02-22 2005-12-13 Pixim, Inc. Multiple sampling via a time-indexed method to achieve wide dynamic ranges
GB2367945B (en) * 2000-08-16 2004-10-20 Secr Defence Photodetector circuit
US6407425B1 (en) * 2000-09-21 2002-06-18 Texas Instruments Incorporated Programmable neuron MOSFET on SOI
US6674108B2 (en) * 2000-12-20 2004-01-06 Honeywell International Inc. Gate length control for semiconductor chip design
JP4860058B2 (ja) * 2001-06-08 2012-01-25 株式会社半導体エネルギー研究所 D/a変換回路及び半導体装置
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US6995412B2 (en) * 2002-04-12 2006-02-07 International Business Machines Corporation Integrated circuit with capacitors having a fin structure
GB0216069D0 (en) 2002-07-11 2002-08-21 Qinetiq Ltd Photodetector circuits
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
DE10248722A1 (de) 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7329465B2 (en) * 2004-10-29 2008-02-12 3M Innovative Properties Company Optical films incorporating cyclic olefin copolymers
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US7396711B2 (en) * 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US8143646B2 (en) * 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7880267B2 (en) * 2006-08-28 2011-02-01 Micron Technology, Inc. Buried decoupling capacitors, devices and systems including same, and methods of fabrication
US7960810B2 (en) * 2006-09-05 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
EP2161755A1 (en) * 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
US9293584B2 (en) * 2011-11-02 2016-03-22 Broadcom Corporation FinFET devices
JP5623618B2 (ja) * 2013-12-02 2014-10-03 スパンションエルエルシー A/d変換器
US9246505B2 (en) * 2014-01-14 2016-01-26 William Marsh Rice University Systems and methods for active cancellation for improving isolation of transmission gates in high-frequency analog to digital converters
KR20150088598A (ko) * 2014-01-24 2015-08-03 삼성디스플레이 주식회사 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986180A (en) * 1975-09-22 1976-10-12 International Business Machines Corporation Depletion mode field effect transistor memory system
US4195282A (en) 1978-02-01 1980-03-25 Gte Laboratories Incorporated Charge redistribution circuits
JPS6223152A (en) 1985-07-24 1987-01-31 Hitachi Ltd Semiconductor integrated circuit device
US4872010A (en) 1988-02-08 1989-10-03 Hughes Aircraft Company Analog-to-digital converter made with focused ion beam technology
EP0510604A3 (en) 1991-04-23 2001-05-09 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
DE69213539T2 (de) 1991-04-26 1997-02-20 Canon Kk Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor
US5589847A (en) 1991-09-23 1996-12-31 Xerox Corporation Switched capacitor analog circuits using polysilicon thin film technology
US5471087A (en) * 1991-10-02 1995-11-28 Buerger, Jr.; Walter R. Semi-monolithic memory with high-density cell configurations
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility

Also Published As

Publication number Publication date Type
JPH08125152A (ja) 1996-05-17 application
EP0709893A3 (en) 1998-08-19 application
EP0709893A2 (en) 1996-05-01 application
CN1055567C (zh) 2000-08-16 grant
KR960015165A (ko) 1996-05-22 application
US20010052619A1 (en) 2001-12-20 application
US6407442B2 (en) 2002-06-18 grant
KR100232691B1 (ko) 1999-12-01 grant

Similar Documents

Publication Publication Date Title
US6804136B2 (en) Write once read only memory employing charge trapping in insulators
US6175138B1 (en) Semiconductor memory device and method of manufacturing the same
US5732014A (en) Merged transistor structure for gain memory cell
US5243209A (en) Semiconductor memory device including junction field effect transistor and capacitor and method of manufacturing the same
US6140684A (en) SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US6873539B1 (en) Semiconductor device
US6407425B1 (en) Programmable neuron MOSFET on SOI
US5336914A (en) Static semiconductor memory device
US6483111B1 (en) Thermal infrared-detector array and method of fabrication thereof
US5939742A (en) Field-effect photo-transistor
US20030164887A1 (en) Signal processing device and image pickup apparatus using the same
US7332786B2 (en) Anti-blooming storage pixel
US6943083B2 (en) Merged MOS-bipolar capacitor memory cell
US6040592A (en) Well to substrate photodiode for use in a CMOS sensor on a salicide process
US6646305B2 (en) Grounded body SOI SRAM cell
US6510193B1 (en) Charge transfer device and a semiconductor circuit including the device
US6646300B2 (en) Semiconductor memory device
US5705846A (en) CMOS-compatible active pixel image array using vertical pnp cell
US6339248B1 (en) Optimized floating P+ region photodiode for a CMOS image sensor
US20040042256A1 (en) Single transistor vertical memory gain cell
US6677656B2 (en) High-capacitance photodiode
US20040218078A1 (en) Complementary metal oxide semiconductor image sensor with multi-floating diffusion region
US5408113A (en) High sensitivity improved photoelectric imaging device with a high signal to noise ratio
US5998842A (en) Semiconductor device with gate and control electrodes that provide independent control of drain current
US4084108A (en) Integrated circuit device

Legal Events

Date Code Title Description
C10 Entry into substantive examination
C06 Publication
C14 Grant of patent or utility model
EXPY Termination of patent right or utility model