CN112433498A - 一种冗余模块实现方法及电子设备和存储介质 - Google Patents

一种冗余模块实现方法及电子设备和存储介质 Download PDF

Info

Publication number
CN112433498A
CN112433498A CN202011376612.2A CN202011376612A CN112433498A CN 112433498 A CN112433498 A CN 112433498A CN 202011376612 A CN202011376612 A CN 202011376612A CN 112433498 A CN112433498 A CN 112433498A
Authority
CN
China
Prior art keywords
module
master
slave
state
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011376612.2A
Other languages
English (en)
Inventor
田璟哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Hollysys Automation Co Ltd
Original Assignee
Hangzhou Hollysys Automation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Hollysys Automation Co Ltd filed Critical Hangzhou Hollysys Automation Co Ltd
Priority to CN202011376612.2A priority Critical patent/CN112433498A/zh
Publication of CN112433498A publication Critical patent/CN112433498A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24182Redundancy

Abstract

本申请公开了一种冗余模块实现方法及一种电子设备和计算机可读存储介质,该方法包括:在第一模块为当前主模块、第二模块为当前从模块的情况下,若第一模块接收到降从命令,则第一模块通过将第一使能信号置低电平控制预设功能关闭;第一模块读取第一主从信号,若第一主从信号为高电平,则第一模块更新冗余状态为从;第二模块每隔预设时间周期读取第二主从信号,若第二主从信号为低电平,则第二模块通过将第二使能信号置高电平控制预设功能开启,更新冗余状态为主。在本申请中,模块的冗余切换,采用主动降从,被动升主的方式。只有对方为从时自己才允许升主,主模块处于完全的状态支配地位,主降从操作由其执行,提高了冗余模块切换的稳定性。

Description

一种冗余模块实现方法及电子设备和存储介质
技术领域
本申请涉及计算机技术领域,更具体地说,涉及一种冗余模块实现方法及一种电子设备和一种计算机可读存储介质。
背景技术
DCS应用中,冗余模块一般有两种方案,切换式冗余模块和并联式冗余模块。并联式冗余的硬件部分设计如图1所示,工作时主从模块都正常上报数据,主从模块都各自上报主从状态,状态信息由周期通讯数据上报,为实时状态。
切换冗余由于两个模块一个处于“工作”,一个处于“待机”状态,在硬件切换和数据传递的过程中,及主模块从“工作”到“待机”,而“待机”模块要切换到“工作”,从出现切换到模块稳定的采集数据,会有一个很短暂的不能确定的状态,采集到这个阶段的数据可能会导致误扰动的出现,导致现场运行的设备出现故障。
因此,如何提高冗余模块的稳定性是本领域技术人员需要解决的技术问题。
申请内容
本申请的目的在于提供一种冗余模块实现方法及一种电子设备和一种计算机可读存储介质,提高了冗余模块的稳定性。
为实现上述目的,本申请提供了一种冗余模块实现方法,应用于实现预设功能的目标系统,所述目标系统包括处理器、互为冗余的第一模块和第二模块,所述第一模块与所述第二模块通过互锁电路连接,所述第一模块通过第一使能信号和第一主从信号连接所述处理器,所述第二模块通过第二使能信号和第二主从信号连接所述处理器;
所述方法包括:
在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,若所述第一模块接收到降从命令,则所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭;
所述第一模块读取所述第一主从信号,若所述第一主从信号为高电平,则所述第一模块更新冗余状态为从;
所述第二模块每隔预设时间周期读取所述第二主从信号,若所述第二主从信号为低电平,则所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启,更新冗余状态为主。
其中,还包括:
在所述目标系统上电后,所述第一模块将所述第一使能信号置高电平,并读取所述第一主从信号;
若所述第一主从信号为低电平,则所述第一模块为当前主模块,所述第二模块为当前从模块;
若所述第二主从信号为高电平,则所述第二模块为当前主模块,所述第一模块为当前从模块,所述第一模块将所述第一使能信号置低电平。
其中,还包括:
在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,所述第二模块根据本板的工作状态更新第二冗余线;
所述第一模块读取所述第二冗余线,以获取所述第二模块的工作状态,根据本板的工作状态和所述第二模块的工作状态更新第一冗余线。
其中,所述第一模块读取所述第二冗余线,包括:
所述第一模块通过读取所述第二冗余线获取所述第二模块的故障状态;其中,所述故障状态包括通道故障、通讯故障、卡件故障、现场电源故障。
其中,所述第一模块通过读取所述第二冗余线获取所述第二模块的故障状态,包括:
所述第一模块通过读取所述第二冗余线中变化的信号状态,获取所述第二模块的故障状态。
其中,若所述目标系统为数据采集系统,则所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭之后,还包括:
所述第一模块将自身的通道数据置低电平,更新质量位为无效;
所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启之后,还包括:
所述第二模块更新质量位为有效。
其中,还包括:
所述第一模块向上位机上报周期性数据,以便所述上位机根据所述周期性数据进行数据选择;其中,所述周期性数据包括所述第一模块和所述第二模块的工作状态,所述工作状态包括冗余状态、在线状态和质量位。
其中,所述上位机根据所述周期性数据进行数据选择,包括:
若所述第一模块和所述第二模块中的任一模块的冗余状态为主且另一模块的冗余状态为从,则选择冗余状态为主的模块上报的数据;
若所述第一模块与所述第二模块的冗余状态均为主,则选择在线状态为在线的模块上报的数据;
若所述第一模块与所述第二模块的冗余状态均为主,则选择所述第一模块和所述第二模块中的任一模块上报的数据。
为实现上述目的,本申请提供了一种电子设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上述冗余模块实现方法中第一模块和第二模块执行的步骤。
为实现上述目的,本申请提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上述冗余模块实现方法中第一模块和第二模块执行的步骤。
通过以上方案可知,本申请提供的一种冗余模块实现方法,应用于实现预设功能的目标系统,所述目标系统包括处理器、互为冗余的第一模块和第二模块,所述第一模块与所述第二模块通过互锁电路连接,所述第一模块通过第一使能信号和第一主从信号连接所述处理器,所述第二模块通过第二使能信号和第二主从信号连接所述处理器;所述方法包括:在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,若所述第一模块接收到降从命令,则所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭;所述第一模块读取所述第一主从信号,若所述第一主从信号为高电平,则所述第一模块更新冗余状态为从;所述第二模块每隔预设时间周期读取所述第二主从信号,若所述第二主从信号为低电平,则所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启,更新冗余状态为主。
在第一模块为当前主模块、第二模块为当前从模块的情况下,需要进行主从切换时,第一模块主动降从,第二模块被动升主。第一模块将第一使能信号置低电平,以关闭预设功能。第一模块读取第一主从信号,若第一主从信号为高电平,则降从成功。第二模块周期性进行第二主从信号的读取,如果第二主从信号为低电平,则第二模块升为主模块执行主模块逻辑,同时第二使能信号置高电平,以开启预设功能。由此可见,在本申请中,模块的冗余切换,采用主动降从,被动升主的方式。只有对方为从时自己才允许升主,主模块处于完全的状态支配地位,主降从操作由其执行,提高了冗余模块切换的稳定性。本申请还公开了一种电子设备和一种计算机可读存储介质,同样能实现上述技术效果。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本公开,但并不构成对本公开的限制。在附图中:
图1为相关技术中的一种并联式冗余的硬件结构图;
图2为根据一示例性实施例示出的一种第一模块与第二模块之间的互锁电路图;
图3为根据一示例性实施例示出的一种冗余模块实现方法的流程图;
图4为根据一示例性实施例示出的另一种冗余模块实现方法的流程图;
图5为根据一示例性实施例示出的一种通信链路冗余结构图;
图6为根据一示例性实施例示出的一种上位机数据选择的流程图;
图7为根据一示例性实施例示出的一种电子设备的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。另外,在本申请实施例中,“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
为了理解本申请提供的数据筛选方法,首先对其应用的系统进行介绍,具体的,目标系统用于实现预设功能,所述目标系统包括处理器、互为冗余的第一模块和第二模块,所述第一模块与所述第二模块通过互锁电路连接,所述第一模块通过第一使能信号和第一主从信号连接所述处理器,所述第二模块通过第二使能信号和第二主从信号连接所述处理器。
在具体实施中,切换式冗余只有一个主模块,另外一个模块为从模块。主模块的数据是可信的,是上位机算法可用的,从模块的数据不可行,不能使用。第一模块与第二模块之间的互锁连接如图2所示,图2中的A机为第一模块,B机位第二模块,互锁机制是保证只有一个主机的关键逻辑,第一模块通过第一使能信号(EN1)和第一主从信号(MS1)连接处理器,第二模块通过第二使能信号(EN2)和第二主从信号(MS2)连接处理器。
本申请实施例公开了一种冗余模块实现方法,提高了冗余模块的稳定性。
参见图3,根据一示例性实施例示出的一种冗余模块实现方法的流程图,如图3所示,包括:
S101:在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,若所述第一模块接收到降从命令,则所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭;
本实施例采用上电抢主逻辑,即在所述目标系统上电后,所述第一模块将所述第一使能信号置高电平,并读取所述第一主从信号;若所述第一主从信号为低电平,则所述第一模块为当前主模块,所述第二模块为当前从模块;若所述第二主从信号为高电平,则所述第二模块为当前主模块,所述第一模块为当前从模块,所述第一模块将所述第一使能信号置低电平。
在具体实施中,目标系统上电后,第一模块和第二模块进行电源状态、插稳状态等基本诊断,当基本条件都具备后,第一模块将第一使能信号置高电平,第二模块将第二使能信号置高电平。第一模块和第二模块分别读取第一主从信号和第二主从信号,若主从信号为低电平,说明本板为主模块,进入主模块工作逻辑,若主从信号为高电平,说明本板为从模块,将本板的使能信号置低电平,进入从模块工作逻辑。
在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,需要进行主从切换时,第一模块主动降从,第二模块被动升主。在本步骤中,第一模块将第一使能信号置低电平,以关闭预设功能。
S102:所述第一模块读取所述第一主从信号,若所述第一主从信号为高电平,则所述第一模块更新冗余状态为从;
在本步骤中,第一模块读取第一主从信号,若第一主从信号为高电平,则降从成功,如果第一主从信号为低电平,说明冗余状态异常,例如冗余数据链路故障,产生报警。
S103:所述第二模块每隔预设时间周期读取所述第二主从信号,若所述第二主从信号为低电平,则所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启,更新冗余状态为主。
在本步骤中,第二模块周期性进行第二主从信号的读取,如果第二主从信号为低电平,则第二模块升为主模块执行主模块逻辑,同时第二使能信号置高电平,以开启预设功能。
需要说明的是,冗余切换的状态读取应进行适当的滤波处理,防止因线路干扰导致模块状态误动作,同时数据的处理需要与算法共同调试保护上层收到的没有异常数据。
对于冗余模块,模块通过底座内硬接线进行相互的状态传输,主从状态由模块内的程序逻辑根据故障类型和等级判断并确定。模块的主、从状态需要通过模块的周期数据进行上报。从模块的通道数据质量位上报无效。
模块的冗余切换,采用主动降从,被动升主的方式。只有对方为从时自己才允许升主,主模块处于完全的状态支配地位,主降从操作由其执行。主模块读取对板冗余线,判断本板工作状态,根据本板工作状态更新冗余线。从机不读取对板冗余线,只需要判断自身状态,如通讯故障、板级故障、电源故障等,更新冗余线,告知主机自身工作状态,等待升主。
本实施例中的第一模块和第二模块可以为数据采集模块,目标系统为数据采集系统,所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭之后,还包括:所述第一模块将自身的通道数据置低电平,更新质量位为无效;所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启之后,还包括:所述第二模块更新质量位为有效。
在具体实施中,冗余切换过程中模块通道固件中的处理,当某一通道被配置为数据采集通道(如模拟量采集信号),主模块的该通道将被配置为开启,从模块的通道则不开启,只有主模块才能采集到仪表的状态数据。当模块进行主从切换时首先主模块(原主模块)关闭自己的数据采集功能,通道数据置低电平,质量位无效,冗余状态为从,变为新的从模块;从模块(原从模块)升主后开启自己的AI功能,采集到正常码值后上报质量位有效,完成切换。固件设计应确保周期通讯上报的主从状态为实时状态,硬件和固件设计应保证主从切换时间,这个时间根据需求和无扰动测试确定。
在第一模块为当前主模块、第二模块为当前从模块的情况下,需要进行主从切换时,第一模块主动降从,第二模块被动升主。第一模块将第一使能信号置低电平,以关闭预设功能。第一模块读取第一主从信号,若第一主从信号为高电平,则降从成功。第二模块周期性进行第二主从信号的读取,如果第二主从信号为低电平,则第二模块升为主模块执行主模块逻辑,同时第二使能信号置高电平,以开启预设功能。由此可见,在本申请实施例中,模块的冗余切换,采用主动降从,被动升主的方式。只有对方为从时自己才允许升主,主模块处于完全的状态支配地位,主降从操作由其执行,提高了冗余模块切换的稳定性。
本申请实施例公开了一种冗余模块实现方法,相对于上一实施例,本实施例对技术方案作了进一步的说明和优化。具体的:
参见图4,根据一示例性实施例示出的另一种冗余模块实现方法的流程图,如图4所示,包括:
S201:在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,所述第二模块根据本板的工作状态更新第二冗余线;
S202:所述第一模块读取所述第二冗余线,以获取所述第二模块的工作状态,根据本板的工作状态和所述第二模块的工作状态更新第一冗余线。
在本实施例中,第一模块与第二模块之间通过第一冗余线和第二冗余线相连,两个互为冗余的模块可以分别获取对板信号,然后和本板信号对比,根据提前定义好的切换逻辑,进行切换。
具体的,模块硬件冗余接口4pin发送自身4种故障状态,即通道故障、通讯故障、卡件故障、现场电源故障,4pin接收对方相同的故障状态。引脚发送状态需要采用变化的信号状态,防止引脚故障导致故障无法切换。即所述第一模块读取所述第二冗余线,包括:所述第一模块通过读取所述第二冗余线获取所述第二模块的故障状态;其中,所述故障状态包括通道故障、通讯故障、卡件故障、现场电源故障。所述第一模块通过读取所述第二冗余线获取所述第二模块的故障状态,包括:所述第一模块通过读取所述第二冗余线中变化的信号状态,获取所述第二模块的故障状态。可见,硬件上通过互为冗余的模块获取对板状态信息,结合本板状态信息,进行提前定义好的切换逻辑判定,实现冗余无扰切换。
同时,模块硬件冗余主、从状态发送引脚1pin,接收引脚1pin,引脚发送状态需要采用变化的信号状态,防止引脚故障导致主从状态不对。
在上述实施例的基础上,作为高电平种优选实施方式,还包括:所述第一模块向上位机上报周期性数据,以便所述上位机根据所述周期性数据进行数据选择;其中,所述周期性数据包括所述第一模块和所述第二模块的工作状态,所述工作状态包括冗余状态、在线状态和质量位。
在具体实施中,模块固件周期通讯应具备表示模块的主、从状态标识,心跳标识,通道数据质量位。算法逻辑应具备根据冗余状态和质量位进行通道数据选择功能,具备根据模块冗余状态读取和处理功能。
通信链路冗余采用图5的结构,2个IO-BUS接口A、B的通讯线分别连接到两个模块内构成通讯连接的冗余结构,双网并行工作,网络构成如表1所示:
表1
A在+A主 A在+A从 A离+A主 A离+A从
B在+B主 保持 B主A从 B主A从 B主A从
B在+B从 A主B从 保持 保持 保持
B离+B主 A主B从 保持 保持 保持
B离+B从 A主B从 保持 保持 保持
表1中数据的保持是指在遇到两个数据区都没有有效数据时,保持上一拍数据不变。
上位机主要根据离线和在线状态、以及模块上报的质量位进行数据选择。下面以模拟量采集通道AI进行说明,冗余切换过程中AI通道算法中的处理,算法使用的通道数据是根据模块上报的通道数据、质量位和模块主从状态进行选择,算法只使用状态为“主”且质量位有效的通道数据,主从状态数据为模块实时上报的数据。如果模块为双从或双主(异常状态)则保持之前的通道数据和模块状态一段时间,如果状态还是双从或双主则将通道数据置无效标识,同时更新模块状态数据。主模块数据无效或不可信则依据用户选择的是否“替代”进行数据上报(替代则保持之前值,不替代则上报当前值同时带质量坏标识)。
而并联式冗余,冗余切换只涉及采集数据的切换。对于数字量DI,模块固件实时上报模块通道数据和状态数据,算法只使用质量位有效的主模块的通道数据,如果模块为双从或双主(异常状态)则保持之前的通道数据和模块状态,三个周期后(或10ms,取最大者),如果状态还是双从或双主则将通道数据置无效标识,同时更新模块状态数据。对于DO模块,模块固件实时上报模块通道数据和状态数据,算法同时向两个DO输出数据,不分主从模块,算法实时读取模块状态数据用于显示。
考虑切网时双网数据不同步对系统有的影响,当依据链路通讯状态和数据质量位判断数据选择发生切换时,为防止由于数据不同步或从站未准备好而出现的数据扰动,在切换发生时刻对数据进行保持一定的时间。数据切换保持处理只针对输入数据,即仪表上报的数据。通过硬件上报质量位以及算法块的处理,实现无扰切换。
作为高电平种可行的实施方式,如图6所示,所述上位机根据所述周期性数据进行数据选择,包括:若所述第一模块和所述第二模块中的任一模块的冗余状态为主且另一模块的冗余状态为从,则选择冗余状态为主的模块上报的数据;若所述第一模块与所述第二模块的冗余状态均为主,则选择在线状态为在线的模块上报的数据;若所述第一模块与所述第二模块的冗余状态均为主,则选择所述第一模块和所述第二模块中的任一模块上报的数据。
基于上述程序模块的硬件实现,且为了实现本申请实施例的方法,本申请实施例还提供了一种电子设备,图7为根据一示例性实施例示出的一种电子设备的结构图,如图7所示,电子设备包括:
通信接口1,能够与其它设备比如网络设备等进行信息交互;
处理器2,与通信接口1连接,以实现与其它设备进行信息交互,用于运行计算机程序时,执行上述一个或多个技术方案提供的冗余模块实现方法中第一模块和第二模块执行的步骤。而所述计算机程序存储在存储器3上。
当然,实际应用时,电子设备中的各个组件通过总线系统4耦合在一起。可理解,总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外,还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见,在图7中将各种总线都标为总线系统4。
本申请实施例中的存储器3用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括:用于在电子设备上操作的任何计算机程序。
可以理解,存储器3可以是易失性存储器或非易失性存储器,也可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(ROM,Read Only Memory)、可编程只读存储器(PROM,Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM,Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM,Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM,ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM,Compact Disc Read-Only Memory);磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM,Random AccessMemory),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的RAM可用,例如静态随机存取存储器(SRAM,Static Random Access Memory)、同步静态随机存取存储器(SSRAM,Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM,Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM,SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM,Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM,Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM,SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM,Direct Rambus Random Access Memory)。本申请实施例描述的存储器2旨在包括但不限于这些和任意其它适合类型的存储器。
上述本申请实施例揭示的方法可以应用于处理器2中,或者由处理器2实现。处理器2可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、DSP,或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤,可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中,该存储介质位于存储器3,处理器2读取存储器3中的程序,结合其硬件完成前述方法的步骤。
处理器2执行所述程序时实现本申请实施例的各个方法中的相应流程,为了简洁,在此不再赘述。
在示例性实施例中,本申请实施例还提供了一种存储介质,即计算机存储介质,具体为计算机可读存储介质,例如包括存储计算机程序的存储器3,上述计算机程序可由处理器2执行,以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
或者,本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括:移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种冗余模块实现方法,其特征在于,应用于实现预设功能的目标系统,所述目标系统包括处理器、互为冗余的第一模块和第二模块,所述第一模块与所述第二模块通过互锁电路连接,所述第一模块通过第一使能信号和第一主从信号连接所述处理器,所述第二模块通过第二使能信号和第二主从信号连接所述处理器;
所述方法包括:
在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,若所述第一模块接收到降从命令,则所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭;
所述第一模块读取所述第一主从信号,若所述第一主从信号为高电平,则所述第一模块更新冗余状态为从;
所述第二模块每隔预设时间周期读取所述第二主从信号,若所述第二主从信号为低电平,则所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启,更新冗余状态为主。
2.根据权利要求1所述冗余模块实现方法,其特征在于,还包括:
在所述目标系统上电后,所述第一模块将所述第一使能信号置高电平,并读取所述第一主从信号;
若所述第一主从信号为低电平,则所述第一模块为当前主模块,所述第二模块为当前从模块;
若所述第二主从信号为高电平,则所述第二模块为当前主模块,所述第一模块为当前从模块,所述第一模块将所述第一使能信号置低电平。
3.根据权利要求1所述冗余模块实现方法,其特征在于,还包括:
在所述第一模块为当前主模块、所述第二模块为当前从模块的情况下,所述第二模块根据本板的工作状态更新第二冗余线;
所述第一模块读取所述第二冗余线,以获取所述第二模块的工作状态,根据本板的工作状态和所述第二模块的工作状态更新第一冗余线。
4.根据权利要求3所述冗余模块实现方法,其特征在于,所述第一模块读取所述第二冗余线,包括:
所述第一模块通过读取所述第二冗余线获取所述第二模块的故障状态;其中,所述故障状态包括通道故障、通讯故障、卡件故障、现场电源故障。
5.根据权利要求4所述冗余模块实现方法,其特征在于,所述第一模块通过读取所述第二冗余线获取所述第二模块的故障状态,包括:
所述第一模块通过读取所述第二冗余线中变化的信号状态,获取所述第二模块的故障状态。
6.根据权利要求1所述冗余模块实现方法,其特征在于,若所述目标系统为数据采集系统,则所述第一模块通过将所述第一使能信号置低电平控制所述预设功能关闭之后,还包括:
所述第一模块将自身的通道数据置低电平,更新质量位为无效;
所述第二模块通过将所述第二使能信号置高电平控制所述预设功能开启之后,还包括:
所述第二模块更新质量位为有效。
7.根据权利要求6所述冗余模块实现方法,其特征在于,还包括:
所述第一模块向上位机上报周期性数据,以便所述上位机根据所述周期性数据进行数据选择;其中,所述周期性数据包括所述第一模块和所述第二模块的工作状态,所述工作状态包括冗余状态、在线状态和质量位。
8.根据权利要求7所述冗余模块实现方法,其特征在于,所述上位机根据所述周期性数据进行数据选择,包括:
若所述第一模块和所述第二模块中的任一模块的冗余状态为主且另一模块的冗余状态为从,则选择冗余状态为主的模块上报的数据;
若所述第一模块与所述第二模块的冗余状态均为主,则选择在线状态为在线的模块上报的数据;
若所述第一模块与所述第二模块的冗余状态均为主,则选择所述第一模块和所述第二模块中的任一模块上报的数据。
9.一种电子设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至7任一项所述冗余模块实现方法中第一模块和第二模块执行的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述冗余模块实现方法中第一模块和第二模块执行的步骤。
CN202011376612.2A 2020-11-30 2020-11-30 一种冗余模块实现方法及电子设备和存储介质 Pending CN112433498A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011376612.2A CN112433498A (zh) 2020-11-30 2020-11-30 一种冗余模块实现方法及电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011376612.2A CN112433498A (zh) 2020-11-30 2020-11-30 一种冗余模块实现方法及电子设备和存储介质

Publications (1)

Publication Number Publication Date
CN112433498A true CN112433498A (zh) 2021-03-02

Family

ID=74699152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011376612.2A Pending CN112433498A (zh) 2020-11-30 2020-11-30 一种冗余模块实现方法及电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN112433498A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10200099A1 (de) * 2002-01-03 2003-07-17 Volkswagen Ag Elektromechanischer Drehschalter
CN101131570A (zh) * 2007-09-18 2008-02-27 重庆川仪总厂有限公司 冗余切换控制方法及其控制电路
CN101794142A (zh) * 2009-11-02 2010-08-04 三一重机有限公司 一种双机冗余控制方法及其控制装置
CN102749890A (zh) * 2011-04-21 2012-10-24 浙江正泰中自控制工程有限公司 一种dcs控制模块的冗余方法
CN104407556A (zh) * 2014-09-26 2015-03-11 浙江中控技术股份有限公司 一种热备冗余的模块切换装置
CN104714406A (zh) * 2014-12-31 2015-06-17 重庆川仪自动化股份有限公司 输入输出模块冗余切换方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10200099A1 (de) * 2002-01-03 2003-07-17 Volkswagen Ag Elektromechanischer Drehschalter
CN101131570A (zh) * 2007-09-18 2008-02-27 重庆川仪总厂有限公司 冗余切换控制方法及其控制电路
CN101794142A (zh) * 2009-11-02 2010-08-04 三一重机有限公司 一种双机冗余控制方法及其控制装置
CN102749890A (zh) * 2011-04-21 2012-10-24 浙江正泰中自控制工程有限公司 一种dcs控制模块的冗余方法
CN104407556A (zh) * 2014-09-26 2015-03-11 浙江中控技术股份有限公司 一种热备冗余的模块切换装置
CN104714406A (zh) * 2014-12-31 2015-06-17 重庆川仪自动化股份有限公司 输入输出模块冗余切换方法

Similar Documents

Publication Publication Date Title
JP2007511806A (ja) 技術的装置を制御するための冗長性自動化システム及びその作動方法
CN107247647B (zh) 一种存储系统中bbu工作状态检测方法及系统
KR20080016435A (ko) 메모리 컨트롤러 및 메모리 제어 방법
CN107070731B (zh) 一种主从仲裁方法及系统
CN106463179B (zh) 利用存储器控制器处理数据错误事件的方法、装置和系统
CN104731670B (zh) 一种面向卫星的轮换式星载计算机容错系统
CN105577444A (zh) 一种无线控制器管理方法及无线控制器
CN103139033A (zh) 单主通信控制总线主设备冗余切换方法
CN106155943B (zh) 一种双控存储设备的掉电保护的方法及装置
US20020010891A1 (en) Redundant memory access system
CN112433498A (zh) 一种冗余模块实现方法及电子设备和存储介质
CN102932118B (zh) 一种双机主备裁决的方法及系统
CN105739928A (zh) 基于多区域存储的配网终端设备参数存储方法
CN105988844A (zh) 端点服务器的控制模块及其韧体更新方法
CN105843336B (zh) 具有多机柜管理模块的机柜及其韧体更新方法
CN106888100A (zh) 以太网供电交换机及其供电方法
CN103516560A (zh) 测试mvb网卡ab路冗余切换的方法及场景设置方法
CN111585835A (zh) 一种带外管理系统的控制方法、装置和存储介质
CN102708023A (zh) 备用系统计算器、集群系统、提供服务的方法和记录介质
KR20140140719A (ko) 가상 머신 동기화 장치 및 시스템과 이를 이용한 장애 처리 방법
US6718483B1 (en) Fault tolerant circuit and autonomous recovering method
JP2004173315A (ja) 伝送線制御装置多重化システム
CN110660429B (zh) 存储系统和存储控制装置
JPH1013494A (ja) 伝送装置及びその復旧方式
KR100382830B1 (ko) 이중화 보드에서의 고장 제어 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination