CN112162894B - 芯片及其调试组件、调试系统 - Google Patents

芯片及其调试组件、调试系统 Download PDF

Info

Publication number
CN112162894B
CN112162894B CN202011023242.4A CN202011023242A CN112162894B CN 112162894 B CN112162894 B CN 112162894B CN 202011023242 A CN202011023242 A CN 202011023242A CN 112162894 B CN112162894 B CN 112162894B
Authority
CN
China
Prior art keywords
unit
electrically connected
data
debugging
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011023242.4A
Other languages
English (en)
Other versions
CN112162894A (zh
Inventor
纪彬
周翔
许凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN202011023242.4A priority Critical patent/CN112162894B/zh
Publication of CN112162894A publication Critical patent/CN112162894A/zh
Application granted granted Critical
Publication of CN112162894B publication Critical patent/CN112162894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种芯片及其调试组件、调试系统，所述调试组件包括调试访问接口模块、触发模块、第一切换电路和USB接口模块，USB接口模块包括第二切换电路；触发模块用于触发控制第一切换电路执行切换操作，以使得第一切换电路与调试访问接口模块之间选通；调试访问接口模块用于从芯片的应用子系统中获取待调试数据并传输至USB接口模块的目标输出管脚；目标输出管脚与芯片中JTAG模块的调试管脚相对应。本发明中通过自动检测异常或预先配置信息对电路进行切换以使切换电路与调试访问接口模块之间选通，达到USB PIN转换成SWJ/JTAG功能，实现直接基于USB接口进行调试，简化了调试流程，有效地提升了芯片的调试效率。

Description

芯片及其调试组件、调试系统
技术领域
本发明涉及芯片电路技术领域，特别涉及一种芯片及其调试组件、调试系统。
背景技术
目前，当芯片产品在客户端中应用子系统，如AP、PUB_CP、WTL_CP、AUD_CP(AP、PUB_CP、WTL_CP、AUD_CP均为芯片内部的应用子系统)等中发生挂死等异常情况时，若想通过获取芯片内部的寄存器、硬件信号及存储器上的信息等来分析具体问题，主要通过如下两种调试方式来确定芯片发生异常的原因：
(1)先拆机、拆机后焊接JTAG(一种调试接口)，再外挂TRACE32(一种调试工具)等专用调试工具，即通过串行调试接口SWJ(一种调试接口)/JTAG接口转接TRACE32等专门的调试工具进行分析；但是，该调试方式需要硬件上预留专用接口(JTAG/SWJ)资源并需要专业硬件工程师焊接接头，这种调试方式一不小心就会破坏问题现场，从而导致无法直接获取一手信息，且需要专业人员进行焊接SWJ接线，存在操作不便、实际焊接SWJ接线时还容易出错、调试效率较低等问题。
(2)在发生异常时重启手机，将DDR(手机内存)里的内容dump(转储)到TF卡(一种内存卡)，取出后分析DDR里的数据，即属于导出数据离线进行分析。但是，这种调试方式将DDR里的内容dump到TF卡，里面仅有DDR内容，没有“芯片内部的寄存器和硬件信号”，分析资料非常有限，无法保证分析结果的准确性。
发明内容
本发明要解决的技术问题是为了克服现有技术中芯片中发生子系统挂死等异常情况采用的调试方式存在调试操作复杂、耗时较长、分析结果准确性较差等缺陷，目的在于提供一种芯片及其调试组件、调试系统。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种芯片的调试组件，所述调试组件包括调试访问接口模块、触发模块、第一切换电路和USB(通用串行总线)接口模块，所述USB接口模块包括第二切换电路；
所述第一切换电路分别与所述第二切换电路和所述触发模块电连接，所述第一切换电路与所述调试访问接口模块之间连接且处于非选通状态；
所述触发模块用于根据触发条件生成触发指令并根据所述触发指令控制所述第一切换电路执行切换操作，以使得所述第一切换电路与所述调试访问接口模块之间选通；
所述调试访问接口模块用于从所述芯片的应用子系统中获取待调试数据，并依次通过所述第一切换电路、所述第二切换电路传输至所述USB接口模块的目标输出管脚；
其中，所述目标输出管脚与所述芯片中JTAG模块的调试管脚相对应。
芯片在默认情况下，调试访问接口模块dap与芯片中JTAG模块的测试模式选择管脚TMS和测试时钟管脚TCK这两个pad(焊盘)的这一路选通；现有的调试方式通过拆机，然后在拆机后在测试模式选择管脚TMS和测试时钟管脚TCK这两个pad处焊接JTAG，再外挂TRACE32等专用调试工具来进行分析，通过SWJ(JTAG)接口连接调试工具进行在线调试。
为了能够快速有效地分析芯片的发生异常情况，本发明中通过在芯片中设计调试组件，即在芯片中增设触发模块和第一切换电路，在原有的USB接口模块中增设第二切换电路，当该触发模块检测到外部触发条件时则触发切换电路执行切换操作，以建立调试访问接口模块dap与USB接口模块的目标输出管脚之间的连接，并依次通过第一切换电路和第二切换电路待调试数据传输至USB接口模块的目标输出管脚进行输出，复用USB的type-c接口的USB PIN，达到USB PIN转成SWJ(JTAG)功能，无需拆机飞线、重新焊接JTAG等硬件上的改动操作，在不破坏硬件结构的前提下，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求；另外，无需芯片内预留专用接口资源，也降低了芯片的硬件要求。
较佳地，所述目标输出管脚包括数据正信号管脚DP(数据正信号)和数据负信号管脚DM(数据负信号)；
所述调试管脚包括测试模式选择管脚TMS和测试时钟管脚TCK；
其中，所述数据正信号管脚DP与所述测试时钟管脚TCK相对应；
所述数据负信号管脚DM与所述测试模式选择管脚TMS相对应。
芯片在默认情况下，USB接口模块的DP PIN和DM PIN到调试访问接口模块dap的这一路关闭，DP PIN和DM PIN此时USB接口模块自身使用。
在芯片内发生异常时，触发模块触发切换电路执行切换操作，实现DP PIN和DMPIN到调试访问接口模块dap的这一路选通，同时使得调试访问接口模块dap与测试模式选择管脚TMS和测试时钟管脚TCK的这一路关闭，从而通过触发指令与切换电路配合实现对USB接口模块中USB PIN的复用，以达到直接采用USB接口模块的DP PIN和DM PIN连接TRACE32等debug(调试)工具，继而连接到芯片内部DAP debug接口进行在线调试的目的。
较佳地，所述触发条件包括预先设置的配置信息，或表征所述芯片中发生预设异常情况的异常信号。
通过直接设置可以实现切换电路执行切换的配置信息，实时实现将DP PIN和DMPIN到调试访问接口模块dap的这一路选通的效果，以满足用户根据自己的实际调试需求随时进行调试，满足了用户更高的调试需求，适用于更多的调试场景；另外，用户主动通过软件设置等方式设置配置信息，无需等待其他的触发因素，进一步地简化了调试流程，有效地提高了调试效率。
另外，通过触发模块实时检测芯片中是否发生异常，在发生异常时自动触发切换电路进行切换以将DP PIN和DM PIN到调试访问接口模块dap的这一路选通，即实现在芯片发生异常的同时及时复用USB的type-c接口的DP PIN和DM PIN输出待调试数据，进而保证调试工具及时有效地获取该待调试数据以进行调试，在简化调试流程的同时，保证了待调试数据传输的实时性，保证调试过程的及时性，从而有效地提高了调试效率。
较佳地，所述预设异常情况包括所述芯片中的所述应用子系统发生挂死。
本发明可以实现对芯片中各个应用子系统(AP、PUB_CP、WTL_CP、AUD_CP)发生挂死问题进行实时检测，一旦发生挂死则触发切换电路切换以将DP PIN和DM PIN到调试访问接口模块dap的这一路选通，以达到在不拆机以及焊接JTAG的情况下对芯片进行在线调试。
当然，也可以根据实际情况重新设置与调整预设异常情况具体涵盖的内容，以满足更高的测试需求。
较佳地，所述触发模块包括控制单元和触发单元；
所述触发单元分别与所述控制单元和所述第一切换电路电连接；
所述控制单元用于根据所述触发条件生成所述触发指令以控制所述触发单元输出电平控制信号并发送至所述第一切换电路；
所述第一切换电路用于根据所述电平控制信号进行电路切换。
通过控制模块实时检测是否获取触发条件，并在获取触发条件后触发控制触发单元的输出状态以实时控制第一切换电路进行切换，保证了电路切换的实时性，进而保证了调试过程的及时性以及整体调试效率。
较佳地，所述触发单元包括第一触发子单元、第二触发子单元和第三触发子单元；
所述控制单元用于根据预先设置的所述配置信息控制所述第一触发子单元、所述第二触发子单元和所述第三触发子单元分别输出对应的电平信号并发送至所述第一切换电路；
所述第一切换电路用于根据各个所述电平信号进行电路切换。
通过用户预先设置的配置信息直接控制三路触发信号输出的电平信号以达到分别控制第一切换电路中对应器件，以实现对第一切换电路的切换控制。
较佳地，所述第一触发子单元包括第一片选单元，所述第一片选单元分别所述控制单元和所述第一切换电路电连接；
所述第二触发子单元包括第二片选单元，所述第二片选单元分别所述控制单元和所述第一切换电路电连接；
所述第三触发子单元包括第三片选单元，所述第三片选单元分别所述控制单元和所述第一切换电路电连接；
所述控制单元用于根据预先设置的所述配置信息控制所述第一片选单元、所述第二片选单元和所述第三片选单元均输出高电平至对应的所述第一切换电路。
配置信息具体通过不同的片选单元来实现，根据配置信息控制每个片选单元输出的电平信号来控制第一切换电路进行切换。
另外，还可以在每个片选单元与第一切换电路之间均设置一个或门以通过或门输出片选后的电平信号，即只有当该电平信号为高电平时才输出将高电平输入至第一切换电路，保证了输入电平信号的准确性，也保证了电路切换的准确性。
较佳地，所述触发单元包括第四触发子单元；
所述第四触发子单元用于检测所述触发条件，并在所述触发条件为表征所述芯片中发生预设异常情况的异常信号时生成电平信号并发送至所述第一切换电路；
所述第一切换电路用于根据所述电平信号进行电路切换。
上述的第一触发单元、第二触发单元和第三触发单元主要用于根据预先设置的配置信息进行触发控制，而该第四触发子单元主要用于实时检测触发条件，在该触发条件为发生挂死等预设异常情况时，则自动生成电平信号以控制第一切换电路进行切换，从而保证调试操作的及时性。
较佳地，所述第四触发子单元包括异常检测单元和第一与门，所述第一与门的第一输入端与所述控制单元电连接，所述第一与门的第二输入端与所述异常检测单元电连接，所述第一与门的输出端与所述第一切换电路电连接；
所述异常检测单元用于在所述触发条件为表征所述芯片中发生预设异常情况的异常信号时输出高电平；
所述控制单元用于在检测到所述异常检测单元输出高电平时，输出高电平至所述第一与门的第一输入端以使得所述第一与门输出高电平至所述第一切换电路。
通过异常检测单元和与门电路的配合，实现在实时检测到芯片内发生预设异常的情况后，及时控制输出对应的电平信号以输出高电平至第一切换电路进行及时切换控制的效果，在保证调试操作的及时性同时，提高了整体的调试效率。
较佳地，所述第一切换电路包括第一数据输出单元、第一数据输入单元和时钟输入单元；
所述第二切换电路包括第二数据输入单元、第二数据输出单元和时钟输出单元；
所述第一数据输出单元的输入端与所述调试访问接口模块的数据输出端电连接，所述第一数据输出单元的输出端与所述第二数据输入单元的输入端电连接，所述第二数据输入单元的输出端与所述数据负信号管脚DM电连接；
所述第二数据输出单元的输入端与所述数据负信号管脚DM电连接，所述第二数据输出单元的输出端与所述第一数据输入单元的输入端电连接，所述第二数据输入单元的输出端与所述调试访问接口模块的TMS端电连接；
所述时钟输出单元的输入端与所述数据正信号管脚DP电连接，所述时钟输出单元的输出端与所述时钟输入单元的输入端电连接，所述时钟输入单元的输出端与所述调试访问接口模块的TCK端电连接。
通过在第一切换电路中数据输入单元和数据输出单元，以及第二切换电路中的数据输入单元和数据输出单元的设置，保证了在DP PIN和DM PIN到调试访问接口模块dap的这一路选通后，待测试数据能够顺利传输至USB接口模块的DP PIN和DM PIN。
通过在第二切换电路中的时钟输入单元和第一切换电路中通过时钟输出单元的设置，保证了在DP PIN和DM PIN到调试访问接口模块dap的这一路选通后，保证将待测试数据同步传输至USB接口模块的DP PIN和DM PIN。
较佳地，所述第一数据输出单元包括第二与门、第三与门、第一数据选择器和第二数据选择器；
所述第二与门的第一输入端与所述调试访问接口模块的数据输出端电连接，所述第二与门的第二输入端分别与所述触发单元的输出端电连接，所述第二与门的输出端与所述第一数据选择器的一个选择端电连接，所述第一数据选择器的另一个选择端输入低电平，所述第一数据选择器的输出端与所述USB接口模块的负信号输入引脚电连接；
所述第三与门的第一输入端与所述调试访问接口模块的配置端电连接，所述第三与门的第二输入端与所述触发单元的输出端电连接，所述第三与门的输出端与所述第二数据选择器的一个选择端电连接，所述第二数据选择器的另一个选择端输入低电平，所述第二数据选择器的输出端与所述USB接口模块的负信号驱动管脚电连接；
所述第一数据选择器和的控制端和所述第二数据选择器的控制端均与所述触发单元的输出端电连接。
较佳地，所述第二数据输入单元包括第三数据选择器、第四数据选择器、第一驱动单元和第二驱动单元；
所述第三数据选择器的一个选择端与所述负信号输入管脚电连接，所述第三数据选择器的输出端与所述第一驱动单元的第一输入端电连接，所述第一驱动单元的第二输入端与所述负信号驱动管脚电连接，所述第一驱动单元的输出端与所述数据负信号管脚DM电连接；
所述第四数据选择器的一个选择端与所述USB接口模块的正信号输入管脚电连接，所述第四数据选择器的输出端与所述第一驱动单元的第一输入端电连接，所述第二驱动单元的第二输入端与所述USB接口模块的正信号驱动管脚电连接，所述第二驱动单元的输出端与所述测试时钟管脚TCK电连接。
较佳地，所述第二数据输出单元包括第三驱动单元；
所述第三驱动单元的输入端与所述数据负信号管脚DM电连接，所述第三驱动单元的输出端与所述USB接口模块的负信号输出管脚电连接；
所述第一数据输入单元包括第四与门；
所述第四与门的第一输入端与所述触发单元的输出端电连接，所述第四与门的第二输入端与所述触发单元的输出端电连接，所述第四与门的第三输入端与所述第三驱动单元的输出端电连接；
所述第一切换电路还包括第五数据选择器；
所述第五数据选择器的控制端与所述触发单元的输出端电连接，所述第五数据选择器的一个选择端与所述JTAG模块的所述测试模式选择管脚TMS电连接，所述第五数据选择器的另一个选择端与所述第四与门的输出端电连接，所述第五数据选择器的输出端与所述调试访问接口模块的TMS端电连接。
较佳地，所述时钟输出单元包括第四驱动单元；
所述第四驱动单元的输入端与所述数据正信号管脚DP电连接，所述第四驱动单元的输出端与所述USB接口模块的正信号输出管脚电连接；
所述时钟输入单元包括第五与门；
所述第五与门的第一输入端与所述触发单元的输出端电连接，所述第五与门的第二输入端与所述触发单元的输出端电连接，所述第五与门的第三输入端与所述正信号输出管脚电连接；
所述第一切换电路还包括第六数据选择器；
所述第六数据选择器的一个选择端与所述JTAG模块的所述测试时钟管脚TCK电连接，所述第六数据选择器的另一个选择端与所述第五与门的输出端电连接，所述第六数据选择器的输出端与所述调试访问接口模块的TCK端电连接，所述第六数据选择器的控制端与所述触发单元的输出端电连接。
较佳地，所述USB接口模块还包括配置单元；
所述配置单元分别与所述第三数据选择器的另一个选择端和所述第四数据选择器的另一个选择端电连接；
所述第三数据选择器的控制端和所述第四数据选择器的控制端均与所述USB接口模块的配置管脚电连接，所述配置管脚与所述触发单元的输出端电连接；
所述配置单元用于在所述第一切换电路与所述调试访问接口模块处于之间连接且处于非选通状态时，输出第一配置信号以控制所述USB接口模块的所述数据正信号管脚DP和所述数据负信号管脚DM正常输出对应的数据信号。
本发明还提供一种芯片，其特征在于，所述芯片包括上述的芯片的调试组件。
本发明还提供一种芯片的调试系统，所述调试系统包括上述的芯片的调试组件，所述调试系统还包括调试工具和上位机；
所述调试工具分别与所述调试组件的所述USB接口模块和所述上位机通信连接；
所述调试工具用于对所述目标输出管脚输出的所述待调试数据进行调试处理，并将处理后的数据输出至所述上位机进行处理以生成调试结果。
较佳地，所述调试系统还包括接口转换模块；
所述接口转换模块的输入接口与所述USB接口模块通信连接，所述接口转换模块的输出接口与所述调试工具通信连接；
所述接口转换模块用于对所述待调试数据进行数据格式转换处理；
其中，所述接口转换模块的输入接口为USB接口，所述接口转换模块的输出接口为JTAG接口。
在符合本领域常识的基础上，所述各优选条件，可任意组合，即得本发明各较佳实施例。
本发明的积极进步效果在于：
本发明中，通过在芯片中增设触发模块和第一切换电路，在原有的USB接口模块中增设第二切换电路，当该触发模块检测到芯片中发生应用子系统挂死等异常问题时，自动(如通过AP WATCHDOG应用处理器看门狗等)控制切换电路进行切换以与调试访问接口模块dap建立电连接；或根据预设的配置信息控制切换电路进行切换以与调试访问接口模块dap建立电连接，即通过复用USB的type-c接口，实现芯片的USB PIN转SWJ(JTAG)的方案，达到USB PIN转成SWJ(JTAG)功能，即直接采用芯片的USB接口模块通过转接板与TRACE32等调试工具连接进行调试以完成测试，避免了需要拆机以及重新焊接JTAG等操作，在不破坏硬件结构的前提下，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求；另外，无需芯片内预留专用接口资源，也降低了芯片的硬件要求。
附图说明
图1为本发明实施例1的芯片的调试组件的结构示意图。
图2为本发明实施例2的芯片的调试组件的第一结构示意图。
图3为本发明实施例2的芯片的调试组件的第二结构示意图。
图4为本发明实施例2的芯片的调试组件的第三结构示意图。
图5为本发明实施例2的芯片的调试组件的第四结构示意图。
图6为本发明实施例2的芯片的调试组件的电路结构示意图。
图7为本发明实施例4的芯片的调试系统的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图1所示，本实施例的芯片的调试组件包括调试访问接口模块1、触发模块2、第一切换电路3和USB接口模块4，USB接口模块4包括第二切换电路5。
第一切换电路3分别与第二切换电路5和触发模块2电连接，第一切换电路3与调试访问接口模块1之间连接且处于非选通状态；
触发模块2用于根据触发条件生成触发指令并根据触发指令控制第一切换电路3执行切换操作，以使得第一切换电路3与调试访问接口模块1之间选通；
其中，触发条件包括预先设置的配置信息，或表征芯片中发生预设异常情况的异常信号，例如，预设异常情况包括芯片中的应用子系统发生挂死等。
通过直接设置可以实现切换电路执行切换的配置信息，实时实现将DP PIN和DMPIN到调试访问接口模块dap的这一路选通的效果，以满足用户根据自己的实际调试需求随时进行调试，满足了用户更高的调试需求，适用于更多的调试场景；另外，用户主动通过软件设置等方式设置配置信息，无需等待其他的触发因素，进一步地简化了调试流程，有效地提高了调试效率。
另外，通过触发模块实时检测芯片中是否发生异常，在发生异常时自动触发切换电路进行切换以将DP PIN和DM PIN到调试访问接口模块dap的这一路选通，即实现在芯片发生异常的同时及时复用USB的type-c接口的DP PIN和DM PIN输出待调试数据，进而保证调试工具及时有效地获取该待调试数据以进行调试，在简化调试流程的同时，保证了待调试数据传输的实时性，保证调试过程的及时性，从而有效地提高了调试效率。
本实施例可以实现对芯片中各个应用子系统(AP、PUB_CP、WTL_CP、AUD_CP)发生挂死问题进行实时检测，一旦发生挂死则触发切换电路切换以将DP PIN和DM PIN到调试访问接口模块dap的这一路选通，以达到在不拆机以及焊接JTAG的情况下对芯片进行在线调试。
当然，也可以根据实际情况重新设置与调整预设异常情况具体涵盖的内容，以满足更高的测试需求。
调试访问接口模块1用于从芯片的应用子系统中获取待调试数据，并依次通过第一切换电路3、第二切换电路5传输至USB接口模块4的目标输出管脚；
其中，目标输出管脚与芯片中JTAG模块的调试管脚相对应。
芯片在默认情况下，调试访问接口模块dap与芯片中JTAG模块的测试模式选择管脚TMS和测试时钟管脚TCK这两个pad(焊盘)的这一路选通；现有的调试方式通过拆机，然后在拆机后在测试模式选择管脚TMS和测试时钟管脚TCK这两个pad处焊接JTAG，再外挂TRACE32等专用调试工具来进行分析，通过SWJ(JTAG)接口连接调试工具进行在线调试。
为了能够快速有效地分析芯片的发生异常情况，本实施例中通过在芯片中设计调试组件，即在芯片中增设触发模块和第一切换电路，在原有的USB接口模块中增设第二切换电路，当该触发模块检测到外部触发条件时则触发切换电路执行切换操作，以建立调试访问接口模块dap与USB接口模块的目标输出管脚之间的连接，并依次通过第一切换电路和第二切换电路待调试数据传输至USB接口模块的目标输出管脚进行输出，复用USB的type-c接口的USB PIN，达到USB PIN转成SWJ(JTAG)功能，无需拆机飞线、重新焊接JTAG等硬件上的改动操作，在不破坏硬件结构的前提下，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求；另外，无需芯片内预留专用接口资源，也降低了芯片的硬件要求。
具体地，目标输出管脚包括数据正信号管脚DP和数据负信号管脚DM；
调试管脚包括测试模式选择管脚TMS和测试时钟管脚TCK；
其中，数据正信号管脚DP与测试时钟管脚TCK相对应；
数据负信号管脚DM与测试模式选择管脚TMS相对应。
芯片在默认情况下，USB接口模块的DP PIN和DM PIN到调试访问接口模块dap的这一路关闭，DP PIN和DM PIN此时USB接口模块自身使用。
在芯片内发生异常时，触发模块触发切换电路执行切换操作，实现DP PIN和DMPIN到调试访问接口模块dap的这一路选通，同时使得调试访问接口模块dap与测试模式选择管脚TMS和测试时钟管脚TCK的这一路关闭，从而通过触发指令与切换电路配合实现对USB接口模块中USB PIN的复用，以达到直接采用USB接口模块的DP PIN和DM PIN连接TRACE32等debug工具，继而连接到芯片内部DAP debug接口进行在线调试的目的。
本实施例中，通过在芯片中增设触发模块和第一切换电路，在原有的USB接口模块中增设第二切换电路，当该触发模块检测到芯片中发生应用子系统挂死等异常问题时，自动控制切换电路进行切换以与调试访问接口模块dap建立电连接；或根据预设的配置信息控制切换电路进行切换以与调试访问接口模块dap建立电连接，即通过复用USB的type-c接口，实现芯片的USB PIN转SWJ(JTAG)的方案，达到USB PIN转成SWJ(JTAG)功能，即直接采用芯片的USB接口模块通过转接板与TRACE32等调试工具连接进行调试以完成测试，避免了需要拆机以及重新焊接JTAG等操作，在不破坏硬件结构的前提下，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求；另外，无需芯片内预留专用接口资源，也降低了芯片的硬件要求。
实施例2
本实施例的芯片的调试组件是对实施例1的进一步改进，具体地：
如图2所示，本实施例的触发模块2包括控制单元6和触发单元7，触发单元7分别与控制单元6和第一切换电路3电连接；
控制单元6用于根据触发条件生成触发指令以控制触发单元7输出电平控制信号并发送至第一切换电路3；
第一切换电路3用于根据电平控制信号进行电路切换。
具体地，如图3所示，触发单元7包括第一触发子单元8、第二触发子单元9和第三触发子单元10；
控制单元6用于根据预先设置的配置信息控制第一触发子单元8、第二触发子单元9和第三触发子单元10分别输出对应的电平信号并发送至第一切换电路3；
第一切换电路3用于根据各个电平信号进行电路切换。
其中，第一触发子单元8包括第一片选单元11，第一片选单元11分别控制单元和第一切换电路电连接，第二触发子单元9包括第二片选单元，第二片选单元12分别控制单元和第一切换电路电连接，第三触发子单元10包括第三片选单元13，第三片选单元13分别控制单元和第一切换电路电连接；
控制单元6用于根据预先设置的配置信息控制第一片选单元11、第二片选单元12和第三片选单元13均输出高电平至对应的第一切换电路。
其中，配置信息具体通过不同的片选单元来实现，根据配置信息控制每个片选单元输出的电平信号来控制第一切换电路进行切换。
或，如图6所示，第一触发子单元8包括第一片选单元11和第一或门14，第一片选单元11分别控制单元6和第一或门14的第一输入端电连接；
第二触发子单元9包括第二片选单元12和第二或门15，第二片选单元12分别控制单元6和第二或门15的第一输入端电连接；
第三触发子单元10包括第三片选单元13和第三或门16，第三片选单元13分别控制单元6和第三或门16的第一输入端电连接；
控制单元6用于根据预先设置的配置信息控制第一片选单元11、第二片选单元12和第三片选单元13均输出高电平至对应的第一或门14、第二或门15和第三或门16。
在每个片选单元与第一切换电路之间均设置一个或门以通过或门输出片选后的电平信号，即只有当该电平信号为高电平时才输出将高电平输入至第一切换电路，保证了输入电平信号的准确性，也保证了电路切换的准确性。
如图4所示，为了在芯片发生异常情况时自动输出待调试数据，本实施例的触发单元7还包括第四触发子单元17；
第四触发子单元17用于检测触发条件，并在触发条件为表征芯片中发生预设异常情况的异常信号时生成电平信号并发送至第一切换电路3；
第一切换电路3用于根据电平信号进行电路切换。
上述的第一触发单元、第二触发单元和第三触发单元主要用于根据预先设置的配置信息进行触发控制，而该第四触发子单元主要用于实时检测触发条件，在该触发条件为发生挂死等预设异常情况时，则自动生成电平信号以控制第一切换电路进行切换，从而保证调试操作的及时性。
具体地，如图6所示，第四触发子单元17包括异常检测单元18和第一与门19，第一与门19的第一输入端与控制单元6电连接，第一与门19的第二输入端与异常检测单元18电连接，第一与门19的输出端与第一切换电路3电连接；
异常检测单元18用于在触发条件为表征芯片中发生预设异常情况的异常信号时输出高电平；
控制单元6用于在检测到异常检测单元18输出高电平时，输出高电平至第一与门19的第一输入端以使得第一与门19输出高电平至第一切换电路3。另外，控制单元与第一与门的第一输入端之间可以设置驱动单元以便于后续的调试控制过程。
通过异常检测单元和与门电路的配合，实现在实时检测到芯片内发生预设异常的情况后，及时控制输出对应的电平信号以输出高电平至第一切换电路进行及时切换控制的效果，在保证调试操作的及时性同时，提高了整体的调试效率。例如，当AP发生watchdog超时中断时，cpu_wdg寄存器(即控制单元)接口控制自动触发切换电路执行切换。
另外，如图5所示，本实施例的第一切换电路3包括第一数据输出单元20、第一数据输入单元21和时钟输入单元22，第二切换电路5包括第二数据输入单元23、第二数据输出单元24和时钟输出单元25。
第一数据输出单元20的输入端与调试访问接口模块1的数据输出端电连接，第一数据输出单元20的输出端与第二数据输入单元23的输入端电连接，第二数据输入单元23的输出端与数据负信号管脚DM(即图6中的PAD_USB20_DM_3P3)电连接；
第二数据输出单元24的输入端与数据负信号管脚DM电连接，第二数据输出单元24的输出端与第一数据输入单元21的输入端电连接，第二数据输入单元23的输出端与调试访问接口模块1的TMS端(即图6中的swditms_swj)电连接；
时钟输出单元25的输入端与数据正信号管脚DP(即图6中的PAD_USB20_DP_3P3)电连接，时钟输出单元25的输出端与时钟输入单元22的输入端电连接，时钟输入单元22的输出端与调试访问接口模块1的TCK端(即图6中的swcltck)电连接。
通过在第一切换电路中数据输入单元和数据输出单元，以及第二切换电路中的数据输入单元和数据输出单元的设置，保证了在DP PIN和DM PIN到调试访问接口模块dap的这一路选通后，待测试数据能够顺利传输至USB接口模块的DP PIN和DM PIN。
通过在第二切换电路中的时钟输入单元和第一切换电路中通过时钟输出单元的设置，保证了在DP PIN和DM PIN到调试访问接口模块dap的这一路选通后，保证将待测试数据同步传输至USB接口模块的DP PIN和DM PIN。
具体地，如图6所示，第一数据输出单元20包括第二与门26、第三与门27、第一数据选择器28和第二数据选择器29；
第二与门26的第一输入端与调试访问接口模块1的数据输出端(即图6中的swdo_swj)电连接，第二与门26的第二输入端分别与触发单元7的输出端电连接，第二与门26的输出端与第一数据选择器28的一个选择端(选择端1)电连接，第一数据选择器28的另一个选择端输入低电平(bit 0)，第一数据选择器28的输出端与USB接口模块4的负信号输入引脚(即图6中的USB20_BYPASS_IN_DM)电连接；
第三与门27的第一输入端与调试访问接口模块1的配置端(即图6中的swdoen_swj)电连接，第三与门27的第二输入端与触发单元7的输出端电连接，第三与门27的输出端与第二数据选择器29的一个选择端(选择端1)电连接，第二数据选择器29的另一个选择端输入低电平(bit 0)，第二数据选择器29的输出端与USB接口模块4的负信号驱动管脚(即图6中的USB20_BYPASS_DRV_DM)电连接；
其中，dap中的swdoen_swj根据协议控制数据传输的流向等相关信息，具体时间原理属于本领域的成熟技术，因此此处就不再赘述。
第一数据选择器28和的控制端和第二数据选择器29的控制端均与触发单元7的输出端电连接。
第二数据输入单元23包括第三数据选择器30、第四数据选择器31、第一驱动单元32和第二驱动单元33；
第三数据选择器30的一个选择端(选择端1)与负信号输入管脚(即图6中的USB20_BYPASS_IN_DM)电连接，第三数据选择器30的输出端与第一驱动单元32的第一输入端电连接，第一驱动单元32的第二输入端与负信号驱动管脚(即图6中的USB20_BYPASS_DRV_DM)电连接，第一驱动单元32的输出端与数据负信号管脚DM(即图6中的PAD_USB20_DM_3P3)电连接；
第四数据选择器31的一个选择端(选择端1)与USB接口模块4的正信号输入管脚(即图6中的USB20_BYPASS_IN_DP)电连接，第四数据选择器31的输出端与第一驱动单元32的第一输入端电连接，第二驱动单元33的第二输入端与USB接口模块4的正信号驱动管脚(即图6中的USB20_BYPASS_DRV_DP)电连接，第二驱动单元33的输出端与测试时钟管脚TCK电连接。
其中，USB20_BYPASS_DRV_DP和USB20_BYPASS_IN_DP均与bit 0控制输入低电平。
其中，USB接口模块4还包括配置单元34(即图6中FS PHY)；
配置单元34分别与第三数据选择器30的另一个选择端和第四数据选择器31的另一个选择端电连接；
第三数据选择器30的控制端和第四数据选择器31的控制端均与USB接口模块4的配置管脚(即图6中的USB20_BYPASS_FS)电连接，配置管脚与触发单元7的输出端电连接；
配置单元34用于在第一切换电路3与调试访问接口模块1处于之间连接且处于非选通状态时，输出第一配置信号以控制USB接口模块4的数据正信号管脚DP和数据负信号管脚DM正常输出对应的数据信号。
第二数据输出单元24包括第三驱动单元；
第三驱动单元的输入端与数据负信号管脚DM(即图6中的PAD_USB20_DM_3P3)电连接，第三驱动单元的输出端与USB接口模块4的负信号输出管脚(即图6中的USB20_BYPASS_OUT_DM)电连接；
第一数据输入单元21包括第四与门；
第四与门的第一输入端与触发单元7的输出端电连接，第四与门的第二输入端与触发单元7的输出端电连接，第四与门的第三输入端与第三驱动单元的输出端电连接；
第一切换电路3还包括第五数据选择器35，第五数据选择器35的控制端与触发单元7的输出端电连接，第五数据选择器35的一个选择端(选择端1)与JTAG模块的测试模式选择管脚TMS电连接，第五数据选择器35的另一个选择端(选择端0)与第四与门的输出端电连接，第五数据选择器35的输出端与调试访问接口模块1的TMS端电连接。
时钟输出单元25包括第四驱动单元，第四驱动单元的输入端与数据正信号管脚DP(即图6中的USB20_BYPASS_OUT_DM)电连接，第四驱动单元的输出端与USB接口模块4的正信号输出管脚电连接；
时钟输入单元22包括第五与门，第五与门的第一输入端与触发单元7的输出端电连接，第五与门的第二输入端与触发单元7的输出端电连接，第五与门的第三输入端与正信号输出管脚电连接；
第一切换电路3还包括第六数据选择器36，第六数据选择器36的一个选择端(选择端0)与JTAG模块的测试时钟管脚TCK电连接，第六数据选择器36的另一个选择端(选择端1)与第五与门的输出端电连接，第六数据选择器36的输出端与调试访问接口模块1的TCK端电连接，第六数据选择器36的控制端与触发单元7的输出端电连接。
另外，图6中的MTCK和MTMS分别为芯片中JTAG模块的两个pad(对应测试模式选择管脚TMS和测试时钟管脚TCK)，在芯片处于正常运行状态时(即为发生预设异常情况时)，dap通过输入输出控制模块实现与测试模式选择管脚TMS和测试时钟管脚TCK这两个pad(焊盘)的这一路选通。芯片中的各种数据集中存储在system data(数据存储模块)中，dap通过与该数据存储模块获取待调试数据。
本实施例中，通过在芯片中增设触发模块和第一切换电路，在原有的USB接口模块中增设第二切换电路，当该触发模块检测到芯片中发生应用子系统挂死等异常问题时，自动控制切换电路进行切换以与调试访问接口模块dap建立电连接；或根据预设的配置信息控制切换电路进行切换以与调试访问接口模块dap建立电连接，即通过复用USB的type-c接口，实现芯片的USB PIN转SWJ(JTAG)的方案，达到USB PIN转成SWJ(JTAG)功能，即直接采用芯片的USB接口模块通过转接板与TRACE32等调试工具连接进行调试以完成测试，避免了需要拆机以及重新焊接JTAG等操作，在不破坏硬件结构的前提下，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求；另外，无需芯片内预留专用接口资源，也降低了芯片的硬件要求。
实施例3
本实施例的芯片包括实施例1或实施例2中的芯片的调试组件，本实施例的芯片包括但不限于SoC(系统级芯片)。
本实施例中系统级芯片中设置有上述的调试组件，实现能够自动控制切换电路进行切换以与调试访问接口模块dap建立电连接；或根据预设的配置信息控制切换电路进行切换以与调试访问接口模块dap建立电连接，即通过复用USB口，实现芯片的USB PIN转SWJ(JTAG)的方案，达到USB PIN转成SWJ(JTAG)功能，直接采用芯片的USB接口模块通过转接板与TRACE32等调试工具连接进行调试以完成测试，避免了需要拆机以及重新焊接JTAG等操作，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求。
实施例4
如图7所示，本实施例的芯片的调试系统包括实施例1或实施例2中的芯片的调试组件，还包括调试工具37和上位机38；其中，调试工具37包括但不限于TRACE32。
调试工具37分别与调试组件的USB接口模块和上位机38通信连接；
调试工具37用于对目标输出管脚输出的待调试数据进行调试处理，并将处理后的数据输出至上位机38进行处理以生成调试结果。
本实施例的调试系统还包括接口转换模块39，接口转换模块39的输入接口与USB接口模块通信连接，接口转换模块39的输出接口与调试工具37通信连接；
接口转换模块39用于对待调试数据进行数据格式转换处理，以解决调试工具37的接口为非USB接口时无法直接与芯片的USB接口模块直接连接的情况。
其中，接口转换模块39的输入接口为USB接口，接口转换模块39的输出接口为JTAG接口。
本实施例中的调试系统直接采用芯片的USB接口模块通过转接板(即接口转换模块)与TRACE32等调试工具连接进行调试以完成测试，无需拆机以及重新焊接JTAG等操作，简化了调试流程，有效地提升了芯片的调试效率，满足了更高的测试需求。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (18)

1.一种芯片的调试组件，其特征在于，所述调试组件包括调试访问接口模块、触发模块、第一切换电路和USB接口模块，所述USB接口模块包括第二切换电路；
所述第一切换电路分别与所述第二切换电路和所述触发模块电连接，所述第一切换电路与所述调试访问接口模块之间连接且处于非选通状态；
所述触发模块用于根据触发条件生成触发指令并根据所述触发指令控制所述第一切换电路执行切换操作，以使得所述第一切换电路与所述调试访问接口模块之间选通；
所述调试访问接口模块用于从所述芯片的应用子系统中获取待调试数据，并依次通过所述第一切换电路、所述第二切换电路传输至所述USB接口模块的目标输出管脚；
其中，所述目标输出管脚与所述芯片中JTAG模块的调试管脚相对应。
2.如权利要求1所述的芯片的调试组件，其特征在于，所述目标输出管脚包括数据正信号管脚DP和数据负信号管脚DM；
所述调试管脚包括测试模式选择管脚TMS和测试时钟管脚TCK；
其中，所述数据正信号管脚DP与所述测试时钟管脚TCK相对应；
所述数据负信号管脚DM与所述测试模式选择管脚TMS相对应。
3.如权利要求2所述的芯片的调试组件，其特征在于，所述触发条件包括预先设置的配置信息，或表征所述芯片中发生预设异常情况的异常信号。
4.如权利要求3所述的芯片的调试组件，其特征在于，所述预设异常情况包括所述芯片中的所述应用子系统发生挂死。
5.如权利要求3所述的芯片的调试组件，其特征在于，所述触发模块包括控制单元和触发单元；
所述触发单元分别与所述控制单元和所述第一切换电路电连接；
所述控制单元用于根据所述触发条件生成所述触发指令以控制所述触发单元输出电平控制信号并发送至所述第一切换电路；
所述第一切换电路用于根据所述电平控制信号进行电路切换。
6.如权利要求5所述的芯片的调试组件，其特征在于，所述触发单元包括第一触发子单元、第二触发子单元和第三触发子单元；
所述控制单元用于根据预先设置的所述配置信息控制所述第一触发子单元、所述第二触发子单元和所述第三触发子单元分别输出对应的电平信号并发送至所述第一切换电路；
所述第一切换电路用于根据各个所述电平信号进行电路切换。
7.如权利要求6所述的芯片的调试组件，其特征在于，所述第一触发子单元包括第一片选单元，所述第一片选单元分别所述控制单元和所述第一切换电路电连接；
所述第二触发子单元包括第二片选单元，所述第二片选单元分别所述控制单元和所述第一切换电路电连接；
所述第三触发子单元包括第三片选单元，所述第三片选单元分别所述控制单元和所述第一切换电路电连接；
所述控制单元用于根据预先设置的所述配置信息控制所述第一片选单元、所述第二片选单元和所述第三片选单元均输出高电平至对应的所述第一切换电路。
8.如权利要求5所述的芯片的调试组件，其特征在于，所述触发单元包括第四触发子单元；
所述第四触发子单元用于检测所述触发条件，并在所述触发条件为表征所述芯片中发生预设异常情况的异常信号时生成电平信号并发送至所述第一切换电路；
所述第一切换电路用于根据所述电平信号进行电路切换。
9.如权利要求8所述的芯片的调试组件，其特征在于，所述第四触发子单元包括异常检测单元和第一与门，所述第一与门的第一输入端与所述控制单元电连接，所述第一与门的第二输入端与所述异常检测单元电连接，所述第一与门的输出端与所述第一切换电路电连接；
所述异常检测单元用于在所述触发条件为表征所述芯片中发生预设异常情况的异常信号时输出高电平；
所述控制单元用于在检测到所述异常检测单元输出高电平时，输出高电平至所述第一与门的第一输入端以使得所述第一与门输出高电平至所述第一切换电路。
10.如权利要求7或9所述的芯片的调试组件，其特征在于，所述第一切换电路包括第一数据输出单元、第一数据输入单元和时钟输入单元；
所述第二切换电路包括第二数据输入单元、第二数据输出单元和时钟输出单元；
所述第一数据输出单元的输入端与所述调试访问接口模块的数据输出端电连接，所述第一数据输出单元的输出端与所述第二数据输入单元的输入端电连接，所述第二数据输入单元的输出端与所述数据负信号管脚DM电连接；
所述第二数据输出单元的输入端与所述数据负信号管脚DM电连接，所述第二数据输出单元的输出端与所述第一数据输入单元的输入端电连接，所述第二数据输入单元的输出端与所述调试访问接口模块的TMS端电连接；
所述时钟输出单元的输入端与所述数据正信号管脚DP电连接，所述时钟输出单元的输出端与所述时钟输入单元的输入端电连接，所述时钟输入单元的输出端与所述调试访问接口模块的TCK端电连接。
11.如权利要求10所述的芯片的调试组件，其特征在于，所述第一数据输出单元包括第二与门、第三与门、第一数据选择器和第二数据选择器；
所述第二与门的第一输入端与所述调试访问接口模块的数据输出端电连接，所述第二与门的第二输入端分别与所述触发单元的输出端电连接，所述第二与门的输出端与所述第一数据选择器的一个选择端电连接，所述第一数据选择器的另一个选择端输入低电平，所述第一数据选择器的输出端与所述USB接口模块的负信号输入引脚电连接；
所述第三与门的第一输入端与所述调试访问接口模块的配置端电连接，所述第三与门的第二输入端与所述触发单元的输出端电连接，所述第三与门的输出端与所述第二数据选择器的一个选择端电连接，所述第二数据选择器的另一个选择端输入低电平，所述第二数据选择器的输出端与所述USB接口模块的负信号驱动管脚电连接；
所述第一数据选择器和的控制端和所述第二数据选择器的控制端均与所述触发单元的输出端电连接。
12.如权利要求11所述的芯片的调试组件，其特征在于，所述第二数据输入单元包括第三数据选择器、第四数据选择器、第一驱动单元和第二驱动单元；
所述第三数据选择器的一个选择端与所述负信号输入管脚电连接，所述第三数据选择器的输出端与所述第一驱动单元的第一输入端电连接，所述第一驱动单元的第二输入端与所述负信号驱动管脚电连接，所述第一驱动单元的输出端与所述数据负信号管脚DM电连接；
所述第四数据选择器的一个选择端与所述USB接口模块的正信号输入管脚电连接，所述第四数据选择器的输出端与所述第一驱动单元的第一输入端电连接，所述第二驱动单元的第二输入端与所述USB接口模块的正信号驱动管脚电连接，所述第二驱动单元的输出端与所述测试时钟管脚TCK电连接。
13.如权利要求12所述的芯片的调试组件，其特征在于，所述第二数据输出单元包括第三驱动单元；
所述第三驱动单元的输入端与所述数据负信号管脚DM电连接，所述第三驱动单元的输出端与所述USB接口模块的负信号输出管脚电连接；
所述第一数据输入单元包括第四与门；
所述第四与门的第一输入端与所述触发单元的输出端电连接，所述第四与门的第二输入端与所述触发单元的输出端电连接，所述第四与门的第三输入端与所述第三驱动单元的输出端电连接；
所述第一切换电路还包括第五数据选择器；
所述第五数据选择器的控制端与所述触发单元的输出端电连接，所述第五数据选择器的一个选择端与所述JTAG模块的所述测试模式选择管脚TMS电连接，所述第五数据选择器的另一个选择端与所述第四与门的输出端电连接，所述第五数据选择器的输出端与所述调试访问接口模块的TMS端电连接。
14.如权利要求12所述的芯片的调试组件，其特征在于，所述时钟输出单元包括第四驱动单元；
所述第四驱动单元的输入端与所述数据正信号管脚DP电连接，所述第四驱动单元的输出端与所述USB接口模块的正信号输出管脚电连接；
所述时钟输入单元包括第五与门；
所述第五与门的第一输入端与所述触发单元的输出端电连接，所述第五与门的第二输入端与所述触发单元的输出端电连接，所述第五与门的第三输入端与所述正信号输出管脚电连接；
所述第一切换电路还包括第六数据选择器；
所述第六数据选择器的一个选择端与所述JTAG模块的所述测试时钟管脚TCK电连接，所述第六数据选择器的另一个选择端与所述第五与门的输出端电连接，所述第六数据选择器的输出端与所述调试访问接口模块的TCK端电连接，所述第六数据选择器的控制端与所述触发单元的输出端电连接。
15.如权利要求12所述的芯片的调试组件，其特征在于，所述USB接口模块还包括配置单元；
所述配置单元分别与所述第三数据选择器的另一个选择端和所述第四数据选择器的另一个选择端电连接；
所述第三数据选择器的控制端和所述第四数据选择器的控制端均与所述USB接口模块的配置管脚电连接，所述配置管脚与所述触发单元的输出端电连接；
所述配置单元用于在所述第一切换电路与所述调试访问接口模块处于之间连接且处于非选通状态时，输出第一配置信号以控制所述USB接口模块的所述数据正信号管脚DP和所述数据负信号管脚DM正常输出对应的数据信号。
16.一种芯片，其特征在于，所述芯片包括权利要求1-15中任一项所述的芯片的调试组件。
17.一种芯片的调试系统，其特征在于，所述调试系统包括权利要求1-15中任一项所述的芯片的调试组件，所述调试系统还包括调试工具和上位机；
所述调试工具分别与所述调试组件的所述USB接口模块和所述上位机通信连接；
所述调试工具用于对所述目标输出管脚输出的所述待调试数据进行调试处理，并将处理后的数据输出至所述上位机进行处理以生成调试结果。
18.如权利要求17所述的芯片的调试系统，其特征在于，所述调试系统还包括接口转换模块；
所述接口转换模块的输入接口与所述USB接口模块通信连接，所述接口转换模块的输出接口与所述调试工具通信连接；
所述接口转换模块用于对所述待调试数据进行数据格式转换处理；
其中，所述接口转换模块的输入接口为USB接口，所述接口转换模块的输出接口为JTAG接口。
CN202011023242.4A 2020-09-25 2020-09-25 芯片及其调试组件、调试系统 Active CN112162894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011023242.4A CN112162894B (zh) 2020-09-25 2020-09-25 芯片及其调试组件、调试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011023242.4A CN112162894B (zh) 2020-09-25 2020-09-25 芯片及其调试组件、调试系统

Publications (2)

Publication Number Publication Date
CN112162894A CN112162894A (zh) 2021-01-01
CN112162894B true CN112162894B (zh) 2022-06-21

Family

ID=73863894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011023242.4A Active CN112162894B (zh) 2020-09-25 2020-09-25 芯片及其调试组件、调试系统

Country Status (1)

Country Link
CN (1) CN112162894B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988495B (zh) * 2021-03-11 2022-06-21 广州安凯微电子股份有限公司 一种soc芯片复用管脚的多功能测试方法、装置及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842615A (zh) * 2015-01-14 2016-08-10 扬智科技股份有限公司 可于异常状态下进行调试的系统芯片及其调试方法
CN108226764A (zh) * 2017-12-20 2018-06-29 北京松果电子有限公司 调试装置及调试方法
CN108475227A (zh) * 2016-03-31 2018-08-31 华为技术有限公司 测试功能组件及数据调试方法
CN108496158A (zh) * 2017-01-19 2018-09-04 华为技术有限公司 终端、调试系统和调试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105842615A (zh) * 2015-01-14 2016-08-10 扬智科技股份有限公司 可于异常状态下进行调试的系统芯片及其调试方法
CN108475227A (zh) * 2016-03-31 2018-08-31 华为技术有限公司 测试功能组件及数据调试方法
CN108496158A (zh) * 2017-01-19 2018-09-04 华为技术有限公司 终端、调试系统和调试方法
CN108226764A (zh) * 2017-12-20 2018-06-29 北京松果电子有限公司 调试装置及调试方法

Also Published As

Publication number Publication date
CN112162894A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN108519938B (zh) 存储芯片兼容性测试方法、系统和测试主机
CN108475227B (zh) 测试功能组件及数据调试方法
JPH10187477A (ja) テストアクセスポート制御器及びそれを用いた有効な通信方法
JPH10253719A (ja) Ｔａｐコントローラを有する集積回路
JP2013078115A (ja) 下位互換性を有するインタフェースおよび方法
CN101582688A (zh) 一种fpga加载模式的动态配置电路
CN111045930A (zh) 一种光模块代码下载调试的方法和系统
CN112162894B (zh) 芯片及其调试组件、调试系统
WO2020087956A1 (zh) 抓取NVME硬盘trace的方法、装置、设备及系统
US20030120970A1 (en) Method and apparatus for debugging an electronic product using an internal I/O port
CN111008102A (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
CN109446002B (zh) 一种用于服务器抓取sata硬盘的治具板、系统及方法
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
CN108681497B (zh) 一种cpci总线测试装置及方法
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN109885437A (zh) 基板管理控制器bmc、终端及上电状态诊断组件、方法
CN115658398A (zh) 硬盘接口通道测试装置及其测试方法
CN106406154B (zh) 侦错系统及其控制方法
CN114578211A (zh) 一种PCIe总线接口电路的自动测试方法和装置
CN107193705B (zh) 一种芯片调试方法及装置
CN113608935B (zh) 一种测试网卡的方法、系统、设备及介质
CN113742157B (zh) 服务器主板监测方法
CN219871510U (zh) 一种电池包的测试装置
US12085612B2 (en) On-chip debugging device and method
CN117520234B (zh) Type-C接口外接设备自动识别电路及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant