CN112130062A - 毛刺信号检测结构及检测方法、安全芯片和电子卡 - Google Patents

Abstract

本发明公开了一种毛刺信号检测结构，包括控制单元和检测单元，检测单元包括依次级联的采样电路、捕获电路和输出电路，其中：采样电路，包括两路具有不同电压释放速度的串联电阻组，用于采集毛刺原始信号，并将毛刺原始信号分级；捕获电路，包括转接开关组以及与转接开关组连接的比较器，用于根据控制单元产生的控制信号接通或断开毛刺原始信号的分级电压，以捕获毛刺存在信号；输出电路，包括或门、反相器和触发器，用于根据毛刺存在信号输出检测结果；控制单元还用于接收和比较检测结果匹配预测结果，判断是否受到毛刺攻击。本发明可以自动发起攻击而检测包含是否存在毛刺现象，可以及时发现检测电路的工作状态，并采取相应安全措施。

Description

毛刺信号检测结构及检测方法、安全芯片和电子卡

技术领域

本发明涉及一种毛刺信号检测结构及检测方法、安全芯片和电子卡， 属于安全芯片技术领域。

背景技术

随着信息化的不断进步和经济的发展，信息产业得到了长足的进步， 安全芯片在信息社会的各个领域中应用广泛，主要功能包括对用户关键 数据的安全存储、加密、解密以及身份识别等。安全芯片作为信息安全 的核心部件，可以用于实现用户身份识别与关键数据存储等功能，使得 信息安全性大为增强，其应用正日益广泛地融入到国家安全和百姓生活 的方方面面，尤其是与金融相关的应用。

与此同时，针对安全芯片进行的攻击也层出不穷，攻击手段也不断 增多。例如，攻击者可以通过故障攻击，例如毛刺(power glitch)攻击，使 安全芯片工作在非正常状态下，从而导致安全芯片发生错误行为；此时， 攻击者可以利用故障分析技术轻易获取安全芯片中的机密数据。对安全 芯片来讲，除了本身具备高工艺品质制造，还要能防止恶意攻击破解芯 片，以及硬件防篡改检测电路等安全特性。

安全芯片设计是一个比较复杂的系统工程，如何有效侦测安全芯片 是否被攻击，实现和发现对受攻击的安全芯片的检测，提供高稳定性、 高可靠性的安全防护，成为安全芯片亟待解决的技术问题之一。

发明内容

本发明所要解决的首要技术问题在于提供一种毛刺信号检测结 构。

本发明所要解决的另一技术问题在于提供一种毛刺信号检测方 法。

本发明所要解决的另一技术问题在于提供一种包含前述毛刺信号 检测结构的安全芯片。

本发明所要解决的另一技术问题在于提供一种包含前述毛刺信号 检测结构的电子卡。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种毛刺信号检测结构，用 于安全芯片中毛刺信号的检测，其包括控制单元和检测单元，所述检 测单元包括依次级联的采样电路、捕获电路和输出电路，其中：

所述采样电路，包括两路具有不同电压释放速度的串联电阻组， 用于采集毛刺原始信号，并将所述毛刺原始信号分级；

所述捕获电路，包括转接开关组以及与所述转接开关组连接的比 较器，用于根据所述控制单元产生的控制信号接通或断开所述毛刺原 始信号的分级电压，以捕获毛刺存在信号；

所述输出电路，包括或门、反相器和触发器，用于根据所述毛刺 存在信号输出检测结果；

所述控制单元还用于接收和比较所述检测结果匹配预测结果，判 断是否受到毛刺攻击。

其中较优地，所述采集电路中，第一路所述串联电阻组包括多个电 阻，用于产生与接入电路电压相关的下限自检电压、低电压、高电压 和上限自检电压，以提供选择性接入的比较电压；

第二路所述串联电阻组包括多个电阻以及与其中部分电阻并联连 接的电容，所述串联电阻组用于产生与第一路所述串联电阻组具有不 同释放速度的电压，所述部分电阻与所述电容的并联节点提供基准电 压。

其中较优地，所述捕获电路包括两组转换开关组，每一所述转换开 关组包括三路开关，每一路开关输入上限自检电压、下限自检电压、 以及低电压或高电压中的任意一个，每一路开关根据所述控制信号接 通对应所述开关输入的一个；

所述比较器，其一输入端连接所述转接开关组的开关输出信号， 另一输入端连接所述基准电压，输出端根据所述开关输出信号与所述 基准电压的大小输出比较结果；

其中，控制低电压和高电压接通的所述控制信号为8bits。

其中较优地，在所述输出电路中，所述或门的两个输入端分别连接 两个所述比较器的比较结果；

所述反相器将所述或门的输出结果取反后输出；

所述触发器为低电平有效的RS触发器，第一触发器的SN端输入 所述反相器的输出结果，RN端输入清零信号；第二触发器的SN端输 入所述或门的输出结果，RN端输入清零信号；

所述第一触发器的输出结果和所述第二触发器的输出结果各为 1bit数值，由所述第一触发器的输出结果和所述第二触发器的输出结 果的数值共同构成2bits的所述检测结果。

根据本发明实施例的第二方面，提供一种毛刺信号检测方法，用 于安全芯片中毛刺信号的检测，其包括步骤：

通过两路具有不同电压释放速度的串联电阻组，采集毛刺原始信 号，并将所述毛刺原始信号分级；

通过转接开关组以及与所述转接开关组连接的比较器，根据所述 控制单元产生的控制信号接通或断开所述毛刺原始信号的分级电压， 以捕获毛刺存在信号；

通过或门、反相器和触发器，根据所述毛刺存在信号输出检测结 果；

接收和比较所述检测结果匹配预测结果，判断是否受到毛刺攻击。

其中较优地，在通过两路具有不同电压释放速度的串联电阻组，采 集毛刺原始信号，并将所述毛刺原始信号分级的步骤中，包括：

通过第一路所述串联电阻组产生与接入电路电压相关的下限自检 电压、低电压、高电压和上限自检电压，以提供选择性接入的比较电 压；

通过第二路所述串联电阻组产生与所述第一路所述串联电阻组具 有不同释放速度的电压，并通过所述部分电阻与所述电容的并联节点 提供基准电压。

其中较优地，在通过转接开关组以及与所述转接开关组连接的比较 器，根据所述控制单元产生的控制信号接通或断开所述毛刺原始信号 的分级电压，以捕获毛刺存在信号的步骤中，包括：

通过每一所述转换开关组包括的三路开关，以每一路开关输入上 限自检电压、下限自检电压、以及低电压或高电压中的任意一个，每 一路开关根据所述控制信号接通对应所述开关输入的一个；

通过比较器连接所述转接开关组的开关输出信号和基准电压，根 据所述开关输出信号与所述基准电压的大小输出比较结果；

其中，控制低电压和高电压接通的所述控制信号为8bits。

其中较优地，在通过或门、反相器和触发器，根据所述毛刺存在信 号输出检测结果的步骤中，包括：

通过所述反相器将所述或门的输出结果取反后输出；

通过低电平有效的RS触发器，在第一触发器的SN端输入所述反 相器的输出结果，RN端输入清零信号；在第二触发器的SN端输入所 述或门的输出结果，RN端输入清零信号；

所述第一触发器的输出结果和所述第二触发器的输出结果各为 1bit数值，由所述第一触发器的输出结果和所述第二触发器的输出结 果的数值共同构成2bits的所述检测结果。

根据本发明实施例的第三方面，提供一种安全芯片，包括前述毛 刺信号检测结构的安全芯片。

根据本发明实施例的第四方面，提供一种电子卡，包括前述毛刺 信号检测结构的电子卡。

本发明具有以下技术效果：本发明的毛刺信号检测结构、毛刺信号 检测方法以及应用前述毛刺信号检测方法的安全芯片和电子卡，可以 自动发起攻击而检测包含是否存在毛刺现象。这样的主动模拟外部攻 击的检测方式，可以及时发现检测电路的工作状态，从而避免在出现 真实的外部攻击时，检测电路已失效而无法检测，导致芯片或电子卡 的安全问题。

附图说明

图1为本发明实施例提供的毛刺信号检测结构的原理框图；

图2为本发明实施例提供的毛刺信号检测结构的电路原理图；

图3为本发明实施例提供的毛刺信号检测结构的另一种电路原理 图；

图4为本发明实施例提供的毛刺信号检测方法的流程图。

附图标识中：

1-控制单元；

2-检测单元；21-采样电路；22-捕获电路；23-输出电路。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容进行详细具体的 说明。

实施例1：

电源毛刺(power glitch)攻击通过快速改变输入到安全芯片的电源 电压(或地电压)，使得安全芯片的某些电路单元受到影响；继而引起 一个或者多个电路单元进入错误状态，使得安全芯片的处理器跳过或 者根据错误状态实施错误操作，进而暴露安全芯片内隐藏的安全信息。

本实施例提供一种应用于安全芯片的毛刺信号检测结构及检测方 法，通过毛刺信号检测功能，能在供电电源发生毛刺攻击时产生报警 信号。进而，安全芯片可关闭时钟或电源，清除存储器重要信息或做 出一些响应，保证安全芯片的信息安全。

在本实施例中，对安全芯片的供电电源进行毛刺信号检测，当供 电电源上出现高于指定幅度的正向电压或负向电压时，则产生报警 (alarm)信号。

该毛刺信号检测结构用于安全芯片中毛刺信号的检测，如图1所 示为毛刺信号检测结果的原理框图。

该毛刺信号检测结构包括控制单元1和检测单元2，检测单元2 包括依次级联的采样电路21、捕获电路22和输出电路23，其中：采 样电路21，包括两路具有不同电压释放速度的串联电阻组，用于采集 毛刺原始信号，并将毛刺原始信号分级；捕获电路22，包括转接开关 组以及与转接开关组连接的比较器，用于根据控制单元1产生的控制 信号接通或断开毛刺原始信号的分级电压，以捕获毛刺存在信号；输 出电路23，包括或门、反相器和触发器，用于根据毛刺存在信号输出 检测结果；控制单元1还用于接收和比较检测结果匹配预测结果，判 断是否受到毛刺攻击。

毛刺信号可以是电路的输入波形中包括有规律或没有规律的脉冲 信号或尖峰信号。例如，供电电源电压上出现正方向的毛刺信号时的 电压值等于供电电源电压上未出现毛刺信号时的电压值加毛刺信号的 电压值。又例如，供电电源电压上出现负方向的毛刺信号时的电压值 等于供电电源电压上未出现毛刺信号时的电压值减去毛刺信号的电压 值。

如图2所示为毛刺信号检测结构的电路原理图。采集电路中，第 一路串联电阻组包括多个电阻，用于产生与接入电路电压相关的下限 自检电压、低电压、高电压和上限自检电压，以提供选择性接入的比 较电压；第二路串联电阻组包括多个电阻以及与其中部分电阻并联连 接的电容，串联电阻组用于产生与第一路串联电阻组具有不同释放速 度的电压，部分电阻与电容的并联节点提供基准电压。

具体的，在采样电路21中，第一路串联电阻组包括第一电阻R11、 第二电阻R12、第三电阻R13、第四电阻R14和第五电阻R15；第二 路串联电阻组包括第六电阻R21、第七电阻R22、第八电阻R23、第九 电阻R24，第一路串联电阻组和第二路串联电阻组并联连接于供电电 源VDD的负极和正极之间，VDD的负极还同时接地。在第二路串联 电阻组中，第六电阻R21、第七电阻R22还同时与第一电容C1并联。

其中，在第一电阻R11和第二电阻R12之间引出下限自检输出端， 用于输出下限自检电压信号VL_For_test；第二电阻R12和第三电阻 R13之间引出低压输出端，用于输出低电压信号VLD；第三电阻R13 和第四电阻R14之间引出高压输出端，用于输出高电压信号VHD；第 四电阻R14和第五电阻R15之间引出上限自检输出端，用于输出上限 自检电压信号VH_For_test。其中，下限自检电压信号VL_For_test、 低电压信号VLD、高电压信号VHD、上限自检电压信号VH_For_test 的电压值依次增大。

在第二路串联电阻组中，第一电容C1的并联，有效保证基准电压 Vref的电压变化速度慢于左侧第一路各串联电阻分压的输出。如果电 压突然发生瞬间变化，则左侧的第一路串联电阻组的等效电阻的电压 瞬间发生变化，而对于右侧的第二路串联电阻组的等效电阻则缓慢变 化，根据电容特性，如果是放电过程，第一电容C1辅助电压缓慢往下 降；如果是充电过程，则第一电容C1电压缓慢往上升。针对毛刺信号 瞬变的特点(很短时间就产生并消失)，左侧等效电路相对右侧等效电 路是一个瞬变，产生置位和复位，也就是产生一个小的脉冲，代表有 毛刺产生。因此，本实施例通过一路快变化串联电阻组和一路慢变化串联电阻组的对比来获得并确认，对毛刺信号进行快速捕捉。

捕获电路22包括两组转换开关组，每一转换开关组包括三路开 关，每一路开关输入上限自检电压、下限自检电压、以及低电压或高 电压中的任意一个，每一路开关根据控制信号接通对应开关输入的一 个，控制低电压和高电压接通的控制信号为8bits。为便于说明，将两 组转换开关组分别命名为高压转换开关组和低压转换开关组。高压转 换开关组和低压转换开关组均分别包括三路开关，高压转换开关组和 低压转换开关组的三路开关在任意一时刻的状态构成高压状态值或低 压状态值。具体来说，高压转换开关组的三路开关分别连接下限自检 输出端、高压输出端和上限自检输出端，在控制单元1产生的下限自 检使能信号S1、高压使能信号S0和上限自检使能信号S2的控制下， 分别接通或阻断下限自检电压信号VL_For_test、高电压信号VHD和 上限自检电压信号VH_For_test任意一个。类似的，低压转换开关组 的三路开关分别连接下限自检输出端、低压输出端和上限自检输出端， 低压下限自检使能信号S4、低电压信号S3和低压上限自检使能信号 S5，分别接通或阻断下限自检电压信号VL_For_test、低电压信号VLD 和上限自检电压信号VH_For_test任意一个。

比较器，其一输入端连接转接开关组的开关输出信号，另一输入 端连接基准电压，输出端根据开关输出信号与基准电压的大小输出比 较结果。具体的，在比较电路中，包括第一比较器A1和第二比较器 A2，第一比较器A1和第二比较器A2分别对应连接开关电路中高压转 换开关组和低压转换开关组。其中，第一比较器A1的第一输入端连接 开关电路中高压转换开关组的输出端，也即连接开关电路高压转换开 关组的接通的电压信号，第二输入端连接参考电压信号Vref，输出端 输出比较结果。第二比较器A2的第一输入端连接参考电压信号Vref， 第二输入端连接开关电路中低压转换开关组的输出端，也即连接开关电路低压转换开关组的接通的电压信号，输出端输出比较结果。此时， 开关电路中高压转换开关组的输出端输出的信号为高压转换开关组开 关电路接通的电压信号，开关电路中低压转换开关组的输出端输出的 信号为低压转换开关组开关电路接通的电压信号。在比较器中，当同 相输入端(第二端)的电压高于反相输入端(第一端)时，比较器输 出高电平1；反之，则输出低电平0。如果第一电容C1发生充电或放 电，则至少一个比较器输出高电平1，后续的检测结果就是有脉冲(即 毛刺)产生。

在输出电路23中，或门的两个输入端分别连接两个比较器；反相 器将或门的输出结果取反后输出；触发器为低电平有效的RS触发器， 第一触发器的SN端输入反相器的输出结果，RN端输入清零信号；第 二触发器的SN端输入或门的输出结果，RN端输入清零信号；第一触 发器的输出结果和第二触发器的输出结果各为1bit数值，由第一触发 器的输出结果和第二触发器的输出结果的数值共同构成2bits的检测 结果。

具体的，输出电路23中或门的两个输入端分别连接两个比较器的 输出端，接收比较结果，或门的输出端分别通过第一反相器B1、第二 反相器B2和第三反相器B3的组合连接第一触发器、第二触发器。其 中，第二反相器B2和第三反相器B3串联连接，第二反相器B2和第 三反相器B3的等效作用相当于一个缓冲(buffer)，对通过的信号并不 实际起到反相作用。由此，也可用图3所示的毛刺信号检测结构的电 路原理图。

由于或门的第一输入端连接高压转换开关组的输出端，第二输入 端连接低压转换开关组的输出端，可见，只要高压转换开关组或低压 转换开关组任意一为高电平，或门即输出高电平。第一反相器B1的输 出端连接第一触发器的SN端，清零信号clr连接第一触发器的RN端； 第三反相器B3的输出端连接第二触发器的SN端，清零信号clr连接 第二触发器的RN端。通过第一反相器B1、第二反相器B2和第三反 相器B3，其一直接输出或门的结果，另一对或门的结果进行取反，由 第一触发器的输出结果和第二触发器的输出结果的数值共同构成2bits 的检测结果。

在本实施例中，报警信号为两位，高压转换开关组对应高压报警 信号的高位，低压转换开关组对应报警信号的低位。在图2中，第一 触发器的输出结果作为报警信号的高位Pg_out[1]，第一触发器的输出 结果作为报警信号的低位Pg_out[0]，由于第一触发器接入或门输出结 果的取反值，第二触发器的SN端接入或门的直接输出值，可推知 Pg_out1:0]为数值互斥的报警信号。根据控制单元1的预先设置，可将 (2’b01)设置为代表无报警信号产生，其他的00、10、11设置为代 表有报警信号产生。

上述示例的对供电电源进行毛刺信号检测的电路结构，简单、可 靠性高。容易理解的是，该对供电电源进行毛刺信号检测的电路结构 并不限于上述示例，只要能实现相同功能的电路形式均可，这里不做 限定。

相应的，本实施例还提供一种对应于上述电路结构的毛刺信号检 测方法。如图4所示，该用于安全芯片中毛刺信号的检测的毛刺信号 检测方法，包括步骤：

步骤S1)：通过两路具有不同电压释放速度的串联电阻组，采集 毛刺原始信号，并将毛刺原始信号分级。

在该步骤中，通过两路具有不同电压释放速度的串联电阻组，采 集毛刺原始信号，并将毛刺原始信号分级的步骤中，具体包括：

通过第一路串联电阻组产生与接入电路电压相关的下限自检电 压、低电压、高电压和上限自检电压，以提供选择性接入的比较电压；

通过第二路串联电阻组产生与第一路串联电阻组具有不同释放速 度的电压，并通过部分电阻与电容的并联节点提供基准电压。

步骤S2)：通过转接开关组以及与转接开关组连接的比较器，根 据控制单元1产生的控制信号接通或断开毛刺原始信号的分级电压， 以捕获毛刺存在信号。

在该步骤中，通过转接开关组以及与转接开关组连接的比较器， 根据控制单元1产生的控制信号接通或断开毛刺原始信号的分级电 压，以捕获毛刺存在信号的步骤中，具体包括：通过每一转换开关组 包括的三路开关，以每一路开关输入上限自检电压、下限自检电压、 以及低电压或高电压中的任意一个，每一路开关根据控制信号接通对 应开关输入的一个；通过比较器连接转接开关组的开关输出信号和基 准电压，根据开关输出信号与基准电压的大小输出比较结果。

其中，对于超过允许电压幅度的毛刺信号检测，其中的S0用于作 为高电压使能信号，该高电压使能信号为8bit，且仅一种情况为不使 能(disable)，其它情况下均为使能(enable)。S1用于作为下限自检 电压信号，S2用于作为上限自检电压信号。同理，对于低于允许电压 幅度的毛刺信号检测，其中的S3用于作为低电压使能信号，S4用于 作为上限自检电压信号，S5用于下限自检电压信号(self check enable)。控制低电压和高电压接通的控制信号，即高电压使能信号和 低电压使能信号为8bits(位)二进制数值，由于攻击对相邻数位效力 的等同性，设置为8bits的数值的使能信号能极大增加外界攻击难度。

步骤S3)：通过或门、反相器和触发器，根据毛刺存在信号输出 检测结果。

在该步骤中，通过或门、反相器和触发器，根据毛刺存在信号输 出检测结果的步骤中，具体包括：通过反相器将或门的输出结果取反 后输出，当供电电源上出现高于指定幅度的正向电压或负向电压时， 则或门输出为高电平。

通过低电平有效的RS触发器，在第一触发器的SN端输入反相器 的输出结果，RN端输入清零信号；在第二触发器的SN端输入或门的 输出结果，RN端输入清零信号；第一触发器的输出结果和第二触发器 的输出结果各为1bit数值，由第一触发器的输出结果和第二触发器的 输出结果的数值共同构成2bits的检测结果。

在该步骤中，如果有脉冲产生，RS触发器会产生置位或复位。清 零信号clr由控制单元1控制和生产，为方波时序。对于Pg_out[0]的 输出采用两个串联连接的第二反相器B2和第三反相器B3，其等效作 用实质相当于一个缓冲(buffer)，对通过的信号并不实际起到反相作 用。对于对应的RS触发器，低电平有效，SN有一个置位的过程，清 零信号clr给出一个使其正常的初态，通过第一反相器B1、第二反相 器B2和第三反相器B3，其一ALARM_GDEL直接输出或门的结果， 另一ALARM_GDEL_N对或门的结果进行取反，由第一触发器的输出结果和第二触发器的输出结果的数值共同构成2bits的检测结果。

步骤S4)：接收和比较检测结果匹配预测结果，判断是否受到毛 刺攻击。

在本步骤中，输出结果为2bits(位)二进制数值，且当且仅当该 2位二进制数值中的两个有效位的数值为预设的互斥值时，判断为内 部应用电源供电正常。这里，互斥意味着：当该二进制数的其中一有 效位数值为0时，则另一有效位数值为1，二者不能同时为相同的数 值。也就是说，Pg_out[1]、Pg_out[0]为数值互斥的报警信号(alarm signal)其中，01(2’b01)代表无报警信号产生，其他的00、10、11 代表有报警信号产生。

该毛刺信号检测结构及其相应的毛刺信号检测方法，在输出正常 高压时采用8bits使能信号，能有效增加抗攻击能力；而且，还同时增 加了自检电路，支持内部电源自检功能，为自检电路设置2bits的检测 结果，实现内部应用电源供电时是否存在毛刺现象的自检，及时发现 和应对攻击者在芯片掉电的情况下进行的攻击，为进一步保证供电电源通路的安全性，可为安全芯片提供高稳定性、高可靠性的安全防护。

实施例2：

本实施例提供一种包括上述毛刺信号检测结构，并应用上述毛刺 信号检测方法的安全芯片。

该安全芯片可以应用于具有较高的信息安全速度的信息保护的卡 片中，例如可以应用于金融卡等。

实施例3：

本实施例提供一种包括上述安全芯片的电子卡，例如金融卡。该 金融卡可以为银行卡、公交卡或地铁卡等涉及到金融交易的卡片。该 卡片可以为接触式或非接触式。

应该理解的是，该电子卡也可以是指纹卡、门禁卡，或者其他形 式的包含安全芯片的电子卡、电子部件。

本发明的毛刺信号检测结构、毛刺信号检测方法以及应用前述毛 刺信号检测方法的安全芯片和电子卡，可以自动发起攻击而检测包含 是否存在毛刺现象。这样的主动模拟外部攻击的检测方式，可以及时 发现检测电路的工作状态，从而避免在出现真实的外部攻击时，检测 电路已失效而无法检测，导致芯片或电子卡的安全问题。

上面对本发明进行了详细的说明。可以理解，上述实施例中的技 术特征是可以结合的，在此只是为了描述的方便将其分为多个实施例 进行描述。对本领域的一般技术人员而言，在不背离本发明实质内容 的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权 的侵犯，将承担相应的法律责任。

Claims (10)

1.一种毛刺信号检测结构，用于安全芯片中毛刺信号的检测，其特征在于包括控制单元和检测单元，所述检测单元包括依次级联的采样电路、捕获电路和输出电路，其中：

所述采样电路，包括两路具有不同电压释放速度的串联电阻组，用于采集毛刺原始信号，并将所述毛刺原始信号分级；

所述捕获电路，包括转接开关组以及与所述转接开关组连接的比较器，用于根据所述控制单元产生的控制信号接通或断开所述毛刺原始信号的分级电压，以捕获毛刺存在信号；

所述输出电路，包括或门、反相器和触发器，用于根据所述毛刺存在信号输出检测结果；

所述控制单元还用于接收和比较所述检测结果匹配预测结果，判断是否受到毛刺攻击。

2.如权利要求1所述的毛刺信号检测结构，其特征在于：所述采集电路中，第一路所述串联电阻组包括多个电阻，用于产生与接入电路电压相关的下限自检电压、低电压、高电压和上限自检电压，以提供选择性接入的比较电压；

第二路所述串联电阻组包括多个电阻以及与其中部分电阻并联连接的电容，所述串联电阻组用于产生与第一路所述串联电阻组具有不同释放速度的电压，所述部分电阻与所述电容的并联节点提供基准电压。

3.如权利要求2所述的毛刺信号检测结构，其特征在于：所述捕获电路包括两组转换开关组，每一所述转换开关组包括三路开关，每一路开关输入上限自检电压、下限自检电压、以及低电压或高电压中的任意一个，每一路开关根据所述控制信号接通对应所述开关输入的一个；

所述比较器，其一输入端连接所述转接开关组的开关输出信号，另一输入端连接所述基准电压，输出端根据所述开关输出信号与所述基准电压的大小输出比较结果；

其中，控制低电压和高电压接通的所述控制信号为8bits。

4.如权利要求3所述的毛刺信号检测结构，其特征在于：在所述输出电路中，所述或门的两个输入端分别连接两个所述比较器的输出端，用于接收比较结果；

所述反相器将所述或门的输出结果取反后输出；

所述触发器为低电平有效的RS触发器，第一触发器的SN端输入所述反相器的输出结果，RN端输入清零信号；第二触发器的SN端输入所述或门的输出结果，RN端输入清零信号；

所述第一触发器的输出结果和所述第二触发器的输出结果各为1bit数值，由所述第一触发器的输出结果和所述第二触发器的输出结果的数值共同构成2bits的所述检测结果。

5.一种毛刺信号检测方法，用于安全芯片中毛刺信号的检测，其特征在于包括如下步骤：

通过两路具有不同电压释放速度的串联电阻组，采集毛刺原始信号，并将所述毛刺原始信号分级；

通过转接开关组以及与所述转接开关组连接的比较器，根据所述控制单元产生的控制信号接通或断开所述毛刺原始信号的分级电压，以捕获毛刺存在信号；

通过或门、反相器和触发器，根据所述毛刺存在信号输出检测结果；

接收和比较所述检测结果匹配预测结果，判断是否受到毛刺攻击。

6.如权利要求5所述的毛刺信号检测方法，其特征在于：在通过两路具有不同电压释放速度的串联电阻组，采集毛刺原始信号，并将所述毛刺原始信号分级的步骤中，包括：

通过第一路所述串联电阻组产生与接入电路电压相关的下限自检电压、低电压、高电压和上限自检电压，以提供选择性接入的比较电压；

通过第二路所述串联电阻组产生与所述第一路所述串联电阻组具有不同释放速度的电压，并通过所述部分电阻与所述电容的并联节点提供基准电压。

7.如权利要求6所述的毛刺信号检测方法，其特征在于：在通过转接开关组以及与所述转接开关组连接的比较器，根据所述控制单元产生的控制信号接通或断开所述毛刺原始信号的分级电压，以捕获毛刺存在信号的步骤中，包括：

通过每一所述转换开关组包括的三路开关，以每一路开关输入上限自检电压、下限自检电压、以及低电压或高电压中的任意一个，每一路开关根据所述控制信号接通对应所述开关输入的一个；

通过比较器连接所述转接开关组的开关输出信号和基准电压，根据所述开关输出信号与所述基准电压的大小输出比较结果；

其中，控制低电压和高电压接通的所述控制信号为8bits。

8.如权利要求7所述的毛刺信号检测方法，其特征在于：在通过或门、反相器和触发器，根据所述毛刺存在信号输出检测结果的步骤中，包括：

通过所述反相器将所述或门的输出结果取反后输出；

通过低电平有效的RS触发器，在第一触发器的SN端输入所述反相器的输出结果，RN端输入清零信号；在第二触发器的SN端输入所述或门的输出结果，RN端输入清零信号；

所述第一触发器的输出结果和所述第二触发器的输出结果各为1bit数值，由所述第一触发器的输出结果和所述第二触发器的输出结果的数值共同构成2bits的所述检测结果。

9.一种安全芯片，其特征在于包括权利要求1～4中任意一项所述的毛刺信号检测结构。

10.一种电子卡，其特征在于包括权利要求9所述的安全芯片。

Images