CN112068904A - 一种芯片boot运行方法、装置及相关组件 - Google Patents
一种芯片boot运行方法、装置及相关组件 Download PDFInfo
- Publication number
- CN112068904A CN112068904A CN202011033813.2A CN202011033813A CN112068904A CN 112068904 A CN112068904 A CN 112068904A CN 202011033813 A CN202011033813 A CN 202011033813A CN 112068904 A CN112068904 A CN 112068904A
- Authority
- CN
- China
- Prior art keywords
- chip
- ram
- boot
- address space
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开了一种芯片boot运行方法,包括将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,片内寄存器用于指示主机系统通过地址空间下载到片内RAM中的boot映像的下载状态;当下载状态为完成,触发片内CPU复位,以便片内CPU读取并执行片内RAM中的boot映像。本申请不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强。本申请还公开了一种芯片boot运行装置、电子设备及计算机可读存储介质,具有以上有益效果。
Description
技术领域
本申请涉及芯片开发领域,特别涉及一种芯片boot运行方法、装置及相关组件。
背景技术
在SOC芯片设计中,必须要充分考虑SOC芯片的boot方案,boot是SOC芯片上电后的第一个运行阶段,其主要功能是初始化SOC芯片的一些模块,为SOC芯片上电boot之后阶段的运行做好准备,另外,SOC芯片的安全机制也由boot方案来决定。因此boot的成功运行与否决定了SOC芯片后续阶段能否顺利进行。
目前业界的主流做法是在SOC芯片中专门设计一块片上ROM,此片上ROM空间专门用于储存SOC芯片的boot映像,也被称为BootROM。但是芯片流片之后,BootROM就不能再被修改,而芯片流片的资金成本和时间成本相当昂贵。所以在芯片流片之前,必须要对BootROM进行充分全面的验证,以确保其正确性。如果在流片之后,其出现错误,导致芯片不能成功boot,会带来巨大的资金和时间的损失,从而甚至会导致此芯片项目失败。
因此,如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种芯片boot运行方法、装置、电子设备及计算机可读存储介质,不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强。
为解决上述技术问题,本申请提供了一种芯片boot运行方法,包括:
将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,所述片内寄存器用于指示所述主机系统通过所述地址空间下载到所述片内RAM中的boot映像的下载状态;
当所述下载状态为完成,触发片内CPU复位,以便所述片内CPU读取并执行所述片内RAM中的boot映像。
优选的,所述将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间的过程具体包括:
当芯片处于复位状态,通过PCIE接口将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间。
优选的,该芯片boot运行方法还包括:
对所述片内CPU写入所述片内RAM中的数据进行加密;
对所述片内CPU读取的所述片内RAM中的数据进行解密。
优选的,该芯片boot运行方法还包括:
设置密钥,其中,所述密钥用于所述主机系统对写入到RAM上的boot映像执行加密操作,所述密钥还用于所述芯片对接收到的boot映像执行解密操作。
优选的,该芯片boot运行方法还包括:
通过efuse存储所述密钥。
优选的,所述片内CPU读取并执行所述片内RAM中的boot映像的过程具体包括:
当所述片内CPU读取的所述片内RAM中的boot映像合法,所述片内CPU执行所述片内RAM中的boot映像。
优选的,所述芯片为SOC芯片。
为解决上述技术问题,本申请还提供了一种芯片,包括:
映射装置,用于将所述片内RAM在总线上的地址空间及所述片内寄存器分别对应映射到所述主机系统的地址空间;
片内RAM,用于存储所述主机系统下载的boot映像,所述片内RAM在总线上的地址空间的首地址为芯片的片内CPU复位后读取首条指令的地址;
片内寄存器,用于指示所述boot映像的下载状态;
所述片内CPU,用于当所述下载状态为完成,触发复位操作,从所述片内RAM读取并执行所述boot映象。
优选的,该芯片还包括:
设于所述片内RAM和所述片内CPU之间的安全装置,用于对所述片内CPU和所述片内RAM之间的传输数据进行加密操作或解密操作。
为解决上述技术问题,本申请还提供了一种芯片boot运行装置,包括:
映射模块,用于将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,所述片内寄存器用于指示所述主机系统通过所述地址空间下载到所述片内RAM中的boot映像的下载状态;
执行模块,用于当所述下载状态为完成,触发片内CPU复位,以便所述片内CPU读取并执行所述片内RAM中的boot映像。
本申请提供了一种芯片boot运行方法,不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,把芯片中的片内RAM和寄存器映射到主机系统的地址空间,使主机系统能够直接对SOC芯片的片内RAM和寄存器进行读写操作,以便boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强,由主机系统直接把芯片的boot映像通过映射的地址空间下载到其片内RAM中,下载完成后,芯片的CPU从片内RAM中开始读取指令执行,从而达到芯片boot的目的。本申请还提供了一种芯片boot运行装置、电子设备及计算机可读存储介质,具有和上述芯片boot运行方法相同的有益效果。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种芯片boot运行方法的步骤流程图;
图2为本申请所提供的一种芯片boot运行系统的结构示意图;
图3为本申请所提供的一种芯片boot运行装置的结构示意图。
具体实施方式
本申请的核心是提供一种芯片boot运行方法、装置、电子设备及计算机可读存储介质,不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参照图1,图1为本申请所提供的一种芯片boot运行方法的步骤流程图,该芯片boot运行方法包括:
S101:将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,片内寄存器用于指示主机系统通过地址空间下载到片内RAM中的boot映像的下载状态;
具体的,本实施例中的芯片可以为SOC(System On Chip,片上系统)芯片,当然,也可以为其他与主机系统进行交互的芯片。为便于理解,下文以SOC芯片为例进行说明。
在执行S101之前,通过SOC芯片所选用的CPU的类型来确定片内RAM(RandomAccess Memory,随机存储器)在总线上所需要分配的地址空间,以ARM CPU来举例,其默认复位地址为0,所以片内RAM在总线上分配的起始地址为0,结束地址即为片内RAM大小的数值。
进一步的,在SOC芯片设计中,需要设计一个专用的片内寄存器,其缺省初始值用于表示由主机下载到片内RAM中的boot映像未下载完成的状态,而在主机系统下载到片内RAM中的boot映像下载完成后,主机系统会在此片内寄存器中写入一个值,此值用于表示boot映像下载完成。而在SOC芯片的上电复位逻辑中,SOC芯片会根据此值触发CPU复位开始从片内RAM读取boot映像,并执行。
可以理解的是,在某些芯片应用场景中,具备PCIe(Peripheral ComponentInterconnect express,高速串行计算机扩展总线标准)接口的SOC芯片,会作为一个子系统通过PCIe接口(例如PCIe板卡插槽)与主机系统连接。而PCIe接口技术具备地址空间映射功能。在SOC芯片设计中,需要把PCIe模块的复位缺省状态设置为一种特定的状态,在此状态下,当SOC芯片上电复位的过程中,当PCIe复位进行时,PCIe模块通过与主机系统的PCIe接口连接,把上述RAM地址空间和寄存器分别映射到主机系统地址空间中的某两段地址空间,通过此地址空间,主机系统可以在主机端直接对片内RAM和片内寄存器进行读写操作,以便boot映像可以根据芯片在不同的实际应用场景随时进行针对性的修改,灵活性强。
S102:当下载状态为完成,触发片内CPU复位,以便片内CPU读取并执行片内RAM中的boot映像。
具体的,当S101的映射操作完成后,主机系统通过映射的地址空间将SOC芯片的boot映像下载到片内RAM中,下载完成后,更新片内寄存器的值,当SOC芯片检测到该片内寄存器的值为下载完成对应的值,则触发SOC芯片的CPU复位,从片内RAM中开始读取boot映像并执行,从而达到SOC芯片boot的目的。
可见,本实施例不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,把芯片中的片内RAM和寄存器映射到主机系统的地址空间,使主机系统能够直接对SOC芯片的片内RAM和寄存器进行读写操作,以便boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强,由主机系统直接把芯片的boot映像通过映射的地址空间下载到其片内RAM中,下载完成后,芯片的CPU从片内RAM中开始读取指令执行,从而达到芯片boot的目的。
在上述实施例的基础上:
作为一种优选的实施例,该芯片boot运行方法还包括:
对片内CPU写入片内RAM中的数据进行加密;
对片内CPU读取的片内RAM中的数据进行解密。
具体的,参照图2所示,在SOC芯片的CPU与总线之间本申请设置了一个安全模块,此安全模块的作用对象为片内RAM。CPU从片内RAM中读取数据后,数据在到达CPU之前,此数据会被安全模块先解密,然后再送达CPU,而CPU在写数据到片内RAM中时,此数据会先由安全模块加密后,再写入片内RAM。采用本实施例的方案,一方面可以防止非法的boot映像入侵此SOC芯片,另一方面可以防止boot映像被窃取后,被破解,为了提高芯片的运行效率,作为一种优选的实施例,安全模块可使用stream cipher算法IP,block cipher算法IP等。
作为一种优选的实施例,该芯片boot运行方法还包括:
设置密钥,其中,密钥用于主机系统对写入到RAM上的boot映像执行加密操作,密钥还用于芯片对接收到的boot映像执行解密操作。
作为一种优选的实施例,该芯片boot运行方法还包括:
通过efuse存储密钥。
具体的,在上述实施例的基础上,SOC芯片还包括一组电子熔断器efuse,此efuse用来储存安全模块的密钥,在主机系统中,由此密钥来加密用于SOC芯片的boot映像,而在SOC芯片中,安全模块用此密钥来解密加密过的boot映像。密钥在SOC芯片生产阶段由机台写入efuse,密钥则是由此安全模块的密钥生成工具来生成。
作为一种优选的实施例,片内CPU读取并执行片内RAM中的boot映像的过程具体包括:
当片内CPU读取的片内RAM中的boot映像合法,片内CPU执行片内RAM中的boot映像。
具体的,本实施例中的数据合法具体指片内RAM的数据可以通过密钥正常解密。
具体的,在主机系统中,将用于下载的SOC芯片的boot映像由安全模块的密钥进行加密,在SOC芯片上电之后,SOC芯片的片内RAM和片内寄存器由PCIe接口直接映射到主机的地址空间,主机系统直接把加密后的boot映像由此地址空间下载到片内RAM中,并更新寄存器的值为映像下载完成状态。SOC芯片上电复位逻辑在检测到寄存器的值为映像下载完成后,触发CPU复位开始执行,从片内RAM读取数据,也就是CPU指令,而这些数据在达到CPU之前,会经过安全模块先解密,反之,CPU在写数据到片内RAM之前,此数据同样会由安全模块先加密后,再写入片内RAM中。在此原理之上,此芯片的boot映像执行完成后,芯片的控制权将传递给下一阶段的映像程序,至此,boot流程完成。
综上所述,本申请相对于现有技术,未使用片上ROM存储boot映像,减少了芯片的面积,降低了成本,boot映像在芯片流片后,依然可被修改,其提高了芯片使用的灵活性,此外,由于RAM速度比ROM速度快,采用此技术的SOC芯片boot速度会有所提升。
请参照图3,图3为本申请还提供了一种芯片boot运行装置的结构示意图,该芯片boot运行装置包括:
映射模块1,用于将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,片内寄存器用于指示主机系统通过地址空间下载到片内RAM中的boot映像的下载状态;
执行模块2,用于当下载状态为完成,触发片内CPU复位,以便片内CPU读取并执行片内RAM中的boot映像。
可见,本实施例不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,把芯片中的片内RAM和寄存器映射到主机系统的地址空间,使主机系统能够直接对SOC芯片的片内RAM和寄存器进行读写操作,以便boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强,由主机系统直接把芯片的boot映像通过映射的地址空间下载到其片内RAM中,下载完成后,芯片的CPU从片内RAM中开始读取指令执行,从而达到芯片boot的目的。
作为一种优选的实施例,映射模块1具体用于:
当芯片处于复位状态,通过PCIE接口将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间。
作为一种优选的实施例,该芯片boot运行装置还包括:
保护模块,用于对片内CPU写入片内RAM中的数据进行加密,还用于对片内CPU读取的片内RAM中的数据进行解密。
作为一种优选的实施例,该芯片boot运行装置还包括:
设置模块,用于设置密钥,其中,密钥用于主机系统对写入到RAM上的boot映像执行加密操作,密钥还用于芯片对接收到的boot映像执行解密操作。
作为一种优选的实施例,该芯片boot运行装置还包括:
存储模块,用于通过efuse存储密钥。
作为一种优选的实施例,片内CPU读取并执行片内RAM中的boot映像的过程具体包括:
当片内CPU读取的片内RAM中的boot映像合法,片内CPU执行片内RAM中的boot映像。
作为一种优选的实施例,芯片为SOC芯片。
另一方面,本申请还提供了一种芯片,包括:
映射装置,用于将片内RAM在总线上的地址空间及片内寄存器分别对应映射到主机系统的地址空间;
片内RAM,用于存储主机系统下载的boot映像,片内RAM在总线上的地址空间的首地址为芯片的片内CPU复位后读取首条指令的地址;
片内寄存器,用于指示boot映像的下载状态;
片内CPU,用于当下载状态为完成,触发复位操作,从片内RAM读取并执行boot映象。
可见,本实施例不需要在芯片中专门规划一块片上ROM储存芯片boot映像,从而节省了芯片的面积,降低了成本,把芯片中的片内RAM和寄存器映射到主机系统的地址空间,使主机系统能够直接对SOC芯片的片内RAM和寄存器进行读写操作,以便boot映像可以根据芯片在不同的实际应用场景,随时进行针对性的修改,灵活性强,由主机系统直接把芯片的boot映像通过映射的地址空间下载到其片内RAM中,下载完成后,芯片的CPU从片内RAM中开始读取指令执行,从而达到芯片boot的目的。
作为一种优选的实施例,该芯片还包括:
设于片内RAM和片内CPU之间的安全装置,用于对片内CPU和片内RAM之间的传输数据进行加密操作或解密操作。
作为一种优选的实施例,映射装置为PCIE接口。
作为一种优选的实施例,该芯片还包括:
efuse,用于存储密钥,密钥用于主机系统对写入到RAM上的boot映像执行加密操作,密钥还用于芯片对接收到的boot映像执行解密操作。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其他实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片boot运行方法,其特征在于,包括:
将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,所述片内寄存器用于指示所述主机系统通过所述地址空间下载到所述片内RAM中的boot映像的下载状态;
当所述下载状态为完成,触发片内CPU复位,以便所述片内CPU读取并执行所述片内RAM中的boot映像。
2.根据权利要求1所述的芯片boot运行方法,其特征在于,所述将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间的过程具体包括:
当芯片处于复位状态,通过PCIE接口将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间。
3.根据权利要求1所述的芯片boot运行方法,其特征在于,该芯片boot运行方法还包括:
对所述片内CPU写入所述片内RAM中的数据进行加密;
对所述片内CPU读取的所述片内RAM中的数据进行解密。
4.根据权利要求3所述的芯片boot运行方法,其特征在于,该芯片boot运行方法还包括:
设置密钥,其中,所述密钥用于所述主机系统对写入到RAM上的boot映像执行加密操作,所述密钥还用于所述芯片对接收到的boot映像执行解密操作。
5.根据权利要求4所述的芯片boot运行方法,其特征在于,该芯片boot运行方法还包括:
通过efuse存储所述密钥。
6.根据权利要求5所述的芯片boot运行方法,其特征在于,所述片内CPU读取并执行所述片内RAM中的boot映像的过程具体包括:
当所述片内CPU读取的所述片内RAM中的boot映像合法,所述片内CPU执行所述片内RAM中的boot映像。
7.根据权利要求1所述的芯片boot运行方法,其特征在于,所述芯片为SOC芯片。
8.一种芯片,其特征在于,包括:
映射装置,用于将所述片内RAM在总线上的地址空间及所述片内寄存器分别对应映射到所述主机系统的地址空间;
片内RAM,用于存储所述主机系统下载的boot映像,所述片内RAM在总线上的地址空间的首地址为芯片的片内CPU复位后读取首条指令的地址;
片内寄存器,用于指示所述boot映像的下载状态;
所述片内CPU,用于当所述下载状态为完成,触发复位操作,从所述片内RAM读取并执行所述boot映象。
9.根据权利要求8所述的芯片,其特征在于,该芯片还包括:
设于所述片内RAM和所述片内CPU之间的安全装置,用于对所述片内CPU和所述片内RAM之间的传输数据进行加密操作或解密操作。
10.一种芯片boot运行装置,其特征在于,包括:
映射模块,用于将片内RAM在总线上的地址空间和片内寄存器分别对应映射到主机系统的地址空间,所述片内寄存器用于指示所述主机系统通过所述地址空间下载到所述片内RAM中的boot映像的下载状态;
执行模块,用于当所述下载状态为完成,触发片内CPU复位,以便所述片内CPU读取并执行所述片内RAM中的boot映像。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011033813.2A CN112068904A (zh) | 2020-09-27 | 2020-09-27 | 一种芯片boot运行方法、装置及相关组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011033813.2A CN112068904A (zh) | 2020-09-27 | 2020-09-27 | 一种芯片boot运行方法、装置及相关组件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112068904A true CN112068904A (zh) | 2020-12-11 |
Family
ID=73684125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011033813.2A Withdrawn CN112068904A (zh) | 2020-09-27 | 2020-09-27 | 一种芯片boot运行方法、装置及相关组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112068904A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113238805A (zh) * | 2021-05-18 | 2021-08-10 | 上海金卓科技有限公司 | 一种芯片系统和芯片系统的启动方法 |
CN113535248A (zh) * | 2021-06-24 | 2021-10-22 | 合肥松豪电子科技有限公司 | 一种减少sram空间的tp芯片上电启动方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090164747A1 (en) * | 2007-12-20 | 2009-06-25 | Ajay Harikumar | Method,system and apparatus for memory address mapping for sub-socket partitioning |
US20140281464A1 (en) * | 2013-03-15 | 2014-09-18 | Avalanche Technology, Inc. | Method of implementing magnetic random access memory (mram) for mobile system-on chip boot |
US20170123815A1 (en) * | 2015-11-03 | 2017-05-04 | Xilinx, Inc. | Multistage boot image loading by configuration of a bus interface |
CN110659472A (zh) * | 2019-09-29 | 2020-01-07 | 苏州浪潮智能科技有限公司 | 一种密码卡以及数据存储系统 |
CN111198718A (zh) * | 2019-12-27 | 2020-05-26 | 广东高云半导体科技股份有限公司 | 一种基于fpga的处理器启动方法和处理器 |
-
2020
- 2020-09-27 CN CN202011033813.2A patent/CN112068904A/zh not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090164747A1 (en) * | 2007-12-20 | 2009-06-25 | Ajay Harikumar | Method,system and apparatus for memory address mapping for sub-socket partitioning |
US20140281464A1 (en) * | 2013-03-15 | 2014-09-18 | Avalanche Technology, Inc. | Method of implementing magnetic random access memory (mram) for mobile system-on chip boot |
US20170123815A1 (en) * | 2015-11-03 | 2017-05-04 | Xilinx, Inc. | Multistage boot image loading by configuration of a bus interface |
CN110659472A (zh) * | 2019-09-29 | 2020-01-07 | 苏州浪潮智能科技有限公司 | 一种密码卡以及数据存储系统 |
CN111198718A (zh) * | 2019-12-27 | 2020-05-26 | 广东高云半导体科技股份有限公司 | 一种基于fpga的处理器启动方法和处理器 |
Non-Patent Citations (1)
Title |
---|
张建义等: "ARM9启动机制分析", 《浙江理工大学学报》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113238805A (zh) * | 2021-05-18 | 2021-08-10 | 上海金卓科技有限公司 | 一种芯片系统和芯片系统的启动方法 |
CN113535248A (zh) * | 2021-06-24 | 2021-10-22 | 合肥松豪电子科技有限公司 | 一种减少sram空间的tp芯片上电启动方法 |
CN113535248B (zh) * | 2021-06-24 | 2024-05-28 | 合肥松豪电子科技有限公司 | 一种减少sram空间的tp芯片上电启动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102063591B (zh) | 基于可信平台的平台配置寄存器参考值的更新方法 | |
US9547767B2 (en) | Event-based apparatus and method for securing bios in a trusted computing system during execution | |
US9183394B2 (en) | Secure BIOS tamper protection mechanism | |
EP2874091B1 (en) | Partition-based apparatus and method for securing bios in a trusted computing system during execution | |
EP2874092B1 (en) | Recurrent BIOS verification with embedded encrypted hash | |
CN112579130A (zh) | 一种交互式的iap升级方法 | |
US9367689B2 (en) | Apparatus and method for securing BIOS in a trusted computing system | |
CN107832589B (zh) | 软件版权保护方法及其系统 | |
KR20110020800A (ko) | 보안 소프트웨어 이미지를 갖는 집적 회로 및 그 방법 | |
CN112068904A (zh) | 一种芯片boot运行方法、装置及相关组件 | |
JP4791250B2 (ja) | マイクロコンピュータおよびそのソフトウェア改竄防止方法 | |
JP6636028B2 (ja) | セキュア素子 | |
CN113094720A (zh) | 安全地管理密钥的设备和方法 | |
JP2008065430A (ja) | 半導体装置およびicカード | |
JP7091486B2 (ja) | 電子制御装置、電子制御装置のセキュリティ検証方法 | |
JP5241065B2 (ja) | 外部メモリに貯蔵されたデータの変更の有無をチェックする装置及び方法 | |
JP4899499B2 (ja) | Icカード発行方法、icカード発行システムおよびicカード | |
JP2009129402A (ja) | Icカード用半導体装置、icカード、及びicカード用端末装置 | |
JP2007323133A (ja) | Icカード発行方法およびicカード | |
JP7511492B2 (ja) | 自動車用電子制御装置 | |
EP3895939B1 (en) | Electronic control device and security verification method for electronic control device | |
JP5494389B2 (ja) | 電子制御装置 | |
CN116820849A (zh) | 内存spd读写测试方法、装置、电子设备和存储介质 | |
CN116257839A (zh) | 升级签名固件的方法、电子设备和存储介质 | |
CN116305329A (zh) | 一种新的嵌入式设备系统软件保护方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201211 |
|
WW01 | Invention patent application withdrawn after publication |