CN112018106B - 高压静电保护结构 - Google Patents
高压静电保护结构 Download PDFInfo
- Publication number
- CN112018106B CN112018106B CN202011039759.2A CN202011039759A CN112018106B CN 112018106 B CN112018106 B CN 112018106B CN 202011039759 A CN202011039759 A CN 202011039759A CN 112018106 B CN112018106 B CN 112018106B
- Authority
- CN
- China
- Prior art keywords
- doped region
- heavily doped
- voltage
- voltage well
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002344 surface layer Substances 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 230000000694 effects Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000005611 electricity Effects 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种高压静电保护结构，基于SCR，在衬底中具有第一高压阱及第二高压阱，第一高压阱中有第一及第二重掺杂区，第二高压阱中有第三及第四重掺杂区；第一高压阱与第二高压阱之间的衬底表层具有第五重掺杂区及第六重掺杂区；第五重掺杂区靠近第一高压阱，第六重掺杂区靠近第二高压阱，第五重掺杂区横跨在第一高压阱与衬底之间，第六重掺杂区横跨在第二高压阱与衬底之间。第五及第六重掺杂区的形状、数量及扩散半径可调，可以灵活地控制寄生SCR结构的电流分配，达到调整电流流出的路径的比例实现调整Snap‑back骤回维持电压的目的，提高器件抗静电能力。
Description
技术领域
本发明涉及半导体器件设计与制造领域，特别是指一种高压静电保护结构。
背景技术
静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。
随着半导体集成电路的制造工艺的特征尺寸越来越小，芯片单元的尺寸也越来越小，芯片的抗静电能力越来越变得重要。静电往往会导致半导体组件以及计算机系统等形成一种永久性毁坏，因而影响集成电路的电路功能，而使电子产品工作不正常，所以必须设计一些保护措施或者功能来保护芯片不受静电放电现象的破坏。
SCR是Silicon Controlled Rectifier的缩写，是可控硅整流器的简称，即普通晶闸管。可控硅有单向、双向、可关断和光控几种类型。它具有体积小、重量轻、效率高、寿命长、控制方便等优点，被广泛用于可控整流、调压、逆变以及无触点开关等各种自动控制和大功率的电能转换的场合。单向可控硅是一种可控整流电子元件，能在外部控制信号作用下由关断变为导通，但一旦导通，外部信号就无法使其关断，只能靠去除负载或降低其两端电压使其关断。单向可控硅是由三个PN结PNPN组成的四层三端半导体器件，与具有一个PN结的二极管相比，单向可控硅正向导通受控制极电流控制；与具有两个PN结的三极管相比，差别在于可控硅对控制极电流没有放大作用。双向可控硅具有两个方向轮流导通、关断的特性。双向可控硅实质上是两个反并联的单向可控硅，是由NPNPN五层半导体形成四个PN结构成、有三个电极的半导体器件。由于主电极的构造是对称的(都从N层引出)，所以它的电极不像单向可控硅那样分别叫阳极和阴极，而是把与控制极相近的叫做第一电极A1，另一个叫做第二电极A2。双向可控硅的主要缺点是承受电压上升率的能力较低。这是因为双向可控硅在一个方向导通结束时，硅片在各层中的载流子还没有回到截止状态的位置，必须采取相应的保护措施。双向可控硅元件主要用于交流控制电路，如温度控制、灯光控制、防爆交流开关以及直流电机调速和换向等电路。
SCR常用作ESD保护器件，特别是高压的ESD保护应用，SCR有面积小、ESD能力高的优势。如图1所示，是常见的SCR器件的剖面示意图，图中接地端位于高压P阱(HVPW)中，静电端位于高压N阱(HVNW)中，高压P阱与高压P阱的侧面抵靠接触并且在接触面的硅衬底表面处具有场氧，阱中分别具有N型及P型的扩散区，同一阱中的扩散区之间间隔场氧。图2是图1的等效电路图。传统的SCR结构发生Snap-back后维持电压Vh一般不超过10V，在高压端口应用有较大的latch-up风险。
发明内容
本发明所要解决的技术问题在于提供一种高压静电保护结构，在不增加器件面积的前提下提高器件的静电防护能力。
为解决上述问题，本发明所述的高压静电保护结构，其基于SCR结构，所述结构由在第一导电类型的衬底中的第一导电类型的第一高压阱及第二导电类型的第二高压阱构成；
所述第一高压阱中包含有第一导电类型的第一重掺杂区及第二导电类型的第二重掺杂区，所述第一重掺杂区与第二重掺杂区之间间隔有场氧；
所述第二高压阱中包含有第一导电类型的第三重掺杂区及第二导电类型的第四重掺杂区；所述第三重掺杂区与第四重掺杂区之间间隔有场氧；
所述第一高压阱与第二高压阱其侧面并不抵靠，之间间隔一段衬底；
在第一高压阱与第二高压阱之间的衬底表层具有第一导电类型的第五重掺杂区及第二导电类型的第六重掺杂区，且所述第五重掺杂区与第六重掺杂区之间间隔有场氧；
所述的第一导电类型的第五重掺杂区靠近第一导电类型的第一高压阱，且与第一高压阱中的靠近第五重掺杂区的第二重掺杂区之间间隔有场氧；
所述的第二导电类型的第六重掺杂区靠近第二导电类型的第二高压阱，且与第二高压阱中的靠近第六重掺杂区的第三重掺杂区之间间隔有场氧；
所述的第五重掺杂区横跨在第一高压阱与衬底之间，即第五重掺杂区一部分位于第一高压阱内，剩余部分位于衬底中；
所述的第六重掺杂区横跨在第二高压阱与衬底之间，即第六重掺杂区一部分位于第二高压阱内，剩余部分位于衬底中。
进一步的改进是，所述的位于第一高压阱中的第一重掺杂区以及第二重掺杂区中均具有接触孔，引出后短接在一起，形成所述SCR结构的接地端；所述的位于第二高压阱中的第三重掺杂区以及第四重掺杂区中均具有接触孔；引出后短接形成所述SCR结构的静电端。
进一步的改进是，所述的第五重掺杂区及第六重掺杂区为浮空结构，不形成接触孔，不与外部连接。
进一步的改进是，所述的第五重掺杂区及第六重掺杂区，在俯视平面上均是呈一块整体的长条矩形；或者是，各自呈多个小的不连续的矩形，排成同一直线上；或者是，各自呈多个小的不连续的多边形或圆形，排在同一直线上。
进一步的改进是，所述的第五重掺杂区能够去除，只保留第六重掺杂区，在第六重掺杂区与第一高压阱中的第二重掺杂区之间以一段场氧隔离。
进一步的改进是，所述的第六重掺杂区能够去除，只保留第五重掺杂区，在第五重掺杂区与第二高压阱中的第三重掺杂区之间以一段场氧隔离。
进一步的改进是，当只保留单侧的第五或第六重掺杂区时，所述的保留的重掺杂区能设计成在俯视平面上均是呈一块整体的长条矩形；或者是，各自呈多个小的不连续的矩形，排成同一直线上；或者是，各自呈多个小的不连续的多边形或圆形，排在同一直线上。
进一步的改进是，所述的第五重掺杂区及第六重掺杂区，当设计成多个排成直线的小块区域时，能通过调整小块区域的数量及尺寸半径，来调整器件的Snap-back骤回维持电压，达到防止发生Latch-up效应的目的。
进一步的改进是，所述第一导电类型为P型，第二导电类型为N型；或者，第一导电类型为N型，第二导电类型为P型。
本发明所述的高压静电保护结构，将传统的高压P阱和高压N阱隔开一段距离，然后在两高压阱之间形成重掺杂区，并且该重掺杂区的形状、数量及扩散半径可调，可以灵活地控制寄生SCR结构的电流分配，达到调整电流流出的路径的比例实现调整Snap-back骤回维持电压的目的，提高器件抗静电能力。
附图说明
图1是现有的SCR结构形成的静电保护结构示意图。
图2是图1所示结构的等效电路图。
图3是本发明提供的静电保护结构示意图。
图4是图3所示的静电保护结构的平面版图。
图5是图3所示的实施例的一种变化扩散区形貌的平面版图。
图6是图3所示的实施例的另一种变化扩散区形貌的平面版图。
图7是图3所示的静电保护结构的去掉P型掺杂区的剖面结构图。
图8是7所示的结构的平面版图。
图9是图3所示的静电保护结构的去掉N型掺杂区的剖面结构图。
图10是9所示的结构的平面版图。
附图标记说明
第一高压阱(HVPW)，第二高压阱(HVNW)，1是第一重掺杂区(P+)，2是第二掺杂区(N+)，3是第三重掺杂区(P+)，4是第四重掺杂区(N+)，5是第五重掺杂区(P+)，6是第六重掺杂区(N+)。
具体实施方式
本发明所述的高压静电保护结构，如图3所示，形成高压SCR结构，在P型衬底上具有高压N阱(HVNW)和高压P阱(HVPW)。两者之间以衬底间隔一定距离，其侧面并不抵靠接触。
所述高压P阱中包含有P+掺杂区(第一重掺杂区)以及N+掺杂区(第二重掺杂区)，P+掺杂区与N+掺杂区之间间隔一段场氧，其中N+掺杂区靠近所述SCR结构的中心区；在高压N阱中包含有N+掺杂区(第四重掺杂区)及P+掺杂区(第三重掺杂区)，两者之间同样间隔一段场氧，其中P+掺杂区靠近所述SCR结构的中心区。
在高压P阱与高压N阱之间的衬底表层具有P+掺杂区(第五重掺杂区)及N+重掺杂区(第六重掺杂区)，且所述P+掺杂区与N+掺杂区之间间隔有场氧。
所述的P+的第五重掺杂区靠近高压P阱，且与高压P阱中的第二重掺杂区之间间隔有场氧。
所述的N+的第六重掺杂区靠近高压N阱，且与高压N阱中的第三重掺杂区之间间隔有场氧。
所述的第五重掺杂区横跨在高压P阱与衬底之间，即第五重掺杂区一部分位于高压P阱内，剩余部分位于衬底中。
所述的第六重掺杂区横跨在高压N阱与衬底之间，即第六重掺杂区一部分位于高压N阱内，剩余部分位于衬底中。
所述的HVNW中的第四重掺杂区与第三重掺杂区引出后短接形成所述静电保护结构的静电输入端，所述HVPW中的第一重掺杂区及第二重掺杂区引出后短接形成所述静电保护结构的接地端。
图4是图3所示的结构的平面版图示意图，与图3所对应，图中HVPW中的第一、第二重掺杂区中具有接触孔，HVNW中的第三、第四重掺杂区中具有接触孔，而两者之间的第五、第六重掺杂区中无接触孔。平面版图中场氧并未示出。
图5及图6是图3所示结构的另外两种变化的形式，其中主要变化是在垂直于图3所示的纸面的方向上，第五及第六重掺杂区是呈多个排成一条直线的多个小的区域组合形成，且这多个小的区域是互相间隔的，中间以衬底材质隔离。图5中的小的区域是呈矩形，图6中小的区域是呈圆形，且这多个的第五及第六重掺杂区是左右互相对应，在横向上也是排在同一直线上。
图5及图6中的结构中，第五及第六重掺杂区划分为多个独立的小的区域，其小的区域的尺寸大小和区域之间的间距可以调整。
针对图3所示的结构，还能拿掉第五重掺杂区或者第六重掺杂区，即两个中间掺杂区可以去掉任意一个而保留另一个，形成如图7或图9所示的结构，图8及图10分别是其各自对应的平面版图。需要做的更改仅是将原第五及第六重掺杂区之间的场氧的覆盖范围进行延长，以弥补一侧的重掺杂区被去除之后的空白。当只保留一侧的掺杂区时，比如只保留第五重掺杂区，或者是只保留第六重掺杂区，保留的那个重掺杂区也能设计成多个小的区域排列在同一直线上，具体可参考图5或图6的形貌，只不过只有一侧具有掺杂区，另一侧被去掉的掺杂区以大面积场氧代替。
本发明所述的结构可以通过调整第五及第六重掺杂区之间的间距来得到不同的触发电压，或者是通过调整第五及第六重掺杂区的横向宽度(如图5中的宽度c)或者数量来提高此结构的Snap-back骤回维持电压，以达到防止闩锁效应发生的目的。通过改变第五及第六重掺杂区的形状为圆形或者矩形，可以更有利于降低放大倍数β，相应提高Snap-back骤回维持电压，达到防止闩锁效应发生的目的。其技术原理详述如下。
当有静电从高压N阱的静电输入端进入到所述的静电保护结构时，高压N阱与高压P阱之间形成的PN结被击穿，使得寄生的第三重掺杂区/高压N阱/高压P阱/第二重掺杂区所形成的寄生SCR结构出发开启。因此调节第五及第六重掺杂区之间的间距可以调节高压N阱/高压P阱之间PN结的击穿电压，从而获得不同的触发电压。
通过增大第五及第六重掺杂区的宽度c或个数，相当于把寄生的PNPN结构的基极浓度提高，大量载流子被基极复合无法到达集电极，相应地降低了放大倍数β，寄生SCR的电流放大能力降低，相应的Snap-back骤回维持电压提高，达到防止闩锁效应发生的目的。
当改变第五重掺杂区及第六重掺杂区的形状为圆形或者矩形时，相当于在相同面积下得到的的寄生SCR的基极侧面积更大，使得大量载流子被基极复合更多，更有利于降低放大倍数β，应的Snap-back骤回维持电压提高，达到防止闩锁效应发生的目的。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种高压静电保护结构，所述高压静电保护结构基于SCR结构，其特征在于：所述结构由在第一导电类型的衬底中的第一导电类型的第一高压阱及第二导电类型的第二高压阱构成；
所述第一高压阱中包含有第一导电类型的第一重掺杂区及第二导电类型的第二重掺杂区，所述第一重掺杂区与第二重掺杂区之间间隔有场氧；
所述第二高压阱中包含有第一导电类型的第三重掺杂区及第二导电类型的第四重掺杂区；所述第三重掺杂区与第四重掺杂区之间间隔有场氧；
所述第一高压阱与第二高压阱其侧面并不抵靠，之间间隔一段衬底；
在第一高压阱与第二高压阱之间的衬底表层具有第一导电类型的第五重掺杂区及第二导电类型的第六重掺杂区，且所述第五重掺杂区与第六重掺杂区之间间隔有场氧；
所述的第一导电类型的第五重掺杂区靠近第一导电类型的第一高压阱，且与第一高压阱中的靠近第五重掺杂区的第二重掺杂区之间间隔有场氧；
所述的第二导电类型的第六重掺杂区靠近第二导电类型的第二高压阱，且与第二高压阱中的靠近第六重掺杂区的第三重掺杂区之间间隔有场氧；
所述的第五重掺杂区横跨在第一高压阱与衬底之间，即第五重掺杂区一部分位于第一高压阱内，剩余部分位于衬底中；
所述的第六重掺杂区横跨在第二高压阱与衬底之间，即第六重掺杂区一部分位于第二高压阱内，剩余部分位于衬底中；
通过调整所述的第五重掺杂区及第六重掺杂区之间的间距达到不同的静电保护结构的触发电压；
所述的位于第一高压阱中的第一重掺杂区以及第二重掺杂区中均具有接触孔，引出后短接在一起，形成所述SCR结构的接地端；所述的位于第二高压阱中的第三重掺杂区以及第四重掺杂区中均具有接触孔；引出后短接形成所述SCR结构的静电端；所述的第五重掺杂区及第六重掺杂区为浮空结构，不形成接触孔，不与外部连接。
2.如权利要求1所述的高压静电保护结构，其特征在于：所述的第五重掺杂区及第六重掺杂区，在俯视平面上均是呈一块整体的长条矩形；或者是，各自呈多个小的不连续的矩形，排成同一直线上；或者是，各自呈多个小的不连续的多边形或圆形，排在同一直线上。
3.如权利要求1所述的高压静电保护结构，其特征是：所述的第五重掺杂区去除，只保留第六重掺杂区，在第六重掺杂区与第一高压阱中的第二重掺杂区之间以一段场氧隔离。
4.如权利要求1所述的高压静电保护结构，其特征是：所述的第六重掺杂区去除，只保留第五重掺杂区，在第五重掺杂区与第二高压阱中的第三重掺杂区之间以一段场氧隔离。
5.如权利要求3或4所述的高压静电保护结构，其特征是：当只保留单侧的第五或第六重掺杂区时，所述的保留的重掺杂区能设计成在俯视平面上均是呈一块整体的长条矩形；或者是，各自呈多个小的不连续的矩形，排成同一直线上；或者是，各自呈多个小的不连续的多边形或圆形，排在同一直线上。
6.如权利要求2所述的高压静电保护结构，其特征是：所述的第五重掺杂区及第六重掺杂区，当设计成多个排成直线的小块区域时，能通过调整小块区域的数量及尺寸半径，来调整器件的Snap-back骤回维持电压，达到防止发生Latch-up效应的目的。
7.如权利要求1～6任一项所述的高压静电保护结构，其特征在于：所述第一导电类型为P型，第二导电类型为N型；或者，第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011039759.2A CN112018106B (zh) | 2020-09-28 | 2020-09-28 | 高压静电保护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011039759.2A CN112018106B (zh) | 2020-09-28 | 2020-09-28 | 高压静电保护结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112018106A CN112018106A (zh) | 2020-12-01 |
| CN112018106B true CN112018106B (zh) | 2024-03-19 |
Family
ID=73528109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011039759.2A Active CN112018106B (zh) | 2020-09-28 | 2020-09-28 | 高压静电保护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112018106B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142440A (zh) * | 2010-12-30 | 2011-08-03 | 浙江大学 | 一种可控硅器件 |
| KR20140061799A (ko) * | 2012-11-14 | 2014-05-22 | 단국대학교 산학협력단 | Esd 보호회로 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110068366A1 (en) * | 2009-09-22 | 2011-03-24 | Richtek Technology Corporation | Bi-directional SCR ESD device |
-
2020
- 2020-09-28 CN CN202011039759.2A patent/CN112018106B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102142440A (zh) * | 2010-12-30 | 2011-08-03 | 浙江大学 | 一种可控硅器件 |
| KR20140061799A (ko) * | 2012-11-14 | 2014-05-22 | 단국대학교 산학협력단 | Esd 보호회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112018106A (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101454537B1 (ko) | 반도체 핀을 구비한 esd 디바이스 | |
| US20140133056A1 (en) | Structures and techniques for using mesh-structure diodes for electro-static discharge (esd) protection | |
| US6888710B2 (en) | Insulated gate bipolar transistor and electrostatic discharge cell protection utilizing insulated gate bipolar transistors | |
| US8384154B2 (en) | Bidirectional power switch controllable to be turned on and off | |
| KR100200352B1 (ko) | 반도체 장치의 보호 소자 | |
| CN111883528B (zh) | 静电保护ggnmos结构 | |
| US20230132375A9 (en) | Electrostatic discharge guard ring with snapback protection | |
| US5747841A (en) | Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement | |
| CN114927561B (zh) | 一种碳化硅mosfet器件 | |
| CN112151620A (zh) | 一种具有esd防护结构的结型场效应管 | |
| CN111816651B (zh) | 静电放电防护元件 | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| US20200321329A1 (en) | Device of protection against electrostatic discharges | |
| CN111540736B (zh) | Esd结构 | |
| CN112018106B (zh) | 高压静电保护结构 | |
| CN115513201B (zh) | 高维持低阻均匀导通双向可控硅静电防护器件及制作方法 | |
| US9997623B2 (en) | Bidirectional power switch | |
| US11437365B2 (en) | Device of protection against electrostatic discharges | |
| CN112018105B (zh) | 高压静电保护结构 | |
| US6559515B1 (en) | Insulating wall between power components | |
| US20220208963A1 (en) | Esd protection device | |
| CN113675189B (zh) | 一种静电防护器件及芯片 | |
| TWI836837B (zh) | 靜電放電保護裝置 | |
| TWI791325B (zh) | 靜電放電保護裝置及其操作方法 | |
| EP4231352A1 (en) | Semiconductor device including substrate layer with floating base region and gate driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |