CN111988547A - 像素传感电路、控制方法、芯片及像素传感器 - Google Patents

Abstract

本发明涉及传感器芯片技术领域，尤其涉及一种像素传感电路、控制方法、芯片及像素传感器。像素传感电路包括：读出电路、及多个像素集群电路，像素集群电路中包括多个像素电路；其中，像素集群电路，用于采集感应信息并将感应信息转换为状态电信号；读出电路，用于根据像素集群电路接收感应信息的先后顺序的优先级读出状态电信号，根据状态电信号获取像素集群电路的集群地址信息和像素分布信息，将集群地址信息和像素分布信息发送至信息采集电路，复位集群地址信息对应的像素集群电路。通过上述电路提升了像素传感器的精度，同时像素芯片的读出时间可以得到大幅度的缩短。

Description

像素传感电路、控制方法、芯片及像素传感器

技术领域

本发明涉及传感器芯片技术领域，尤其涉及一种像素传感电路、控制方法、芯片及像素传感器。

背景技术

高位置分辨率一直是智能CMOS(Complementary Metal Oxide Semiconductor互补金属氧化物半导体)像素传感器芯片的重要指标。目前的智能CMOS像素传感器芯片中的每个像素中都包括感应电路、信号处理电路和读出电路。位置分辨率由感应电路区域的密度决定，在感应电路区域面积相同的情况下，各感应区的间距越小，感应区的密度就越大，位置分辨率就越高。为了提高位置分辨率，传统的技术方案通过尽量简化信号处理电路和读出电路来缩小单像素的面积，以缩小各个感应区域的间距，从而提高感应区的密度。经过多年的研究和发展，目前这种技术路线基本上已经达到极限，很难进一步缩小像素面积，限制了智能CMOS像素传感器芯片的进一步发展。

快读出也是智能CMOS像素传感器芯片的另外一个重要指标。最传统的读出方式是卷帘快门式(Rolling-Shutter)。为了提升读出效率，一种做法是采取多行同时扫描的做法来加快像素的读出，即，在当行扫描的基础上采取了并行处理；当前最先进的做法是采取数据驱动的优先级编码零压缩稀疏读出方式，即，只读出有信号的像素。这种像素级优先级编码读出架构相较于卷帘快门方式提高了读出的效率，加快了读出速度，也降低了功耗。但是这种读出方式一次读出操作仅仅读出一个击中像素，是一种串行读出方式，限制了整个芯片的读出。

发明内容

本发明的主要目的在于提供一种像素传感电路、控制方法、芯片及像素传感器，旨在解决现有技术中像素传感器芯片读出效率低位置分辨率低的技术问题。

为实现上述目的，本发明提供了一种像素传感电路，所述像素传感电路包括：读出电路、及多个像素集群电路，所述像素集群电路中包括多个像素电路；所述读出电路的输入端和所述像素集群电路的输出端连接，所述读出电路的输出端和信息采集电路的输入端连接，其中，

所述像素集群电路，用于采集感应信息并将所述感应信息转换为状态电信号；

所述读出电路，用于根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号，根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路，复位所述集群地址信息对应的像素集群电路。

优选地，所述像素电路包括感应电路和信号处理电路；所述感应电路的输出端和所述信号处理电路的输入端连接，所述信号处理电路的输出端和所述读出电路连接；其中，

所述感应电路，用于接收外界发送的感应信息，并将所述感应信息转换为电信号发送给所述信号处理电路；

所述信号处理电路，用于接收所述电信号并将所述电信号转换为状态电信号；

所述读出电路，用于根据优先级统一读出所述像素集群电路中所有状态电信号。

优选地，所述读出电路包括总线开关电路、优先级编码电路及信息处理总线；所述总线开关电路的输入端和所述信号处理电路的输出端连接，所述总线开关电路的第一输出端和所述优先级编码电路连接，所述总线开关电路的第二输出端和所述信息处理总线的输入端连接，所述优先级编码电路的输出端和所述信息处理总线的输入端连接，所述信息处理总线的输出端和所述信号采集电路连接；其中，

所述总线开关电路包括多个或门，所述总线开关电路中的或门和所述像素集群电路一一对应；所述或门用于接收对应的像素集群电路输出的状态电信号，并将所述状态电信号转换为集群地址信号发送至所述优先级编码电路；

所述优先级编码电路，用于根据优先级接收所述集群地址信号，并将所述集群地址信号转换为集群使能信号发送至所述总线开关电路；

所述总线开关电路，用于根据所述集群使能信号控制所述信息处理总线的开启，以使所述信息处理总线获取集群地址信息；

所述总线开关电路，还用于将所述状态电信号发送至所述信息处理总线；

所述信息处理总线，用于根据所述状态电信号获取像素分布信息，并将所述集群地址信息和所述像素分布信息发送至信息采集电路。

优选地，所述优先级编码电路，还用于在像素集群电路被读出后，根据读出顺序和所述集群地址信息对所述像素集群电路复位。

此外，为实现上述目的，本发明还提出一种像素传感电路控制方法，所述像素传感电路控制方法基于如上所述的像素传感电路，所述像素传感电路控制方法包括：

像素集群电路采集感应信息并将所述感应信息转换为状态电信号；

读出电路根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号；

所述读出电路根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路；

所述读出电路复位所述集群地址信息对应的像素集群电路。

优选地，所述读出电路根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号的步骤，具体包括：

所述感应电路，用于接收外界发送的感应信息，并将所述感应信息转换为电信号发送给所述信号处理电路；

所述信号处理电路，用于接收所述电信号并将所述电信号转换为状态电信号；

所述读出电路，用于根据优先级统一读出所述像素集群电路中所有状态电信号。

优选地，所述读出电路根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路的步骤，具体包括：

所述或门接收对应的像素集群电路输出的状态电信号，并将所述状态电信号转换为集群地址信号发送至所述优先级编码电路；

所述优先级编码电路根据优先级接收所述集群地址信号，并将所述集群地址信号转换为集群使能信号发送至所述总线开关电路；

所述总线开关电路根据所述集群使能信号控制所述信息处理总线的开启，以使所述信息处理总线获取集群地址信息；

所述总线开关电路将所述状态电信号发送至所述信息处理总线；

所述信息处理总线根据所述状态电信号获取像素分布信息，并将所述集群地址信息和所述像素分布信息发送至信息采集电路。

优选地，所述读出电路复位所述集群地址信息对应的像素集群电路的步骤，具体包括：

所述优先级编码电路在像素集群电路被读出后根据读出顺序和所述集群地址信息对所述像素集群电路复位。

此外，为实现上述目的，本发明还提出一种芯片，所述芯片包括如上所述的像素传感电路。

此外，为实现上述目的，本发明还提出一种像素传感器，所述像素传感器包括如上所述的像素传感电路，所述像素传感器运行时实现如上所述的像素传感电路控制方法。

本发明提出一种像素传感电路，所述像素传感电路包括：读出电路、及多个像素集群电路，所述像素集群电路中包括多个像素电路；所述读出电路的输入端和所述像素集群电路的输出端连接，所述读出电路的输出端和信息采集电路的输入端连接，其中，所述像素集群电路，用于采集感应信息并将所述感应信息转换为状态电信号；所述读出电路，用于根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号，根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路，复位所述集群地址信息对应的像素集群电路。通过上述电路提升了像素传感器的精度，同时像素芯片的读出时间可以得到大幅度的缩短。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明像素传感电路第一实施例的结构示意图；

图2为本发明像素传感电路第一实施例信号处理电路的结构示意图；

图3为本发明像素传感电路第一实施例总线开关电路的逻辑电路图；

图4为本发明像素传感电路第一实施例优先级编码电路的逻辑电路图；

图5为本发明像素传感电路第二实施例以树形结构读出的结构示意图；

图6为本发明本发明像素传感电路控制方法第一实施例的流程示意图。

附图标号说明：

标号	名称	标号	名称
				100	读出电路	101	总线开关电路
200	像素集群电路	102	优先级编码电路
				201	像素电路	103	信息处理总线
202	感应电路	OR	或门
				203	信号处理电路	C	信号比较器
A	信号放大器	L	信号存储器

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

参考图1，图1为本发明像素传感电路第一实施例的结构示意图。本发明提出一种像素传感电路，所述像素传感电路包括：读出电路100、及多个像素集群电路200，所述像素集群电路200中包括多个像素电路201；所述读出电路100的输入端和所述像素集群电路200的输出端连接，所述读出电路100的输出端和信息采集电路(图中未示出)的输入端连接。

应当理解的是，传统的CMOS像素传感器芯片中的每个像素中都包括感应电路、信号处理电路和读出电路。位置分辨率由感应电路区域的密度决定，在感应电路区域面积相同的情况下，各感应区的间距越小，感应区的密度就越大，位置分辨率就越高。

需要说明的是，图1中以每个像素集群电路200中包含3×3个像素电路201为例进行说明，实际设置中，每个像素集群电路200中可以包含4个、9个、16个或更多个像素电路201，所述像素电路对应于像素传感器的一个像素，多个所述像素电路组成一个像素集群电路200，多个像素集群电路200共用一套读出电路，缩小了像素面积，提高像素芯片的位置分辨能力。本方案采用的多像素共用一个读出电路，是一种集群级的优先级编码读出，也可以说是一种并行化的优先级读出。一次读取操作可以同时读出一个集群内的所有像素，而不是像素级优先级编码方式的一次读取操作只读出一个像素，因而几倍的提高了读出速度。

应当理解的是，目前比较先进的CMOS像素芯片读出架构是通过“像素优先级编码”读出电路来实现的。其在物理布局上采用双列像素读出结构。“像素优先级编码”采用数据驱动的读出方式，只读出有信号的像素，是一种零压缩稀疏读出。当两列像素中有某些像素被击中时，“像素优先级编码”读出电路将最高优先级的击中像素的地址逐级别编码并输出到列的底部，由外围的信息采集电路进一步处理并复位当前像素。该像素被复位后，次高优先级的击中像素将变成最高优先级像素，并按照同样的方式被读出和复位。以此类推，所有被击中的像素将被依次读出。上述读出架构是一种高效的零压缩读出，相较于卷帘快门方式提高了读出效率。同时，上述读出架构一次读出操作仅仅读出一个击中像素，是一种串行读出方式。

所述像素集群电路200，用于采集感应信息并将所述感应信息转换为状态电信号。所述像素集群电路200包含多个像素电路201。

需要说明的是，本发明去掉了单像素中的读出电路，这样一来，单像素中就只包含感应电路和信号处理电路，采取多个像素组成一个集群(Cluster)，共用读出一套读出电路的方案。一个可以由2×2的像素阵列、3×3的像素阵列或者4×4的像素阵列组成。图1展示的是以3×3的像素阵列组成一个集群的架构。通过去掉单像素中的读出电路可以大大缩小像素面积，因而像素传感器的位置分辨能力可以得到大幅度的提高。

所述像素电路201包括感应电路202和信号处理电路203；所述感应电路202的输出端和所述信号处理电路203的输入端连接，所述信号处理电路203的输出端和所述读出电路100连接。每个像素电路201对应于一个像素。

所述感应电路202，用于接收外界发送的感应信息，并将所述感应信息转换为电信号发送给所述信号处理电路203。

需要说明的是，具体来说像素中的感应电路202有两种(图未示出，不影响本实施例的解释说明)。一种是采用CMOS二极管来做光学成像或者高能粒子检测的光电探测器，当外界光照射像素或者高能粒子穿过像素时，会在像素内部产生电荷，被二极管收集到后交给后面的信号处理电路203进行处理。一种是使用CMOS顶层金属作为电极的电荷探测器，是将标准的CMOS工艺的最顶层的金属层开窗，将顶层金属暴露出来，形成金属电极。在外界施加的电场的作用下，环境中的电荷会被像素的顶层金属电极所吸收，然后交给后面的信号处理电路203进行处理。具体实施中，本像素传感电路中采用的感应电路类别不影响本像素传感电路的使用，本发明不对此加以限制。

参考图2，图2为本发明像素传感电路第一实施例信号处理电路的结构示意图。所述信号处理电路203，用于接收所述电信号并将所述电信号转换为状态电信号。

所述信号处理电路包括信号放大器A、信号比较器C、信号存储器L。如上所述的光电探测器或者电荷探测器收集到的电信号，首先通过信号放大器A对所述电信号Vin_a进行低噪声放大，输出放大后的电信号Vout_a。所述放大后的电信号Vout_a通过所述信号比较器C与参考电信号Vref比较之后产生一个数字电信号Vout_d。所述数字电信号Vout_d在全局频闪信号Strobe的控制下存入所述信号存储器L中，所述信号存储器L输出状态电信号State用于表示该像素有没有探测到信号。

所述读出电路100，用于根据所述像素集群电路200接收感应信息的先后顺序的优先级读出所述状态电信号，根据所述状态电信号获取所述像素集群电路200的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路，复位所述集群地址信息对应的像素集群电路200。具体的，所述读出电路100，用于根据优先级统一读出所述像素集群电路200中所有状态电信号。

需要说明的是，信息采集电路为外置电路，图中并未示出，并不影响本实施例的解释说明。本发明采用的读出架构是一种“集群优先级编码”读出电路。其在物理布局上采用双列集群读出结构。“集群优先级编码”也是一种数据驱动的读出方式，只读出有信号的集群，相较于“像素优先级编码”读出来说是一种并行读出，一次读出操作可以读出多个击中像素，因而可以成几倍的缩短读出时间。当两列集群中有某些集群被击中时，“集群优先级编码”读出电路将最高优先级的击中集群的地址逐级别编码并输出到列的底部，同时选中该集群，并将该集群内的击中像素分布信息通过总线传输到列的底部。外围的系采集电路接获取到击中集群地址和集群内部击中像素分布信息后复位当前集群。该集群被复位后，次高优先级的击中集群将变成最高优先级集群，并按照同样的方式被读出和复位。以此类推，所有被击中的集群将被依次读出。可以看出这种读出架构是一种数据驱动的并行零压缩读出，像素芯片的读出时间可以得到大幅度的缩短。

所述读出电路100包括总线开关电路101、优先级编码电路102及信息处理总线103。参考图3，图3为本发明像素传感电路第一实施例总线开关电路的逻辑电路图。图4为本发明像素传感电路第一实施例优先级编码电路的逻辑电路图。

所述总线开关电路101的输入端和所述信号处理电路203的输出端连接，所述总线开关电路101的第一输出端和所述优先级编码电路102连接，所述总线开关电路101的第二输出端和所述信息处理总线103的输入端连接，所述优先级编码电路102的输出端和所述信息处理总线103的输入端连接，所述信息处理总线103的输出端和所述信号采集电路(图中未示出)连接。

所述总线开关电路101包括多个或门OR，所述总线开关电路中的或门OR和所述像素集群电路200一一对应；所述或门OR用于接收对应的像素集群电路200输出的状态电信号，并将所述状态电信号转换为集群地址信号发送至所述优先级编码电路102。

需要说明的是，本实施例中以3×3的像素阵列组成一个集群对应的总线开关电路101进行讲解，具体实施中不对像素的个数进行限制。

所述总线开关电路101，还用于将所述状态电信号发送至所述信息处理总线103。

应当理解的是，本实施例中所述或门OR为快速或门。总线开关电路101接收像素集群电路200内9个像素的信号处理电路203输出的状态电信号State，并通过快速或门电路产生有效电信号Valid，所述有效电信号Valid被输出至优先级编码电路，表明该像素集群电路200被击中。

所述总线开关电路101，用于根据所述集群使能信号控制所述信息处理总线103的开启，以使所述信息处理总线103获取集群地址信息。

需要说明的是，所述总线开关电路101接收所述优先级编码电路102输出的地址使能信号Addr_En，根据地址使能信号Addr_En打开或者关闭信息处理总线103。所述信息处理总线103用于表征所述像素集群电路200内部被击中像素的形状信息，物理布局上的一列所述像素集群电路200共用同一个所述信息处理总线103。

所述信息处理总线101，用于根据所述状态电信号获取像素分布信息，并将所述集群地址信息和所述像素分布信息发送至信息采集电路。

需要说明的是，信息处理总线103将由阵列底部的信息采集电路采集。所述信息采集电路为外围电路，图中未示出，但不影响本实施例的解释说明。所述总线开关电路101还用于接收所述优先级编码电路102输出的同步信号Sync，并输出集群复位信号Cluster_Reset给像素集群电路200内部的9个像素电路201，用于复位被击中的像素。

所述优先级编码电路102，用于根据优先级接收所述集群地址信号，并将所述集群地址信号转换为集群使能信号发送至所述总线开关电路101。

需要说明的是，所述优先级编码电路102是一个基于优先级逻辑的仲裁树。物理布局上，所述优先级编码电路102被摆放在两列所述像素集群电路200之间，用于读出和复位击中的所述像素集群电路200。参考图4，为便于解释说明，图4为4个像素集群电路200对应的优先级编码电路102，其中，时钟同步信号SYNC是由芯片外围传播而来的门控时钟信号，所述时钟同步信号SYNC用于复位最高优先级的像素集群电路200。VALID是有像素集群电路200击中的标志信号。该树形结构的节点包括3个基本单元：一个快速或门电路用于接收状态电信号State并产生标志信号VALID，将所述标志信号VALID输出到外围电路。一个地址编码器，根据优先级来产生每个节点的地址。根据优先级逻辑为上一级产生地址使能信号ADDR_EN。所述地址使能信号ADDR_EN被用于选中最高优先级的击中像素集群电路200，并输出其地址。一个复位解码器接收上级节点输出的时钟同步信号SYNC，根据优先级逻辑为下一级节点输出同步信号Sync。所述同步信号Sync被用于复位最高优先级的击中像素集群电路200。

所述优先级编码电路102，还用于在像素集群电路200被读出后，根据读出顺序和所述集群地址信息对所述像素集群电路200复位。

易于理解的是，基于上述优先级编码电路102，读出电路100仅读出被击中的像素集群电路200，在读出时，根据被击中的顺序的优先级读出，复位时也根据被击中的顺序的优先级复位。

本实施例，通过设置上述电路，构成一种基于多像素共用读出电路架构的智能CMOS像素传感器电路，可以大大缩小像素面积，提高像素芯片的位置分辨能力。可以使当前智能CMOS像素传感器芯片的位置分辨率和读出速度得到大幅度的提升。

基于本发明像素传感电路第一实施例，提出本发明像素传感电路第二实施例，参考图5，图5为本发明像素传感电路第二实施例以树形结构读出的结构示意图。

易于理解的是，图5中以16个像素集群电路200对应的读出结构为例进行说明，具体实施中可包含更多的集群。CLK为外围信号采集电路输入的时钟控制信号。

需要说明的是，有效电信号VALID从仲裁树的最低一级传播到最高一级。若所述像素集群电路200被击中，通过快速或门链路，输出有效电信号VALID。同时优先级编码使能前一级的地址输出，进入读出阶段。在读出阶段，当接收到有效电信号VALID时，一个同步信号Sync传回到被击中所述像素集群电路200，读出所述像素集群电路的地址。在集群地址信息被读出之后的同一个时钟周期内，结合优先级逻辑，在树形结构的最低一级，所述同步信号Sync仅用于复位最高优先级的所述像素集群电路200。在所述同步信号Sync的传播过程中，被复位的所述像素集群电路200的地址也传播到列的底端。地址线被三态门管控，当接收到的地址使能信号Addr_En为高时被使能，为低时输出高阻态。所述高阻态指的是输出或输入的电阻非常大，所述高阻态的极限状态可以认为悬空或开路。在所述同步信号Sync的下降沿，被读像素的状态寄存器将被复位，然后新的有效电信号VALID和内部信号传播，就这样，下一个像素会在随后的同步周期被读出。

本实施例通过上述的感应电路、信号处理电路和读出电路即可实现基于集群优先级读出架构的超快读出、超高位置分辨率像素传感器电路，有效缩减了像素传感电路的占用面积，提升像素传感器的精度，同时像素芯片的读出时间可以得到大幅度的缩短。

基于上述像素传感器电路，本发明还提供了一种像素传感电路控制方法，参照图6，图6为本发明一种像素传感电路控制方法第一实施例的流程示意图。

本实施例中，所述像素传感电路控制方法包括以下步骤：

步骤S10：像素集群电路采集感应信息并将所述感应信息转换为状态电信号。

需要说明的是，本发明去掉了单像素中的读出电路，这样一来，单像素中就只包含感应电路和信号处理电路，采取多个像素组成一个集群(Cluster)，共用读出一套读出电路的方案。一个可以由2×2的像素阵列、3×3的像素阵列或者4×4的像素阵列组成。图1展示的是以3×3的像素阵列组成一个集群的架构。通过去掉单像素中的读出电路可以大大缩小像素面积，因而像素传感器的位置分辨能力可以得到大幅度的提高。

所述像素电路包括感应电路和信号处理电路；所述感应电路的输出端和所述信号处理电路的输入端连接，所述信号处理电路的输出端和所述读出电路连接。每个像素电路对应于一个像素。

所述感应电路，用于接收外界发送的感应信息，并将所述感应信息转换为电信号发送给所述信号处理电路。

需要说明的是，具体来说像素中的感应电路有两种。一种是采用CMOS二极管来做光学成像或者高能粒子检测的光电探测器，当外界光照射像素或者高能粒子穿过像素时，会在像素内部产生电荷，被二极管收集到后交给后面的信号处理电路203进行处理。一种是使用CMOS顶层金属作为电极的电荷探测器，是将标准的CMOS工艺的最顶层的金属层开窗，将顶层金属暴露出来，形成金属电极。在外界施加的电场的作用下，环境中的电荷会被像素的顶层金属电极所吸收，然后交给后面的信号处理电路进行处理。具体实施中，本像素传感电路中采用的感应电路类别不影响本像素传感电路的使用，本发明不对此加以限制。

所述信号处理电路，用于接收所述电信号并将所述电信号转换为状态电信号。所述信号处理电路包括信号放大器、信号比较器、信号存储器。如上所述的光电探测器或者电荷探测器收集到的电信号，首先通过信号放大器对所述电信号进行低噪声放大，输出放大后的电信号。所述放大后的电信号通过所述信号比较器与参考电信号比较之后产生一个数字电信号。所述数字电信号在全局频闪信号的控制下存入所述信号存储器中，所述信号存储器输出状态电信号用于表示该像素有没有探测到信号。

步骤S20：读出电路根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号。

步骤S30：所述读出电路根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路。

具体的，所述读出电路根据优先级统一读出所述像素集群电路中所有状态电信号。

需要说明的是，信息采集电路为外置电路，图中并未示出，并不影响本实施例的解释说明。本发明采用的读出架构是一种“集群优先级编码”读出电路。其在物理布局上采用双列集群读出结构。“集群优先级编码”也是一种数据驱动的读出方式，只读出有信号的集群，相较于“像素优先级编码”读出来说是一种并行读出，一次读出操作可以读出多个击中像素，因而可以成几倍的缩短读出时间。当两列集群中有某些集群被击中时，“集群优先级编码”读出电路将最高优先级的击中集群的地址逐级别编码并输出到列的底部，同时选中该集群，并将该集群内的击中像素分布信息通过总线传输到列的底部。外围电路接获取到击中集群地址和集群内部击中像素分布信息后复位当前集群。该集群被复位后，次高优先级的击中集群将变成最高优先级集群，并按照同样的方式被读出和复位。以此类推，所有被击中的集群将被依次读出。可以看出这种读出架构是一种数据驱动的并行零压缩读出，像素芯片的读出时间可以得到大幅度的缩短。

所述读出电路包括总线开关电路、优先级编码电路及信息处理总线。

所述总线开关电路包括多个或门，所述总线开关电路中的或门和所述像素集群电路一一对应；所述或门用于接收对应的像素集群电路输出的状态电信号，并将所述状态电信号转换为集群地址信号发送至所述优先级编码电路。

需要说明的是，本实施例中以3×3的像素阵列组成一个集群对应的总线开关电路进行讲解，具体实施中不对像素的个数进行限制。

所述总线开关电路将所述状态电信号发送至所述信息处理总线。

应当理解的是，本实施例中所述或门为快速或门。总线开关电路接收像素集群电路内9个像素的信号处理电路输出的状态电信号，并通过快速或门电路产生有效电信号，所述有效电信号被输出至优先级编码电路，表明该像素集群电路被击中。

所述总线开关电路根据所述集群使能信号控制所述信息处理总线的开启，以使所述信息处理总线获取集群地址信息。

需要说明的是，所述总线开关电路接收所述优先级编码电路输出的地址使能信号，根据地址使能信号打开或者关闭信息处理总线。所述信息处理总线用于表征所述像素集群电路内部被击中像素的形状信息，物理布局上的一列所述像素集群电路共用同一个所述信息处理总线。

所述信息处理总线根据所述状态电信号获取像素分布信息，并将所述集群地址信息和所述像素分布信息发送至信息采集电路。

需要说明的是，信息处理总线将由阵列底部的信息采集电路采集。所述信息采集电路为外围电路。所述总线开关电路还用于接收所述优先级编码电路输出的同步信号，并输出集群复位信号给像素集群电路200内部的9个像素电路，用于复位被击中的像素。

所述优先级编码电路根据优先级接收所述集群地址信号，并将所述集群地址信号转换为集群使能信号发送至所述总线开关电路。

需要说明的是，所述优先级编码电路是一个基于优先级逻辑的仲裁树。物理布局上，所述优先级编码电路被摆放在两列所述像素集群电路之间，用于读出和复位击中的所述像素集群电路。为便于解释说明，以4个像素集群电路对应的优先级编码电路为例进行说明，时钟同步信号是由芯片外围传播而来的门控时钟信号，所述时钟同步信号用于复位最高优先级的像素集群电路。是有像素集群电路击中的标志信号。该树形结构的节点包括3个基本单元：一个快速或门电路用于接收状态电信号并产生标志信号，将所述标志信号输出到外围电路。一个地址编码器，根据优先级来产生每个节点的地址。根据优先级逻辑为上一级产生地址使能信号。所述地址使能信号被用于选中最高优先级的击中像素集群电路，并输出其地址。一个复位解码器接收上级节点输出的时钟同步信号，根据优先级逻辑为下一级节点输出同步信号。所述同步信号被用于复位最高优先级的击中像素集群电路。

步骤S40：所述读出电路复位所述集群地址信息对应的像素集群电路。

易于理解的是，基于上述优先级编码电路，读出电路仅读出被击中的像素集群电路，在读出时，根据被击中的顺序的优先级读出，复位时也根据被击中的顺序的优先级复位。

需要说明的是，有效电信号从仲裁树的最低一级传播到最高一级。若所述像素集群电路被击中，通过快速或门链路，输出有效电信号。同时优先级编码使能前一级的地址输出，进入读出阶段。在读出阶段，当接收到有效电信号时，一个同步信号传回到被击中所述像素集群电路，读出所述像素集群电路的地址。在集群地址信息被读出之后的同一个时钟周期内，结合优先级逻辑，在树形结构的最低一级，所述同步信号仅用于复位最高优先级的所述像素集群电路。在所述同步信号的传播过程中，被复位的所述像素集群电路的地址也传播到列的底端。地址线被三态门管控，当接收到的地址使能信号为高时被使能，为低时输出高阻态。所述高阻态指的是输出或输入的电阻非常大，所述高阻态的极限状态可以认为悬空或开路。在所述同步信号的下降沿，被读像素的状态寄存器将被复位，然后新的有效电信号和内部信号传播，就这样，下一个像素会在随后的同步周期被读出。

本实施例方法通过控制上述智能CMOS像素传感器电路，，提高像素芯片的位置分辨能力。可以使当前智能CMOS像素传感器芯片的位置分辨率和读出速度得到大幅度的提升。有效缩减了像素传感电路的占用面积，提升像素传感器的精度，同时像素芯片的读出时间可以得到大幅度的缩短。

此外，为实现上述目的，本发明还提出一种芯片，所述芯片包括如上所述的像素传感电路。

易于理解的是，所述芯片可以为MAPS(Monolithic Active Pixel Sensors，单片有源像素传感器)像素传感器芯片。

由于本芯片采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

此外，为实现上述目的，本发明还提出一种像素传感器，所述像素传感器包括如上所述的像素传感电路，或运行时实现如上所述的像素传感电路控制方法。

易于理解的是，所述像素传感器可以为单片有源像素传感器。

由于本像素传感器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

应当理解的是，以上仅为举例说明，对本发明的技术方案并不构成任何限定，在具体应用中，本领域的技术人员可以根据需要进行设置，本发明对此不做限制。

需要说明的是，以上所描述的工作流程仅仅是示意性的，并不对本发明的保护范围构成限定，在实际应用中，本领域的技术人员可以根据实际的需要选择其中的部分或者全部来实现本实施例方案的目的，此处不做限制。

此外，需要说明的是，在本文中，术语“包括”、“包括”或者其任何其他变体意在涵盖非排他性的包括，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如只读存储器(Read Only Memory，ROM)/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种像素传感电路，其特征在于，所述像素传感电路包括：读出电路、及多个像素集群电路，所述像素集群电路中包括多个像素电路；所述读出电路的输入端和所述像素集群电路的输出端连接，所述读出电路的输出端和信息采集电路的输入端连接，其中，

所述像素集群电路，用于采集感应信息并将所述感应信息转换为状态电信号；

所述读出电路，用于根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号，根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路，复位所述集群地址信息对应的像素集群电路。

2.如权利要求1所述的像素传感电路，其特征在于，所述像素电路包括感应电路和信号处理电路；所述感应电路的输出端和所述信号处理电路的输入端连接，所述信号处理电路的输出端和所述读出电路连接；其中，

所述感应电路，用于接收外界发送的感应信息，并将所述感应信息转换为电信号发送给所述信号处理电路；

所述信号处理电路，用于接收所述电信号并将所述电信号转换为状态电信号；

所述读出电路，用于根据优先级统一读出所述像素集群电路中所有状态电信号。

3.如权利要求2所述的像素传感电路，其特征在于，所述读出电路包括总线开关电路、优先级编码电路及信息处理总线；所述总线开关电路的输入端和所述信号处理电路的输出端连接，所述总线开关电路的第一输出端和所述优先级编码电路连接，所述总线开关电路的第二输出端和所述信息处理总线的输入端连接，所述优先级编码电路的输出端和所述信息处理总线的输入端连接，所述信息处理总线的输出端和所述信号采集电路连接；其中，

所述总线开关电路包括多个或门，所述总线开关电路中的或门和所述像素集群电路一一对应；所述或门用于接收对应的像素集群电路输出的状态电信号，并将所述状态电信号转换为集群地址信号发送至所述优先级编码电路；

所述优先级编码电路，用于根据优先级接收所述集群地址信号，并将所述集群地址信号转换为集群使能信号发送至所述总线开关电路；

所述总线开关电路，用于根据所述集群使能信号控制所述信息处理总线的开启，以使所述信息处理总线获取集群地址信息；

所述总线开关电路，还用于将所述状态电信号发送至所述信息处理总线；

所述信息处理总线，用于根据所述状态电信号获取像素分布信息，并将所述集群地址信息和所述像素分布信息发送至信息采集电路。

4.如权利要求3所述的像素传感电路，其特征在于，所述优先级编码电路，还用于在像素集群电路被读出后，根据读出顺序和所述集群地址信息对所述像素集群电路复位。

5.一种像素传感电路控制方法，其特征在于，所述像素传感电路控制方法基于如权利要求1～4任一项所述的像素传感电路，所述像素传感电路控制方法包括：

像素集群电路采集感应信息并将所述感应信息转换为状态电信号；

读出电路根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号；

所述读出电路根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路；

所述读出电路复位所述集群地址信息对应的像素集群电路。

6.如权利要求5所述的像素传感电路控制方法，其特征在于，所述读出电路根据所述像素集群电路接收感应信息的先后顺序的优先级读出所述状态电信号的步骤，具体包括：

所述感应电路，用于接收外界发送的感应信息，并将所述感应信息转换为电信号发送给所述信号处理电路；

所述信号处理电路，用于接收所述电信号并将所述电信号转换为状态电信号；

所述读出电路，用于根据优先级统一读出所述像素集群电路中所有状态电信号。

7.如权利要求6所述的像素传感电路控制方法，其特征在于，所述读出电路根据所述状态电信号获取所述像素集群电路的集群地址信息和像素分布信息，将所述集群地址信息和所述像素分布信息发送至信息采集电路的步骤，具体包括：

所述或门接收对应的像素集群电路输出的状态电信号，并将所述状态电信号转换为集群地址信号发送至所述优先级编码电路；

所述优先级编码电路根据优先级接收所述集群地址信号，并将所述集群地址信号转换为集群使能信号发送至所述总线开关电路；

所述总线开关电路根据所述集群使能信号控制所述信息处理总线的开启，以使所述信息处理总线获取集群地址信息；

所述总线开关电路将所述状态电信号发送至所述信息处理总线；

所述信息处理总线根据所述状态电信号获取像素分布信息，并将所述集群地址信息和所述像素分布信息发送至信息采集电路。

8.如权利要求7所述的像素传感电路控制方法，其特征在于，所述读出电路复位所述集群地址信息对应的像素集群电路的步骤，具体包括：

所述优先级编码电路在像素集群电路被读出后根据读出顺序和所述集群地址信息对所述像素集群电路复位。

9.一种芯片，其特征在于，所述芯片包括如权利要求1～4任一项所述的像素传感电路。

10.一种像素传感器，其特征在于，所述像素传感器包括如权利要求1～4任一项所述的像素传感电路，所述像素传感器运行时实现如权利要求5～8任一项所述的像素传感电路控制方法。

Images