CN111952441A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN111952441A
CN111952441A CN202010119160.3A CN202010119160A CN111952441A CN 111952441 A CN111952441 A CN 111952441A CN 202010119160 A CN202010119160 A CN 202010119160A CN 111952441 A CN111952441 A CN 111952441A
Authority
CN
China
Prior art keywords
layer
conductive
memory cell
cap
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010119160.3A
Other languages
English (en)
Inventor
庄明谚
林文钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111952441A publication Critical patent/CN111952441A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种存储器装置，其包括自由层、穿隧阻挡层、盖层及分流结构。穿隧阻挡层位于半导体基板上的参考层上。自由层位于穿隧阻挡层上，且盖层位于自由层上。分流结构包括导电材料，并由自由层的外侧侧壁垂直地连续延伸至盖层的外侧侧壁。

Description

存储器装置
技术领域
本发明实施例涉及存储器装置，尤其涉及含有分流结构的磁穿隧接面堆叠。
背景技术
许多现代电子装置含有电子存储器，比如硬盘或随机存取存储器。电子存储器可为挥发性存储器或非易失性存储器。非易失性存储器在无电源的情况下可维持储存数据，而挥发性存储器在失去电源时的数据记忆内容会消失。磁穿隧接面可用于硬盘及/或随机存取存储器，其为次世代存储器解决方案的有力候选。
发明内容
本发明实施例的目的在于提供一种存储器装置以解决上述至少一个问题。
本发明一实施例提供的存储器装置，包括穿隧阻挡层、自由层、盖层以及分流结构。穿隧阻挡层位于半导体基板上的参考层上；自由层位于穿隧阻挡层上；盖层位于自由层上；分流结构包括导电材料并自自由层的外侧侧壁垂直地连续延伸至盖层的外侧侧壁。
本发明一实施例提供的磁阻随机存取存储器装置，包括参考层、穿隧阻挡层、自由层、盖介电层、导电盖层以及导电结构。参考层位于底电极上；穿隧阻挡层位于参考层上；自由层位于穿隧阻挡层上；盖介电层位于自由层上；导电盖层位于盖介电层上；导电结构围绕自由层、盖介电层、与导电盖层，其中导电结构设置为电性耦接自由层至导电盖层。
本发明一实施例提供的存储器装置的形成方法，包括：形成存储器单元堆叠于基板上的下侧内连线层上，其中存储器单元堆叠包括穿隧阻挡层上的自由层、自由层上的盖介电层、与盖介电层上的导电盖层；依据第一掩膜层在存储器单元堆叠上进行第一蚀刻工艺；形成分流结构于导电盖层的外侧侧壁、盖介电层的外侧侧壁、与自由层的外侧侧壁上，以定义磁穿隧接面存储器单元；以及形成顶电极于导电盖层上。
附图说明
图1A为本发明一些实施例中，含有分流结构的磁穿隧接面存储器单元的存储器装置的示意图。
图1B为本发明一些实施例中，图1A的存储器装置的电路图。
图2A至图2E为本发明一些实施例中，图1A的存储器装置的剖视图。
图3为本发明一些其他实施例中，图2E的存储器装置的剖视图。
图4为本发明一些实施例中，分别具有分流结构的两个磁穿隧接面存储器单元的集成电路的剖视图。
图5为本发明一些实施例中，图4的集成电路的切线俯视图，且图5亦显示图4的剖视图的切线。
图6至图9为本发明一些实施例中，形成具有分流结构的磁穿隧接面存储器单元的存储器装置的第一方法的剖视图。
图10至图17为本发明一些实施例中，形成具有分流结构的磁穿隧接面存储器单元的存储器装置的第二方法的剖视图。
图18为本发明一些实施例中，形成含有分流结构的磁穿隧接面存储器单元的存储器装置的方法的流程图。
附图标记如下：
α:角度
BL:位元线
BL1:第一位元线
BL2:第二位元线
dlat:横向距离
d1:第一距离
d2:第二距离
RCAP,104b:串联电阻
SL:源极线
WL:字元线
100a,200a,200b,200c,200d,200e,300:存储器装置
100b:电路
102,410,412:存取晶体管
104:磁穿隧接面存储器单元
104a:可变电阻器
106:底电极
108:参考层
110:穿隧阻挡层
112:自由层
113:盖层
114:盖介电层
116:导电盖层
118:顶电极
120:分流结构
130:第一节点
132:第二节点
202:半导体基板
204,424:源极/漏极区
206,418,420:存取栅极介电层
208,414,416:存取栅极
210:侧壁间隔物
212:层间介电结构
214,444:导电接点
216:第一金属间介电结构
218:底部导电线路
220:底电极通孔
222:第二金属间介电结构
223:存储器单元
223a:第一存储器单元
223b:第二存储器单元
224:顶电极通孔
226:顶部介电结构
228:顶部导电通孔
230:顶部导电线路
240:籽晶层
242:硬偏置层
244:第一侧壁间隔物
250:上侧的侧壁间隔物
252:第一金属间介电层
254:第二金属间介电层
260:第二侧壁间隔物
400:集成电路
404:内连线结构
406:基板
408:浅沟槽隔离区
422:存取侧壁间隔物
426,428,430:金属间介电层
432,434,436:金属化层
438,440,442金属线路
446:导电通孔
450,452:介电保护层
600,700,800,900,1000,1100,1200,1300,1400,1500,1600,1700:剖视图
602,1002:掩膜层
604a,1004a:第一牺牲区
604b,1004b:中心区域
604c,1004c:第二牺牲区
702,1102,1302,1502:蚀刻剂
703:线段
1402:导电层
1800:方法
1802,1804,1806,1808,1810,1812,1814,1816:步骤
具体实施方式
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
磁穿隧接面堆叠包括隔有穿隧阻挡层的第一铁磁膜与第二铁磁膜。一铁磁膜(通常视作参考层)具有固定的磁化方向，而另一铁磁膜(通常视作自由层)具有可变的磁化方向。若参考层与自由层的磁化方向平行，则电子较易穿隧通过穿隧阻挡层，使磁穿隧接面堆叠处于低电阻态。相反地，若参考层与自由层的磁化方向反平行，则电子较不易穿隧通过穿隧阻挡层，使磁穿隧接面堆叠处于高电阻态。如此一来，磁穿隧接面堆叠可在两种电阻状态之间切换，以如低电阻态RP(参考层与自由层的磁化方向平行)的第一状态，与高电阻态RAP(参考层与自由层的磁化方向反平行)的第二状态。由于此二元特性，磁穿隧接面堆叠通常用于存储器单元以储存数字数据，其低电阻态RP对应第一数据状态(如逻辑子0)，而高电阻态RAP对应第二数据状态(如逻辑子1)。
一般而言，磁穿隧接面的参考层、自由层、与穿隧阻挡层形成为具有高垂直磁向异性。高垂直磁向异性的磁穿隧接面具有低写入电流与不同的数据状态。在磁穿隧接面中，金属与氧化物的界面可达高垂直磁向异性。因此为了达到高垂直磁向异性，导电盖层与盖金属氧化物层位于顶电极与自由层之间，使自由层夹设于盖金属氧化物层与穿隧阻挡层之间。然而盖金属氧化物层导入自由层与顶电极之间的串联电阻，因此增加设定电压与磁穿隧接面堆叠的能耗。因此虽然盖金属氧化物层有利于磁穿隧接面堆叠中的高垂直磁向异性，但亦导入串联电阻而劣化磁穿隧接面堆叠的效能。
在一些实施例中，本发明实施例关于含有分流结构的磁穿隧接面堆叠，其提供的磁穿隧接面具有高垂直磁向异性与低串联电阻。磁穿隧接面堆叠包括底电极、参考层、穿隧层、自由层、盖金属氧化物层、导电盖层、顶电极、与分流结构。分流结构电性短接自由层至导电盖层及/或顶电极，而分流结构可缓解盖金属氧化物层的串联电阻效应。因此盖金属氧化物层可增进及/或维持磁穿隧接面堆叠的垂直磁向异性，而分流结构可缓解盖金属氧化物层所导入的串联电阻效应。这可进而维持磁穿隧接面堆叠的高垂直磁向异性、降低设定电压、并降低磁穿隧接面堆叠的能耗。
如图1A所示，存储器装置100a的一些实施例具有盖介电层114与分流结构120。
存储器装置100a包括磁穿隧接面存储器单元104与存取晶体管102。磁穿隧接面存储器单元104包括参考层108、穿隧阻挡层110、自由层112、盖层113、与分流结构120。在一些实施例中，盖层113包括盖介电层114与导电盖层116。在一些实施例中，导电盖层116可包含金属，而盖介电层114可为或可包括金属氧化物如氧化铝、氧化镁、或类似物。
位元线BL经由顶电极118耦接至磁穿隧接面存储器单元104的一端，而源极线SL经由存取晶体管102耦接至磁穿隧接面存储器单元104的另一端。因此施加合适的字元线WL的电压至存取晶体管102的栅极，可电性耦接位元线BL与源极线SL之间的磁穿隧接面存储器单元104。如此一来，在提供合适的偏压条件下，可在两种电阻态之间切换磁穿隧接面存储器单元104以储存数据，其中第一状态为低电阻态(参考层108与自由层112的磁化方向平行)，且第二状态为高电阻态(参考层108与自由层112的磁化方向反平行)。
在一些实施例中，自由层112与盖介电层114之间的金属/氧化物界面，有利于磁穿隧接面的存储器单元104的垂直磁向异性。自由层112的体积可能影响磁穿隧接面存储器单元104的垂直磁向异性。举例来说，若自由层112的体积大，则磁穿隧接面存储器单元104的垂直磁向异性高。反之若自由层112的体积小，则磁穿隧接面存储器单元104的垂直磁向异性低。然而一些实施例中，随着自由层112的体积增加，亦增加盖介电层114的体积以维持磁穿隧接面存储器单元104的垂直磁向异性。盖介电层114可在自由层112与顶电极118之间导入串联电阻。随着盖介电层114的体积增加，亦增加串联电阻。
为了缓解盖介电层114的串联电阻效应，分流结构120直接接触自由层112的外侧侧壁、盖介电层114的外侧侧壁、与导电盖层116的外侧侧壁，并沿着自由层112的外侧侧壁、盖介电层114的外侧侧壁、与导电盖层116的外侧侧壁连续延伸。分流结构120包括的导电结构设置为直接电性耦接自由层112至导电盖层116及/或顶电极118，以降低盖介电层114的串联电阻。这有利于增加或维持磁穿隧接面存储器单元104的高垂直磁向异性、降低设定电压、并减少磁穿隧接面存储器单元104的能耗。
图1B为一些实施例中，图1A的存储器装置100a的电路100b。
电路100b包括磁穿隧接面存储器单元104电性耦接至存取晶体管102。磁穿隧接面存储器单元104包括可变电阻器104a、串联电阻104b、与分流结构120。串联电阻104b(如RCAP)对应盖介电层(如图1A的盖介电层114)导入的电阻。分流结构120自电性耦接至可变电阻器104a的第一节点130，延伸至电性耦接至位元线BL的第二节点132。因此分流结构120可减少串联电阻104b(如RCAP)的效应，通过保留盖介电层(如图1A的盖介电层114)以增进及/或维持磁穿隧接面存储器单元104的垂直磁向异性。此外，可变电阻器104a的电阻态及/或电阻值可对应磁穿隧接面存储器单元104的电阻态，比如低电阻态RP(比如对应状态0)与高电阻态RAP(比如对应状态1)。操作磁穿隧接面存储器单元104时，当参考层(如图1A的参考层108)与自由层(如图1A的自由层112)的磁化方向平行(比如两者的方向均朝上)，则可变电阻器104a具有低电阻态RP。当参考层(如图1A的参考层108)与自由层(如图1A的自由层112)的磁化方向反平行(比如一者的方向朝上，而另一者的方向朝下)，则可变电阻器104a具有高电阻态RAP。因此磁穿隧接面存储器单元104可具有两个不同电阻态(如低电阻态RP或高电阻态RAP)之一，使磁穿隧接面存储器单元104的磁阻率为(RAP-RP)/(RP)。在一些实施例中，若省略分流结构120(未图示)，则磁穿隧接面存储器单元104的磁阻率可为(RAP-RP)/(RP+RCAP)，即不具分流结构120的磁阻率较低。因此分流结构120可增加磁穿隧接面存储器单元104的磁阻率、降低设定电压、并减少磁穿隧接面存储器单元104的能耗。
图2A为存储器装置200a的剖视图，其对应图1A的存储器装置100a的一些其他实施例。
存储器装置200a包括存取晶体管102与存储器单元223。存取晶体管102位于半导体基板202上。举例来说，半导体基板202可为基体基板(如基体单晶硅基板)或绝缘层上硅基板。存取晶体管102包括源极/漏极区204、存取栅极介电层206、存取栅极208、与侧壁间隔物210。源极/漏极区204位于半导体基板202中，并掺杂至第一导电型态(与存取栅极介电层206下的通道区的第二导电型态相反)。侧壁间隔物210围绕存取栅极介电层206的外侧侧壁与存取栅极208的外侧侧壁。存取晶体管102的源极/漏极区204经由上方的金属层(如导电接点214)电性耦接至存储器单元223。
层间介电结构212位于半导体基板202上。在一些实施例中，层间介电结构212可包含多个层间介电层及/或多种介电材料。导电接点214自底部导电线路218延伸穿过层间介电结构212至源极/漏极区204。第一金属间介电结构216位于层间介电结构212上。底部导电线路218位于第一金属间介电结构216中，并位于底电极通孔220下。底电极通孔220延伸穿过第一金属间介电结构216，并电性耦接存储器单元223至底部导电线路218。在一些实施例中，第一金属间介电结构216包括多个金属间介电层及/或多种介电材料。存储器单元223位于底电极通孔220与第一金属间介电结构216上。存储器单元223位于第二金属间介电结构222中。顶电极通孔224延伸穿过第二金属间介电结构222至存储器单元223。顶电极通孔224经由存储器单元223电性耦接至底电极通孔220。在一些实施例中，第二金属间介电结构222可为或可包含氧化硅、硼硅酸盐玻璃、四乙氧基硅烷氧化物、氮化铝、氧化铝、或类似物。
举例来说，存储器单元223可设置为磁阻随机存取存储器单元、自旋转换扭矩磁阻随机存取存储器单元、或另一合适的随机存取存储器单元。存储器单元223包括底电极106、磁穿隧接面存储器单元104、与顶电极118。磁穿隧接面存储器104包括参考层108、穿隧阻挡层110、自由层112、盖介电层114、导电盖层116、与分流结构120。分流结构120沿着自由层112的侧壁、盖介电层114的外侧侧壁、与导电盖层116的外侧侧壁连续延伸。分流结构120设置为直接耦接自由层112至导电盖层116，以缓解盖介电层114导入的串联电阻效应。因此分流结构120增加存储器单元223的磁阻率、降低设定电压、并降低存储器单元223的能耗。
分流结构120的下表面与穿隧阻挡层110的上表面隔有第一距离d1。在一些实施例中，若分流结构120与穿隧阻挡层110未隔有第一距离d1(第一距离d1可为负值)，则穿隧阻挡层110可直接电性耦接至盖介电层114及/或导电盖层116。这可部分地使存储器单元223无法操作，使磁穿隧接面存储器单元104不能在低电阻态RP与高电阻态RAP之间转换。在另一实施例中，若分流结构120未延伸至自由层112的外侧侧壁上(比如第一距离d1大于自由层112的厚度)，则导电盖层116可能不直接电性耦接至自由层112。这可部分地降低存储器单元223的磁阻率，因为分流结构120不会降低顶电极118与底电极106之间的盖介电层114的串联电阻效应。
分流结构120的上表面与顶电极118的上表面隔有第二距离d2。在一些实施例中，若分流结构120的上表面不高于盖介电层114的上表面(比如第二距离d2大于顶电极118与导电盖层116的厚度)，则导电盖层116可能不直接电性耦接至自由层112。这可部分地减少存储器单元223的磁阻率，因为分流结构120未降低顶电极118与底电极106之间的盖介电层114的串联电阻效应。
顶部介电结构226位于第二金属间介电结构222上。顶部导电通孔228自顶部导电线路230延伸穿过顶部介电结构226至顶电极通孔224，使顶部导电线路230电性耦接至存取晶体管102。在一些实施例中，可在底部导电线路218与顶部导电线路230之间施加电压，以改变存储器单元223的电阻状态。
在一些实施例中，底电极106可为或可包括铜、钽、态、氮化钽、氮化钛、钨、碳、金、银、或类似物。在一些实施例中，参考层108可为或可包括铜、铁、硼、铂、钌、铱、铬、镁、钽、钼、钨、或类似物。在一些实施例中，参考层108可包含多层、多种合金、磁性材料、籽晶层、硬层、钉扎层、或任何上述的组合。在一些实施例中，穿隧阻挡层110可为或可包括金属氧化物、半导体材料、氧化铝、氧化镁、或类似物。在一些实施例中，自由层112可为或可包括铜、铁、硼、铂、钌、铱、铬、镁、钽、钼、钨、或类似钨。在一些实施例中，自由层112可包含多层、多种合金、磁性材料、或任何上述的组合。在一些实施例中，导电盖层116可为或可包括铜、硼化铁、铂、钌、铱、铬、镁、钽、钛、氮化钽、氮化钛、钨、碳、金、银、或类似物。在一些实施例中，顶电极118可为或可包括铜、钽、钛、氮化钽、氮化钛、钨、碳、金、银、或类似物。在一些实施例中，分流结构120可为或可包括铜、钽、钛、氮化钽、氮化钛、钨、碳、铜、铁、硼、铂、钌、铱、铬、镁、钼、或类似物。在一些实施例中，分流结构120可包含自由层112的导电材料、参考层108的导电材料及/或底电极106的导电材料。在一些实施例中，参考层108可具有固定或钉扎的磁向，而自由层112可具有可变或自由的磁向(可在两种或更多的不同磁性极性之间切换，且不同磁性极性各自表示不同的数据状态如不同的二元状态)。在一些实施例中，分流结构120不接触穿隧阻挡层110、参考层108及/或底电极106。
图2B为存储器装置200b的剖视图，其对应图2A的存储器装置200a的一些其他实施例。
图2B为存储器装置(如图2A的存储器装置200a)的一实施例，其中分流结构120的上表面实质上对准顶电极118的上表面。这可进而电性耦接自由层112至顶电极118。
图2C为存储器装置200c的剖视图，其对应图2A的存储器装置200a的一些其他实施例。
图2C一实施例中，存储器装置如图2的存储器装置200a，其中分流结构120封住顶电极通孔224、顶电极118、导电盖层116、盖介电层114、与自由层112的一部分。在一些实施例中，分流结构120不接触穿隧阻挡层110。在其他实施例中，分流结构120的下表面对准自由层112的下表面(未图示)。第一侧壁间隔物244封住参考层108、硬偏置层242、籽晶层240、底电极106、与底电极通孔220。在一些实施例中，籽晶层240可具有(111)晶向的强面心立方结构，有助于磁穿隧接面存储器单元104成长，以降低磁穿隧接面存储器单元104中存在的小缺陷(如晶界)。这可提供高品质的面心立方(111)晶格的磁穿隧接面存储器单元104，并改善磁穿隧接面存储器单元104的磁阻率。在其他实施例中，硬偏置层242可设置为与参考层108的磁性方向相反。在一些实施例中，第一侧壁间隔物244的上表面对准参考层108的上表面。在一些实施例中，第一侧壁间隔物244可为或可包含四乙氧基硅烷的氧化物、氮化铝、氧化铝、氮化硅、氮氧化硅、碳化硅、或类似物。
在一些实施例中，上侧的侧壁间隔物250封住分流结构120。上侧的侧壁间隔物250可包含分流结构120的材料的氧化物。在其他实施例中，第一侧壁间隔物244与上侧的侧壁间隔物250可包含相同材料与大致相同的厚度。上侧的侧壁间隔物250可增进存储器单元223与相邻的半导体装置之间的电性隔离。在其他实施例中，可省略上侧的侧壁间隔物250(未图示)。
如图2D所示，存储器装置200d的剖面图对应图2A的存储器装置200a的一些其他实施例。
图2D为存储器装置(如图2A的存储器装置200a)的一实施例，其中第一侧壁间隔物244封住磁穿隧接面存储器单元104。在一些实施例中，第一侧壁间隔物244设置以电性隔离存储器单元223与相邻的半导体装置(如相邻的存储器单元)。第二金属间介电结构222包括第二金属间介电层254于第一金属间介电层252上，使顶电极118延伸穿过第二金属间介电层254。在其他实施例中，第一侧壁间隔物244的宽度自导电盖层116的上表面朝底电极106的下表面减少。顶电极118的外侧侧壁横向地位于导电盖层116的外侧侧壁之间。
图2E所示的存储器装置200e对应图2A的存储器装置200a的一些其他实施例。
图2E为一实施例中的存储器装置(如图2A的存储器装置200a)，其中分流结构120的下表面低于穿隧阻挡层110的上表面。分流结构120连续地接触导电盖层116、盖介电层114、与自由层112，并沿着盖介电层114自导电盖层116延伸至自由层112。分流结构120包括垂直延伸部分，以及自定义垂直延伸部分的分流结构120的侧壁向外突出的水平延伸部分。
在一些实施例中，分流结构120不接触穿隧阻挡层110及/或穿隧阻挡层110下的存储器单元223中的任何层。第一侧壁间隔物244沿着自由层112的侧壁、穿隧阻挡层110的侧壁、参考层108的侧壁、与底电极106的侧壁延伸。在一些实施例中，分流结构120的水平延伸部分横向延伸越过第一侧壁间隔物244的外侧侧壁。第二侧壁间隔物260围绕第一侧壁间隔物244的外侧侧壁。在一些实施例中，第二侧壁间隔物260的上表面低于穿隧阻挡层110的上表面。在其他实施例中，第一侧壁间隔物244与第二侧壁间隔物260设置为电性隔离自由层112下的存储器单元223的层状物与分流结构120。在一些实施例中，第二侧壁间隔物260可为或可包括四乙氧基硅烷氧化物、氮化铝、氧化铝、或类似物。
如图3所示的剖视图，存储器装置300对应图2E的存储器装置200e的一些其他实施例。
图3为存储器装置(如图2E的存储器装置200e)的一实施例，其中第一存储器单元223a与第二存储器单元223b隔有横向距离dlat。横向距离dlat大到足以使第一存储器单元223a与第二存储器单元223b彼此电性隔离。
如图4所示，集成电路400的剖面图包括第一存储器单元223a与第二存储器单元223b位于内连线结构404中。
集成电路400包括基板406。举例来说，基板406可为基体基板(如基体硅基板)或绝缘层上硅基板。所述实施例说明一或多个浅沟槽隔离区408，其可包含基板406中填有介电材料的沟槽。
两个存取晶体管410与412位于浅沟槽隔离区408之间。存取晶体管410与412分别包括存取栅极414与416、存取栅极介电层418与420、存取侧壁间隔物422、与源极/漏极区424。源极/漏极区424位于存取栅极414及416与浅沟槽隔离区408之间的基板406中，并掺杂为第一导电型态(与存取栅极介电层418与420下的通道区的第二导电型态相反)。举例来说，存取栅极414与416可为掺杂的多晶硅或金属(如铝、铜、或上述的组合)。举例来说，存取栅极介电层418与420可为或可包括氧化物(如氧化硅)或高介电常数介电材料。此处所述的高介电常数介电材料为介电常数大于3.9的介电材料。举例来说，存取侧壁间隔物422的组成可为氮化硅。在一些实施例中，存取晶体管410及/或存取晶体管412可电性耦接至字元线WL，以施加合适的字元线电压至存取栅极414及/或存取栅极416。
内连线结构404配置于基板406上，并包含多个金属间介电层426、428、与430，以及多个金属化层432、434、与436，且上述层状物以交错方式堆叠成层。举例来说，金属间介电层426、428、与430的组成可为低介电常数的介电材料，比如未掺杂的硅酸盐玻璃或氧化物如氧化硅。金属化层432、434、与436包括金属线路438、440、与442，其形成于沟槽中，且组成可为金属如铜或铝。导电接点444自底部的金属化层432延伸至源极/漏极区424及/或栅极414与416，且导电通孔446延伸于金属化层432、434、与436之间。导电接点444与导电通孔446延伸穿过介电保护层450与452(其组成可为介电材料，且可在工艺时作为蚀刻停止层)。举例来说，介电保护层450与452的组成可为氮化物如氮化硅、碳化物如碳化硅、或氧化物如氮氧化硅。举例来说，导电接点444与导电通孔446的组成可为金属如铜或钨。在一些实施例中，金属线路438可电性耦接至源极线SL，使源极线SL可存取存取晶体管410与412的输出。
第一存储器单元223a与第二存储器单元223b设置为分别储存数据状态，其配置于相邻的金属层之间的内连线结构404中。第一存储器单元223a与第二存储器单元223b分别包含参考层108、穿隧阻挡层110、自由层112、盖介电层114、导电盖层116、与分流结构120。第一存储器单元223a与第二存储器单元223b经由金属线路442分别连接至第一位元线BL1与第二位元线BL2。
图5的一些实施例中，图4的集成电路400的俯视图，如图4与图5的切线所示。
在一些实施例中，第一存储器单元223a与第二存储器单元223b可具有方形、矩形、卵形及/或圆形的上视形状。然而在其他实施例中，由于许多蚀刻工艺在实际应用时会圆润化所示的方形角落，造成第一存储器单元223a与第二存储器单元223b具有圆润化角落的方形，或具有圆形。在一些实施例中，第一存储器单元223a与第二存储器单元223b分别配置于金属线路(如图4的金属线路440)上，且分别具有上侧部分以直接电性连接至金属线路442(而不具有通孔或接点于上侧部分与金属线路442之间)。在其他实施例中，通孔、接点、电极及/或电极通孔耦接上侧部分至金属线路442及/或金属线路如图4的金属线路440(未图示)。第一存储器单元223a与第二存储器单元223b的分流结构120分别围绕第一存储器单元223a的外侧侧壁与第二存储器单元223b的外侧侧壁。
图6至图9为本发明一些实施例中，形成具有分流结构的磁穿隧接面存储器单元的存储器装置的第一方法的剖视图600至900。虽然图6至图9所示的剖视图600至900搭配方法说明，但应理解图6至图9所示的结构不限于由说明的方法形成，且结构与方法可各自独立存在。此外，虽然以一连串的步骤说明图6至图9，但应理解这些步骤并不限于所述顺序。在其他实施例中可调换这些步骤的顺序，且此处所述的方法可应用于其他结构。在其他实施例中，可省略附图或说明中一些或全部的一些步骤。
如图6的剖视图600所示，第一金属间介电结构216形成于半导体基板202上。底部导电线路218形成于第一金属间介电结构216中。在一些实施例中，底部导电线路218的形成方法可为镶嵌工艺。举例来说，底部导电线路218可为或可包含铜、铝、或类似物。底电极通孔220形成于第一金属间介电结构216之中与底部导电线路218之上。底电极106形成于第一金属间介电结构216与底电极通孔220上。参考层108形成于底电极106上。穿隧阻挡层110形成于参考层108上。自由层112形成于穿隧阻挡层110上。盖介电层114形成于自由层112上。导电盖层116形成于盖介电层114上。掩膜层602形成于导电盖层116上。掩膜层602覆盖导电盖层116的中心区域604b，并露出第一牺牲区604a与第二牺牲区604c。在一些实施例中，上述层状物的形成方法可采用沉积工艺如化学气相沉积、物理气相沉积、一些其他合适的沉积工艺、或任何上述的组合。在一些实施例中，存储器单元堆叠包括导电盖层116、盖介电层114、自由层112、穿隧阻挡层110、与参考层108。
在一些实施例中，自由层112的厚度为约0.1nm至10nm。在一些实施例中，盖介电层114的厚度为约0.1nm至10nm。在其他实施例中，导电盖层116的厚度为约0.1nm至10nm。
如图7的剖视图700所示，进行移除工艺以移除导电盖层116的一部分与导电盖层116下的部分层状物，以定义磁穿隧接面存储器单元104。通过移除工艺(比如在移除工艺时再沉积导电材料于下述的外侧侧壁上)，可形成分流结构120于自由层112的外侧侧壁、盖介电层114的外侧侧壁、与导电盖层116的外侧侧壁上。在一些实施例中，移除工艺包括进行蚀刻工艺，并使第一牺牲区与第二牺牲区(如图6的第一牺牲区604a与第二牺牲区604c)中的掩膜层(如图6的掩膜层602)下的层状物暴露至一或多种蚀刻剂702。
举例来说，可由光光刻与蚀刻工艺及/或一些其他合适的图案化工艺进行蚀刻工艺。在一些实施例中，蚀刻工艺可包含溅镀蚀刻工艺或等离子体蚀刻工艺，其采用的蚀刻剂颗粒可由角度α入射至半导体基板202上的一或多层上。在一些实施例中，与半导体基板202的上侧表面垂直的线段703相对的角度α近似于-60°至60°。可最佳化及/或调整蚀刻工艺的角度α与功率，以控制分流结构120形成于自由层112的外侧侧壁、盖介电层114的外侧侧壁、与导电盖层116的外侧侧壁上。在一些实施例中，可在蚀刻工艺时最佳化及/或调整蚀刻工艺的角度α与功率，以利形成导电材料于穿隧阻挡层110的外侧侧壁上。在其他实施例中，若导电材料形成于穿隧阻挡层110的外侧侧壁上，其可能使参考层108与自由层112之间的电穿隧效应功能失效，即可能使磁穿隧接面存储器单元104无法操作。在其他实施例中，蚀刻工艺可为等离子体蚀刻工艺，其采用的电源如变压器耦合等离子体源、电感耦合等离子体源或类似物的功率近似于200V至1200V。
在一些实施例中，蚀刻工艺包括至少三次主要蚀刻工艺与之后的修整蚀刻的循环(总共至少六次工艺及/或蚀刻)。举例来说，主要蚀刻工艺可包含高功率蚀刻(近似400V至1200V)，其具有小角度α的一或多种蚀刻剂702(比如角度α近似于10°至45°及/或-10°至-45°)。此外，修整蚀刻可包含低功率蚀刻(近似于100V至400V)，其具有大角度α的一或多种蚀刻剂702(比如角度α近似于30°至60°及/或-30°至-60°)。在一些实施例中，可采用主要蚀刻工艺以形成磁穿隧接面存储器单元104的形状，并同时再沉积导电材料于磁穿隧接面存储器单元104的外侧侧壁上(比如形成分流结构120)。在其他实施例中，可采用修整蚀刻以减少再沉积导电材料于穿隧阻挡层110的上表面下的磁穿隧接面存储器单元104的外侧侧壁上。在一些实施例中，一或多个蚀刻剂可为或可包含氩气、氦气、或类似物。
在一些实施例中，进行蚀刻工艺使分流结构120的下表面与穿隧阻挡层110的上表面隔有第一距离d1。在一些实施例中，若分流结构120与穿隧阻挡层110未隔有第一距离d1，则穿隧阻挡层110可直接电性耦接至盖介电层114及/或导电盖层116。这可部分地使磁穿隧接面存储器单元104无法操作。在其他实施例中，若分流结构120未延伸于自由层112的外侧侧壁上，则导电盖层116可能不直接电性耦接至自由层112。这可部分地降低磁穿隧接面存储器单元104的磁阻率，因为分流结构120可不降低顶电极118与底电极106之间的盖介电层114的串联电阻效应。
在一些实施例中，进行蚀刻工艺使分流结构120的上表面与导电盖层116的上表面隔有第二距离d2。在一些实施例中，若分流结构120的上表面未高于盖介电层114的上表面，则导电盖层116可能不直接电性耦接至自由层112。这可部分地减少磁穿隧接面存储器单元104的磁阻率，因为分流结构120可不降低顶电极118与底电极106之间的盖介电层114的串联电阻效应。在一些实施例中消除第二距离d2，使分流结构120的上表面对准或高于导电盖层116的上表面(未图示)。
如图8的剖视图800所示，在磁穿隧接面存储器单元104与底电极106周围形成第一侧壁间隔物244。此外，在第一侧壁间隔物244周围形成第一金属间介电层252。
如图9的剖视图900所示，第二金属间介电层254形成于第一金属间介电层252上。顶电极118形成于磁穿隧接面存储器单元104上，使顶电极118延伸穿过第二金属间介电层254以定义存储器单元223。顶部介电结构226形成于第二金属间介电层254上。在一些实施例中，顶部介电结构226可包含一或多个介电层。顶电极通孔224形成于存储器单元223上，并接触顶电极118的上侧表面。顶部导电通孔228形成于顶电极通孔224上，而顶部导电线路230形成于顶部导电通孔228上。在一些实施例中，顶部导电通孔228及/或顶部导电线路230的形成方法可为镶嵌工艺及/或双镶嵌工艺。举例来说，顶部导电通孔228与顶部导电线路230可为或可包含铝、铜、或类似物。举例来说，顶电极通孔224可为或可包含钛、钨、氮化钛、或类似物。
图10至图17为本发明一些实施例中，形成具有分流结构的磁穿隧接面存储器单元的存储器装置的第二方法的剖视图1000至1700。虽然图10至图17所示的剖视图1000至1700搭配方法说明，但应理解图10至图17所示的结构不限于由说明的方法形成，且结构与方法可各自独立存在。此外，虽然以一连串的步骤说明图10至图17，但应理解这些步骤并不限于所述顺序。在其他实施例中可调换这些步骤的顺序，且此处所述的方法可应用于其他结构。在其他实施例中，可省略附图或说明中一些或全部的一些步骤。
如图10的剖视图1000所示，第一金属间介电结构216形成于半导体基板202上。底部导电线路218形成于第一金属间介电结构216中。在一些实施例中，底部导电线路218的形成方法可为镶嵌工艺。举例来说，底部导电线路218可为或可包含铜、铝、或类似物。底电极通孔220形成于第一金属间介电结构216中，且位于底部导电线路218上。底电极106形成于第一金属间介电结构216与底电极通孔220上。参考层108形成于底电极106上。穿隧阻挡层110形成于参考层108上。自由层112形成于穿隧阻挡层110上。盖介电层114形成于自由层112上。导电盖层116形成于盖介电层114上。掩膜层1002形成于导电盖层116上。掩膜层1002覆盖导电盖层116的中心区域1004b，并露出第一牺牲区1004a与第二牺牲区1004c。在一些实施例中，上述层状物的形成方法可采用沉积工艺如化学气相沉积、物理气相沉积、一些其他合适的沉积工艺、或任何上述的组合。在一些实施例中，存储器单元堆叠包括导电盖层116、盖介电层114、自由层112、穿隧阻挡层110、与参考层108。
如图11的剖视图1100所示，进行第一移除工艺移除导电盖层116的一部分与其下的层状物的部分，以定义磁穿隧接面存储器单元104。在一些实施例中，移除工艺包括进行蚀刻工艺，并使第一牺牲区与第二牺牲区(如图10的第一牺牲区1004a与第二牺牲区1004b)中的掩膜层(如图10的掩膜层1002)之下的层状物暴露至一或多种蚀刻剂1102。在一些实施例中，一或多种蚀刻剂1102可为或可包括氩气。在一些实施例中，以此方式进行第一移除工艺，以减少再沉积于磁穿隧接面存储器单元104的外侧侧壁上的导电材料。在其他实施例中，在第一移除工艺时可进行一或多道修整蚀刻工艺以移除磁穿隧接面存储器单元104的外侧侧壁上的多余材料(如导电材料)。在一些实施例中，以图7所述的方法设置及/或进行一或多道修整蚀刻。
如图12的剖视图1200所示，第一侧壁间隔物244形成于磁穿隧接面存储器单元104与底电极106周围。此外，第二侧壁间隔物260形成于第一侧壁间隔物244周围。在一些实施例中，第一侧壁间隔物244的材料与第二侧壁间隔物260的材料不同。
如图13的剖视图1300所示，进行第二移除工艺以移除第一侧壁间隔物244与第二侧壁间隔物260的部分。在一些实施例中，第二移除工艺包括进行蚀刻工艺，并使第一侧壁间隔物244与第二侧壁间隔物260暴露至一或多种蚀刻剂1302。在一些实施例中，一或多种蚀刻剂1302可为或可包括氩气。在其他实施例中，在进行第二移除工艺之前先形成掩膜层(未图示)于导电盖层116上，并在图案化第一侧壁间隔物244与第二侧壁间隔物260之后移除掩膜层(未图示)。
进行第二移除工艺，以露出导电盖层116的外侧侧壁、盖介电层的外侧侧壁、与自由层112的外侧侧壁。此外，在进行第二移除工艺之后，穿隧阻挡层110的外侧侧壁、参考层108的外侧侧壁、与底电极106的外侧侧壁维持覆盖第一侧壁间隔物244及/或第二侧壁间隔物260。
如图14的剖视图1400所示，导电层1402形成于导电盖层116、第一侧壁间隔物244、与第二侧壁间隔物260上。导电层1402直接接触导电盖层116的外侧侧壁、盖介电层114的外侧侧壁、与自由层112的外侧侧壁。导电层1402与穿隧阻挡层110的外侧侧壁、参考层108的外侧侧壁、与底电极106的外侧侧壁隔有第一侧壁间隔物244及/或第二侧壁间隔物260。
如图15的剖视图1500所示，进行第三移除工艺以移除导电层(如图14的导电层1402)的一部分，以定义分流结构120。在一些实施例中，第三移除工艺包括进行蚀刻工艺并使导电层(如图14的导电层1402)暴露至一或多种蚀刻剂1502。在一些实施例中，一或多种蚀刻剂1502可为或可包含氩气。在一些实施例中，在进行第三移除工艺之前先形成掩膜层(未图示)于导电层(如图14的导电层1402)上，且在图案化导电层(如图14的导电层1402)之后移除掩膜层(未图示)。在其他实施例中，第三移除工艺可包含毯覆性的蚀刻工艺(比如无掩膜的蚀刻工艺)。在其他实施例中，分流结构120连续地延伸于导电盖层116的外侧表面与导电盖层116的上表面上(未图示)。
在一些实施例中，分流结构120的下侧表面与穿隧阻挡层110的上表面隔有第一距离d1。在一些实施例中，若分流结构120与穿隧阻挡层110未隔有第一距离d1(第一距离d1可为负值)，则穿隧阻挡层110可直接电性耦接至盖介电层114及/或导电盖层116。这样可能部分地造成磁穿隧接面存储器单元104无法操作。在其他实施例中，若分流结构120不延伸于自由层112的外侧表面上，则导电盖层116可能不直接电性耦接至自由层112。
在一些实施例中，分流结构120的上表面与导电盖层116的上表面隔有第二距离d2。在一些实施例中，若分流结构120的上表面不高于盖介电层114的上表面，则导电盖层116可能不直接电性耦接至自由层112。这可部分地降低磁穿隧接面存储器单元104的磁阻率，因为分流结构不会降低顶电极118与底电极106之间的盖介电层114的串联电阻效应。在一些实施例中可消除第二距离d2，使分流结构120的上表面对准导电盖层116的上表面(未图示)。
如图16的剖视图1600所示，第二金属间介电结构222形成于磁穿隧接面存储器单元104、第一侧壁间隔物244、与第二侧壁间隔物260上。在一些实施例中，第二金属间介电结构222可包含一或多种介电材料的一或多个介电层。顶电极118形成于第二金属间介电结构222中的磁穿隧接面存储器单元104上，以定义存储器单元223。
如图17的剖视图1700所示，顶部介电结构226形成于第二金属间介电结构222上。在一些实施例中，顶部介电结构226可包含一或多个介电层。顶电极通孔224形成于存储器单元223上，并接触顶电极118的上侧表面。顶部导电通孔228形成于顶电极通孔224上，且顶部导电线路230形成于顶部导电通孔228上。在一些实施例中，顶部导电通孔228及/或顶部导电线路230的形成方法可为镶嵌工艺及/或双镶嵌工艺。举例来说，顶部导电通孔228与顶部导电线路230可为或可包括铝、铜、或类似物。举例来说，顶电极通孔224可为或可包括钛、钨、氮化钛、或类似物。
图18所示的方法1800可形成具有分流结构的磁穿隧接面存储器单元。虽然附图及/或说明中的方法1800为一系列的步骤，但应理解方法1800不局限于所述的步骤顺序。因此在一些实施例中，可由所述顺序以外的不同顺序进行步骤及/或同时进行步骤。此外，一些实施例的所述步骤可分成多重步骤，且可在不同时间进行多重步骤或与其他步骤同时进行多重步骤。在一些实施例中，可省略一些所述步骤，且可包含其他未说明的步骤。
在步骤1802中，存储器单元的层状物形成于第一金属间介电结构上，且存储器单元的层状物包括穿隧阻挡层上的自由层、自由层上的盖介电层、与盖介电层上的导电盖层。图6所示的剖视图600对应步骤1802的一些实施例。图10所示的剖视图1000对应步骤1802的一些其他实施例。
在步骤1804中，掩膜层形成于导电盖层上，且掩膜覆盖导电盖层的中心部分。图6所示的剖视图600对应步骤1804的一些实施例。图10所示的剖视图1000对应步骤1804的一些其他实施例。
在步骤1806中，移除掩膜层与存储器单元的层状物的外侧部分。图7所示的剖视图700对应步骤1806的一些实施例。图11所示的剖视图1100对应步骤1806的一些其他实施例。
在步骤1808中，分流结构形成于自由层的外侧表面、盖介电层的外侧表面、与导电盖层的外侧表面上，以定义磁穿隧接面存储器单元。图7所示的剖视图700对应步骤1808的一些实施例。图14与图15所示的剖视图1400与1500对应步骤1808的一些其他实施例。
在步骤1810中，顶电极形成于磁穿隧接面存储器单元上以定义存储器单元。图9所示的剖视图900对应步骤1810的一些实施例。图16所示的剖视图1600对应步骤1810的一些其他实施例。
在步骤1812中，第二金属间介电结构形成于存储器单元上。图9所示的剖视图900对应步骤1812的一些实施例。图17所示的剖视图1700对应步骤1812的一些其他实施例。
在步骤1814中，顶部介电结构与顶电极通孔形成于顶电极上。图9所示的剖视图900对应步骤1814的一些实施例。图17所示的剖视图1700对应步骤1814的一些其他实施例。
在步骤1816中，顶部导电通孔与顶部导电线路形成于顶电极通孔上。图9所示的剖视图900对应步骤1816的一些实施例。图17所示的剖视图1700对应步骤1816的一些其他实施例。
综上所述，本发明一些实施例关于具有分流结构的磁穿隧接面存储器单元。磁穿隧接面存储器单元包括自由层位于穿隧阻挡层上，盖介电层位于自由层上，以及导电盖层位于盖介电层上。分流结构连续地延伸于自由层的外侧侧壁、盖介电层的外侧侧壁、与导电盖层的外侧侧壁上。
在本发明一些实施例中，存储器装置包括：穿隧阻挡层，位于半导体基板上的参考层上；自由层，位于穿隧阻挡层上；盖层，位于自由层上；以及分流结构，包括导电材料并由自由层的外侧侧壁垂直地连续延伸至盖层的外侧侧壁。
在一些实施例中，分流结构的内侧侧壁直接接触自由层的外侧侧壁与盖层的外侧侧壁。
在一些实施例中，分流结构的上侧表面高于盖层的下表面，且分流结构的下侧表面低于自由层的上表面。
在一些实施例中，盖层包括盖介电层上的导电盖层，使盖介电层夹设于导电盖层与自由层之间。
在一些实施例中，分流结构沿着自由层的外侧侧壁、导电盖层的外侧侧壁、与盖介电层的外侧侧壁连续延伸，并直接接触自由层的外侧侧壁、导电盖层的外侧侧壁、与盖介电层的外侧侧壁。
在一些实施例中，分流结构的下侧表面在自由层的上表面与下表面之间，且分流结构的上表面在导电盖层的上表面与下表面之间。
在一些实施例中，分流结构包括参考层的导电材料与自由层的导电材料。
在一些实施例中，存储器装置还包括：位于盖层上的顶电极，其中分流结构的上表面对准顶电极的上表面，且分流结构的下表面在自由层的上表面与下表面之间。
在本发明一些实施例中，磁阻随机存取存储器装置包括：参考层，位于底电极上；穿隧阻挡层，位于参考层上；自由层，位于穿隧阻挡层上；盖介电层，位于自由层上；导电盖层，位于盖介电层上；以及导电结构，围绕自由层、盖介电层、与导电盖层，其中导电结构设置为电性耦接自由层至导电盖层。
在一些实施例中，导电结构的内侧侧壁直接接触自由层、盖介电层、与导电盖层。
在一些实施例中，导电结构的下表面高于自由层的下表面或与自由层的下表面等高。
在一些实施例中，导电结构的下表面高于穿隧阻挡层的上表面。
在一些实施例中，磁阻随机存取存储器装置还包括：顶电极，位于自由层上；以及顶电极通孔，位于顶电极上，其中导电结构由自由层连续地延伸至沿着顶电极通孔的底部延伸的水平面。
在一些实施例中，导电结构直接接触顶电极的外侧侧壁与顶电极通孔的外侧侧壁。
在一些实施例中，导电结构包括垂直延伸部分，与自定义垂直延伸部分的导电结构的侧壁向外突出的水平延伸部分。
在一些实施例中，导电结构具有远离盖介电层的弧形外侧侧壁。
在本发明一些实施例中，存储器装置的形成方法包括：形成存储器单元堆叠于基板上的下侧内连线层上，其中存储器单元堆叠包括穿隧阻挡层上的自由层、自由层上的盖介电层、与盖介电层上的导电盖层；依据第一掩膜层在存储器单元堆叠上进行第一蚀刻工艺；形成分流结构于导电盖层的外侧侧壁、盖介电层的外侧侧壁、与自由层的外侧侧壁上，以定义磁穿隧接面存储器单元；以及形成顶电极于导电盖层上。
在一些实施例中，可在第一蚀刻工艺时形成分流结构。
在一些实施例中，第一蚀刻工艺包括主要蚀刻工艺与之后的修整蚀刻工艺，其中主要蚀刻工艺设置为形成磁穿隧接面存储器单元的形状，而修整蚀刻工艺设置为移除再沉积于自由层的下表面之下的磁穿隧接面存储器单元的外侧侧壁上的导电材料。
在一些实施例中，可在第一蚀刻工艺之后形成分流结构。
上述实施例的特征有利于本技术领域中技术人员理解本发明实施例。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。

Claims (1)

1.一种存储器装置，包括：
一穿隧阻挡层，位于一半导体基板上的一参考层上；
一自由层，位于该穿隧阻挡层上；
一盖层，位于该自由层上；以及
一分流结构，包括一导电材料并自该自由层的外侧侧壁垂直地连续延伸至该盖层的外侧侧壁。
CN202010119160.3A 2019-05-14 2020-02-26 存储器装置 Pending CN111952441A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/411,761 2019-05-14
US16/411,761 US11469369B2 (en) 2019-05-14 2019-05-14 MRAM structure with high TMR and high PMA

Publications (1)

Publication Number Publication Date
CN111952441A true CN111952441A (zh) 2020-11-17

Family

ID=73230882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010119160.3A Pending CN111952441A (zh) 2019-05-14 2020-02-26 存储器装置

Country Status (3)

Country Link
US (2) US11469369B2 (zh)
CN (1) CN111952441A (zh)
TW (1) TW202042343A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063208B2 (en) * 2019-06-28 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded MRAM fabrication process for ion beam etching with protection by top electrode spacer
US11436071B2 (en) * 2019-08-28 2022-09-06 Micron Technology, Inc. Error control for content-addressable memory
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
TWI821466B (zh) * 2019-12-03 2023-11-11 聯華電子股份有限公司 半導體元件及其製作方法
JP2022050059A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及びメモリシステム
US20220352458A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode via and conductive barrier design to eliminate electrical short in memory devices
US11972785B2 (en) 2021-11-15 2024-04-30 International Business Machines Corporation MRAM structure with enhanced magnetics using seed engineering

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130005804A (ko) * 2011-07-07 2013-01-16 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법
US10490741B2 (en) * 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR102384908B1 (ko) * 2015-11-25 2022-04-08 삼성전자주식회사 자성 패턴 세정 조성물, 자성 패턴 형성 방법 및 자기 메모리 장치의 제조 방법
KR102514506B1 (ko) * 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
JP2019160938A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 磁気記憶装置及びその製造方法

Also Published As

Publication number Publication date
US11469369B2 (en) 2022-10-11
US20200365795A1 (en) 2020-11-19
TW202042343A (zh) 2020-11-16
US20220367789A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US10797230B2 (en) Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US11189659B2 (en) Techniques for MRAM MTJ top electrode to via interface
CN111952441A (zh) 存储器装置
CN106356448B (zh) 用于磁隧道结器件的制造技术和相应的器件
CN105977376B (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US11818962B2 (en) Sidewall spacer structure for memory cell
US20210359003A1 (en) Method of forming memory cell
US11910619B2 (en) Method for MRAM top electrode connection
US20220093684A1 (en) Techniques for mram mtj top electrode to via interface
US11189791B2 (en) Integrated circuit and fabrication method thereof
US11944016B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US20240237545A1 (en) Memory device and integrated circuit device
TWI807394B (zh) 半導體裝置以及其製造方法
US11985906B2 (en) Low-resistance contact to top electrodes for memory cells and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201117