CN111886690A - 具有插入物的微电子组件 - Google Patents

具有插入物的微电子组件 Download PDF

Info

Publication number
CN111886690A
CN111886690A CN201980021959.4A CN201980021959A CN111886690A CN 111886690 A CN111886690 A CN 111886690A CN 201980021959 A CN201980021959 A CN 201980021959A CN 111886690 A CN111886690 A CN 111886690A
Authority
CN
China
Prior art keywords
interposer
die
package substrate
electrically coupled
circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980021959.4A
Other languages
English (en)
Inventor
A·阿莱克索夫
J·M·斯万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111886690A publication Critical patent/CN111886690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本文公开了微电子组件以及相关的设备和方法。例如，在一些实施例中，微电子组件可以包括具有高带宽互连的封装基板、具有耦合到封装基板的高带宽电路的第一插入物，其中，第一插入物的高带宽电路电耦合到高带宽互连，以及具有耦合到封装基板的高带宽电路的第二插入物，其中，第二插入物的高带宽电路电耦合到高带宽互连，并且其中，第一插入物经由高带宽互连电耦合到第二插入物。

Description

具有插入物的微电子组件
相关申请的交叉引用
本申请要求2018年6月27日提交的题为"具有插入物的微电子组件（MICROELECTRONICASSEMBLIES HAVING INTERPOSERS）"的第16/020,295号美国非临时专利申请的优先权的权益，其全部内容通过引用并入本文。
背景技术
集成电路(IC)管芯常规地耦合到封装基板以获得机械稳定性并便于连接到诸如电路板之类其它部件。常规基板可实现的互连性受到制造、材料和热考虑等的限制。
附图说明
通过结合附图的以下详细描述，将容易理解各实施例。为了便于描述，相同的附图标记‎表示相同的结构元件。在附图的各图中，通过‎示例的方式而非通过限制的方式示出了各实施例。
图1是根据各种实施例的示例性微电子组件的侧横截面视图。
图2-7是根据各种实施例的示例性微电子组件的侧横截面视图。
图8A是根据各种实施例的微电子组件中的多个插入物的示例性布置的顶视图。
图8B是根据各种实施例的图8A的微电子组件的连接性的示意图。
图9A是根据各种实施例的微电子组件中的多个插入物的示例性布置的顶视图。
图9B-9D是根据各种实施例的图9A的微电子组件的连接性的示意图。
图10A是根据各种实施例的微电子组件中的多个插入物的示例性布置的顶视图。
图10B-10E是根据各种实施例的图10A的微电子组件的连接性的示意图。
图11A-11D是根据各种实施例的微电子组件的制造中的各种阶段的横截面侧视图。
图12是根据各种实施例的制造微电子组件的示例性方法的流程图。
图13是根据本文公开的任何实施例的可以包括在微电子组件中的晶片和管芯的顶视图。
图14是根据本文公开的任何实施例的可以包括在微电子组件中的IC器件的横截面侧视图。
图15是根据本文公开的任何实施例的可以包括在微电子组件中的IC器件组件的横截面侧视图。
图16是根据本文公开的任何实施例的可以包括在微电子组件中的示例性电气设备的框图。
具体实施方式
本文公开了微电子组件以及相关的设备和方法。例如，在一些实施例中，微电子组件可以包括具有高带宽(HBW)互连的封装基板、具有耦合到封装基板的高带宽电路的第一插入物，其中第一插入物的高带宽电路电耦合到高带宽互连；以及具有耦合至封装基板的高带宽电路的第二插入物，其中第二插入物的高带宽电路电耦合至高带宽互连，并且其中，第一插入物经由高带宽互连电耦合至第二插入物。
在多管芯IC封装中的两个或更多个管芯之间传送大量信号是具有挑战性的，除其他外，这是由于这样的管芯的尺寸越来越小、热约束和功率输送约束。本文公开的实施例中的各种实施例可以帮助实现多个IC管芯的HBW互连，相对于常规方法具有改进的功率效率、具有更高的带宽和/或具有更大的设计灵活性。本文公开的微电子组件中的各种微电子组件可以表现出较好的功率输送和信号速度，而同时相对于常规方法减小了封装的尺寸。本文公开的微电子组件对于计算机、平板电脑、工业机器人和消费电子产品(例如，可穿戴设备)中的小型和低轮廓应用以及复杂计算应用可以是特别有利的。
在以下详细描述中，参考形成其一部分的附图，其中相同的标号始终表示相同的部分，并且在附图中通过说明的方式示出了可实施的实施例。应当理解，在不脱离本公开范围的情况下，可以利用其它实施例，并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被理解为限制性的。
在附图中，本文所述的各种设备和组件的示例性结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这些示意图可能并不反映实际工艺限制，当使用例如扫描电子显微镜(SEM)图像或透射电子显微镜(TEM)图像检查本文所述的任何结构时，实际工艺限制可能会导致特征看起来不是那么"理想"。在真实结构的这样的图像中，可能的处理缺陷也是可见的，例如，材料的不完全直的边缘、锥形通孔或其它开口、拐角的无意倒圆角或不同材料层的厚度变化、结晶区域内的偶然螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能还存在这里未列出的但在设备制造领域内常见的其它缺陷。
各种操作可以以最有助于理解所要求保护的主题的方式依次被描述为多个离散的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须依赖于顺序。特别地，这些操作可以不以呈现的顺序来执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加的实施例中，可以执行各种附加的操作，和/或可以省略所描述的操作。
为了本公开的目的，短语"A和/或B"意指(A)、(B)或(A和B)。为了本公开的目的，短语"A、B和/或C"是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。附图不一定是按比例的。尽管许多附图示出了具有平坦壁和直角拐角的直线结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将会表现出圆角、表面粗糙度和其他特征。
可以使用本领域技术人员通常采用的术语来描述说明性实现的各个方面，以将他们工作的实质传达给本领域的其他技术人员。例如，术语"氧化物"、"碳化物"、"氮化物"等是指分别含有氧、碳、氮等的化合物。术语"基本上"、"接近"、"近似"、"靠近"和"大约"如本文所述或如本领域已知的通常是指基于特定值的上下文在目标值的+/-20%内。类似地，指示各种元件的定向的术语，例如"共面"、"垂直"、"正交"、"平行"或元件之间的任何其它角度，如本文所述或如本领域中已知的通常是指基于特定值的上下文在目标值的+/-5-20%内。
本说明书使用短语"在一个实施例中"或"在实施例中"，其可各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语"包括"、"包含"、"具有"等是同义的。如这里所使用的，"封装"和"IC封装"是同义的，如"管芯"和"IC管芯"一样。本文可以使用术语"顶部"和"底部"来解释附图的各种特征，但是这些术语仅仅是为了便于讨论，而不是暗示期望的或需要的定向。如本文所使用的，除非另外指明，术语"绝缘"是指"电绝缘"。
当用于描述尺寸的范围时，短语“在X和Y之间”表示包括X和Y的范围。为了方便起见，短语"图8"可以用来指图8A-8B的附图集合，短语"图9"可以用来指图9A-9D的附图集合，等等。尽管本文可能以单数形式提及某些元件，但是这样的元件可以包括多个子元件。例如，"绝缘材料"可以包括一种或多种绝缘材料。如本文所用，"导电接触"可指导电材料(例如，金属)的一部分，其用作不同部件之间的电接口；导电接触可以凹入部件的表面、部件的表面齐平、或从部件的表面延伸，并且可以采取任何合适的形式(例如，导电焊盘或插座，或导电线或通孔的一部分)。
图1是根据各种实施例的微电子组件100的侧横截面视图。图1中示出了包括在微电子组件100中的多个元件，但是在微电子组件100中可以不存在多个这些元件。例如，在各种实施例中，可以不包括模制材料127、第二级互连137和/或电路板133。此外，图1示出了多个元件，所述多个元件为了易于图示而从随后的附图中省略，但是可以包括在本文公开的任何微电子组件100中。这样的元件的示例包括第二插入物132-2、模制材料127、第二级互连137和/或电路板133。图1的微电子组件100的许多元件包括在附图的其它附图中；当讨论这些附图时，不再重复讨论这些元件，并且这些元件中的任何一个可以采取本文公开的任何形式。在一些实施例中，本文公开的微电子组件100中的各个微电子组件可以用作系统级封装(SiP)，其中包括具有不同功能的多个管芯114。在这样的实施例中，微电子组件100可以被称为SiP。
微电子组件100可包括多个插入物132，其具有耦合到具有HBW互连110的封装基板102的HBW互连电路112。特别地，第一插入物132-1可经由封装基板102中的HBW互连110电耦合至第二插入物132-2。如图1中所示，第一插入物132-1的HBW电路112-1可耦合到封装基板102中的HBW互连110，并且第二插入物132-2的HBW电路112-2可耦合到封装基板102中的HBW互连110，使得第一插入物132-1可经由HBW互连110电耦合到第二插入物132-2。
HBW互连110可以包括波导。波导可以指在其端点之间传送电磁波的任何线性结构。例如，波导可以指电磁波可以在其内传输的矩形金属管。波导可以包括波导滤波器。波导滤波器是一种电子滤波器，其利用波导技术构造成在波导内形成谐振腔，这允许某些频率的信号通过(通带)而其它频率的信号被抑制(阻带)。例如，波导滤波器可以在高频(例如，等于或大于大约100 GHz)处对信号进行滤波，诸如射频(RF)和毫米波/太赫兹(mmWave/THz)，使得波导滤波器可以在RF/mmWave频率处工作(例如，RF波导)。波导通常具有矩形块或立方形形状，其具有在x-y方向上延伸的两个基本平行的水平侧面和在x-z方向上延伸的两个基本平行的垂直壁。波导可以填充有电介质材料或者可以填充有空气。除其他外，不同类型的基于波导的部件的示例包括功率组合器、功率分配器、波导滤波器、定向耦合器、双工器和复用器。波导可以使用光刻工艺集成到电子器件的基板中，使得结构的垂直壁是连续的和/或基本上平的。封装基板102中的波导可以经由互连128连接到插入物132-1、132-2，并且可以提供插入物132-1、132-2之间的HBW互连性。
插入物132可以包括HBW电路112。所述HBW电路可以包括用于生成HBW高频信号以实现插入物之间的HBW数据传输速率的电路。HBW电路112可以包括用于以RF频率发射和接收信号的RF电路。在一些实施例中，HBW电路112可以包括用于以mmWave频率发射信号的电路。插入物132可以是有源插入物，其具有用于经由插入物132将管芯114彼此电耦合的导电路径和/或互连迹线(未示出)。在一些实施例中，插入物132可以具有有源表面和相对的非有源表面或硅表面。当插入物132是有源插入物时，管芯114可以在第一表面上耦合到插入物132的有源表面(例如，其中插入物132的有源表面面向封装基板102并且插入物132的硅表面背向封装基板，如图1所示)，并且管芯114可以在相对的第二表面上耦合到封装基板。在一些实施例中，插入物132可以包括导电路径以将去往/来自封装基板102的功率、接地和/或信号路由到管芯114。在一些实施例中，插入物132可以提供到管芯114的HBW互连性以及一些功率输送，并且封装基板可以提供一些辅助I/O和一些功率输送。在一些实施例中，插入物132可以包括通孔硅(TSV)，用于电耦合插入物132的相对表面上的管芯114(例如，如图5中所示)，或者用于经由插入物中的TSV将管芯114电耦合到封装基板102(例如，如图6中所示)。TSV可从插入物的第一表面延伸到插入物的第二表面。在一些实施例中，插入物132可以是具有用于电耦合相对表面上的管芯的TSV的无源插入物(例如，如图7所示的插入物132-2)。
插入物132可以包括在表面上的接触焊盘或其他导电特征，以进行到管芯114和/或封装基板102的连接。管芯114可经由管芯到插入物(DTI)互连120、122耦合到插入物132。DTI互连120、122可以包括焊料凸起或焊球、引线接合、金属到金属互连、导电粘合剂(诸如各向异性导电膜)或任何其它合适的互连。插入物132可经由插入物到封装基板(ITPS)互连128耦合到封装基板102。ITPS互连128可以包括焊料凸起或焊球、引线接合、金属到金属互连、诸如各向异性导电膜的导电粘合剂、或任何其它合适的互连。在一些实施例中，封装基板102可以是较低密度介质，并且管芯114可以是较高密度介质。在一些实施例中，DTI互连可以具有较高的密度(例如，较细的节距)，并且ITPS互连可以具有较低的密度(例如，较粗的节距)。如本文所用，术语"较低密度"和"较高密度"是相对术语，其表示较低密度介质中的导电路径(例如，包括导电线和导电通孔)大于较高密度介质中的导电路径和/或具有比较高密度介质中的导电路径更大的节距(例如，大至少约5%、至少约15%或至少25%)。在一些实施例中，较高密度介质可以使用修改的半加性工艺或具有先进光刻(具有由先进激光或光刻工艺形成的小垂直互连特征)的半加性构建工艺来制造，而较低密度介质可以是使用标准PCB工艺(例如，使用蚀刻化学以去除不需要的铜区域的标准减性工艺，并且具有由标准激光工艺形成的粗糙垂直互连特征)制造的印刷电路板(PCB)。在一些实施例中，插入物可以包括其他部件，诸如无源器件(例如，电阻器、电容器和/或电感器)，或其他计算部件或电路。
插入物132可以由诸如硅的任何合适的材料形成。插入物132可以具有任何合适的尺寸。在一些实施例中，插入物可具有在约10平方毫米(mm2)至1000 mm2之间(例如，在10mm2至100 mm2之间，或在50 mm2至500 mm2之间)的x-y尺寸，其中x-y尺寸由长度乘以宽度(例如，面积)来限定。在一些实施例中，插入物132可以具有在约10微米/微米（μm）至500μm之间(例如，在10μm至250μm之间，或在200μm至400μm之间)的z高度，其中z高度由厚度限定。在一些实施例中，插入物132可以具有在约50μm至300μm之间(例如，在50μm至200μm之间，或在150μm至300μm之间)的z高度。在一些实施例中，插入物132可以用作散热器以将热量从管芯114去除。
微电子组件100可包括多个管芯114。多个管芯114可以具有第一表面和相对的第二表面，其中，管芯114的第一表面可以耦合到封装基板102，并且管芯114的第二表面可以耦合到插入物132之一。如图1中所示，管芯114-1、114-2、114-3、114-4、114-5、114-6的第一表面可经由第一级互连124耦合到封装基板102，管芯114-1、114-2、114-3的第二表面可经由DTI互连120、122耦合到第一插入物132-1，且管芯114-4、114-5、114-6的第二表面可经由DTI互连耦合到第二插入物132-2。第一级互连124可以包括焊料凸起或焊球、引线接合、金属到金属互连、诸如各向异性导电膜的导电粘合剂、或任何其它合适的互连。在一些实施例中，管芯114、封装基板102和/或插入物132可以包括在一个或多个表面上的接合焊盘或其他导电接触以耦合到互连120、122、124。
管芯114可以执行任何合适的功能，并且可以包括处理设备、存储器、通信设备、传感器或任何其他计算部件或电路。例如，管芯可以包括中央处理单元(CPU)、平台控制器中心(PCH)、存储器管芯(例如，动态随机存取存储器(DRAM))、图形处理单元(GPU)和现场可编程门阵列(FPGA)。在一些实施例中，具有相同或相似功能的管芯114可以设置在单个插入物上。在一些实施例中，具有相同或相似功能的管芯114可以被设置在两个或更多个插入物上。在一些实施例中，具有不同功能的管芯114可以被设置在单个插入物上。管芯114可是单侧管芯(在管芯114仅在单个表面上具有导电接触的意义上)或可以是双侧管芯(在管芯114在两个表面上具有导电接触的意义上)。本文所公开的管芯114可以包括绝缘材料(例如，如本领域已知的，在多个层中形成的电介质材料)和穿过绝缘材料形成的多个导电路径。在一些实施例中，管芯114的绝缘材料可以包括电介质材料，诸如二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧树脂基质材料、或低k或超低k电介质(例如，碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质、光可成像电介质、和/或基于苯并环丁烯的聚合物)。在一些实施例中，管芯114的绝缘材料可以包括半导体材料，诸如硅、锗或III-V族材料(例如氮化镓)以及一种或多种附加材料。例如，绝缘材料可以包括氧化硅或氮化硅。管芯114中的导电路径可包含导电迹线及/或导电通孔，且可以任何合适方式连接管芯114中的任何导电接触 (例如，连接管芯114的同一表面上或不同表面上的多个导电接触)。以下参考图14讨论可包括在本文所公开的管芯114中的示例性结构，管芯114中的导电路径可适当地由衬里材料来界定，例如粘合衬里和/或阻挡衬里。
在一些实施例中，管芯114可以仅包括导电路径，并且可以不包含有源或无源电路。在其它实施例中，管芯114可以包括有源或无源电路(除其他外，例如，晶体管、二极管、电阻器、电感器和电容器)。在一些实施例中，管芯114可以包括一个或多个器件层，所述器件层包括晶体管(例如，如下面参考图14所讨论的)。当管芯114包括有源电路时，在一些实施例中，功率和/或接地信号可以通过封装基板102经由第一级互连124路由到管芯114。在一些实施例中，功率和/或接地信号可以通过封装基板102、通过ITPS互连128路由到插入物132，并且经由插入物132中的导电路径路由到管芯114。
尽管图1示出了封装基板102上的插入物132和管芯114的特定数量和布置，但是这些仅仅是示例性的，并且可以使用任何合适的数量和布置。
封装基板102可以包括绝缘材料(例如，如本领域已知的，在多个层中形成的电介质材料)和通过电介质材料的一个或多个导电路径(例如，包括导电迹线和/或导电通孔，未示出)。在一些实施例中，封装基板102的绝缘材料可以是电介质材料，例如有机电介质材料、阻燃级4材料(FR-4)、双马来酰亚胺三嗪(BT)树脂、聚酰亚胺材料、玻璃增强环氧树脂基体材料、或低k和超低k电介质(例如，碳掺杂电介质、氟掺杂电介质、多孔电介质和有机聚合物电介质)。特别地，当封装基板102是使用标准PCB工艺形成时，封装基板102可以包括FR-4，并且封装基板102中的导电路径可以由通过FR-4的构建层分离的图案化铜片来形成。封装基板102中的导电路径可以适当地由衬里材料来界定，诸如粘合衬里和/或阻挡衬里。
图1的微电子组件100还可包括模制材料127。模制材料127可以围绕封装基板102上的一个或多个插入物132和管芯114延伸。在一些实施例中，模制材料127可以在附接到封装基板102之前设置在插入物132和管芯114上。在一些实施例中，模制材料127可以在附接到封装基板102之后设置在插入物132和管芯114上。在一些实施例中，模制材料127在封装基板102上的一个或多个插入物132之上之前。在一些实施例中，模制材料127可以在一个或多个插入物132和封装基板102之间围绕相关联的管芯114和互连120、122、124延伸；在这样的实施例中，模制材料127可充当底部填充材料。模制材料127可包括多种不同的模制材料(例如，底部填充材料和不同的包覆模制材料)。模制材料127可以是绝缘材料，诸如适当的环氧树脂材料。在一些实施例中，模制材料127可以包括底部填充材料，该底部填充材料是环氧树脂助焊剂，当形成第一级互连124时，该环氧树脂助焊剂帮助将管芯114焊接到封装基板102，然后聚合并封装第一级互连124。模制材料127可以被选择成具有可以减轻或最小化由于微电子组件100中的不均匀热膨胀而引起的管芯114、插入物132和封装基板102之间的应力的热膨胀系数(CTE)。
图1的微电子组件100还可包括电路板133。封装基板102可以通过封装基板102的底表面处的第二级互连137耦合到电路板133。图1中所示的第二级互连137是焊球(例如，用于球栅阵列布置)，但是可以使用任何合适的第二级互连137(例如，针栅阵列布置中的针或连接盘栅格阵列布置中的连接盘)。电路板133可以是例如主板，并且可以具有附接到其的其它部件(未示出)。电路板133可以包括导电路径和其他导电接触(未示出)，用于通过电路板133路由功率、接地和信号，如本领域已知的。在一些实施例中，第二级互连137可以不将封装基板102耦合到电路板133，而是可以替代地将封装基板102耦合到另一IC封装、插入物或任何其他合适的部件。
图2是根据各种实施例的示例性微电子组件的侧横截面视图。如图2所示，微电子组件100可包括具有HBW互连电路112的插入物132，所述HBW互连电路112耦合到具有HBW互连110的封装基板102。插入物132可以包括有源表面170-1和硅表面170-2。插入物132可以经由封装基板102中的HBW互连110电耦合到一个或多个其他插入物132(未示出)。微电子组件100可包括多个管芯114-1、114-2、114-3，其在第一表面上耦合到封装基板102，并且在第二表面上耦合到插入物132的有源表面170-1，使得管芯114可从第一表面和第二表面两者被电接入。封装基板可以包括一个或多个腔106-1、106-2、106-3，分别用于容纳管芯114-1、114-2、114-3。所述腔106可以具有用于容纳管芯114的任何合适的尺寸。例如，管芯114-1、114-2、114-3可以具有不同的厚度，并且腔106-1、106-2、106-3可以被设计成具有不同的深度，使得管芯114的第二表面是平的。
图3是根据各种实施例的示例性微电子组件的侧横截面视图。如图3所示，微电子组件100可包括具有多个HBW互连电路112-1、112-2的插入物132，所述多个HBW互连电路112-1、112-2耦合到具有多个HBW互连110-1、110-2的封装基板102，使得插入物132可经由封装基板102中的HBW互连110-1、110-2耦合到多个其他插入物(未示出)。微电子组件100可包括在第一表面上耦合到封装基板102且在第二表面上耦合到插入物132的多个管芯114-1、114-2、114-3，使得可从第一表面和第二表面两者电接入管芯114。封装基板可包括单个腔106，用以容纳管芯114-1、114-2、114-3。所述腔106可具有用以容纳管芯114的任何适当的尺寸，并且管芯114可一起紧密地间隔。尽管图3示出了容纳三个管芯114的腔106，但是腔106可以容纳任何数量的管芯。
图4是根据各种实施例的示例性微电子组件的侧横截面视图。如图4所示，微电子组件100可包括具有管芯114-7的插入物132，所述管芯114-7电耦合到封装基板102中的HBW互连111。管芯114-7可包括HBW电路113，使得插入物132可经由管芯114-7中的HBW电路113及封装基板102中的HBW互连111电耦合到一个或多个其它插入物132(未图示)。在一些实施例中，管芯114-7可以包括具有RF电路的RF管芯。
图5是根据各种实施例的示例性微电子组件的侧横截面视图。如图5所示，微电子组件100可包括插入物132，其具有设置在第一表面170-1上的多个管芯114-1、114-2、114-3，以及设置在第二表面170-2上的多个管芯114-8、114-9、114-10。第一表面170-1上的管芯114-1、114-2、114-3可通过TSV 134电耦合到第二表面170-2上的管芯114-8、114-9、114-10。在一些实施例中，插入物132可以是无源插入物。在一些实施例中，插入物132可以是有源插入物。例如，插入物132可以是具有第一表面170-1作为有源表面的有源插入物。插入物132可以包括HBW电路112以连接封装基板102中的HBW互连110。
图6是根据各种实施例的示例性微电子组件的侧横截面视图。如图6所示，微电子组件100可包括具有设置在第二表面170-2上的多个TSV 134和多个管芯114-11、114-12、114-13的插入物132。插入物132可通过ITPS互连128耦合到封装基板102。在一些实施例中，插入物132可以是无源插入物。在一些实施例中，插入物132可以是有源插入物。例如，插入物132可以是具有第二表面170-2作为有源表面的有源插入物。插入物132可以包括HBW电路112以连接封装基板102中的HBW互连110。
图7是根据各种实施例的示例性微电子组件的侧横截面视图。如图7所示，微电子组件100可以包括堆叠的插入物132-1、132-2。特别地，微电子组件100可以包括具有多个TSV 134-1的第一插入物132-1和耦合到第一插入物132-1的第二表面170-2的多个管芯114-11、114-12、114-13。第一插入物132-1的第一表面170-1可以通过ITPS互连128耦合到封装基板102。微电子组件100可进一步包括具有多个TSV 134-2的第二插入物132-2，设置在第一表面171-1上的管芯114-11、114-12、114-13，以及设置在第二表面171-2上的管芯114-14、114-15、114-16。第二插入物132-2的第一表面171-1上的管芯114-11、114-12、114-13可通过TSV 134-2电耦合到第二插入物132-2的第二表面171-2上的管芯114-14、114-15、114-16。第二插入物132-2的第一表面171-1可通过互连129耦合到第一插入物132-1的第二表面170-2。在一些实施例中，插入物132可以是无源插入物。在一些实施例中，插入物132可以是有源插入物。例如，第一插入物132-1可以是具有第二表面170-2作为有源表面的有源插入物。第一插入物132-1可包括HBW电路112以连接封装基板102中的HBW互连110。
图8A是根据各种实施例的微电子组件中的多个插入物的示例性布置的顶视图。如图8A所示，封装基板102可以包括具有HBW电路112的四个插入物132。封装基板102可以包括用于形成插入物到插入物连接的HBW互连110。例如，HBW互连110-1、插入物132-1的HBW电路112以及插入物132-2的HBW电路112可在插入物132-1与插入物132-2之间形成HBW连接；插入物132-2和132-3的HBW互连110-2和HBW电路112可以分别形成插入物132-2和插入物132-3之间的HBW连接；HBW互连110-3和插入物132-3和132-4中的HBW电路112可以分别在插入物132-3和插入物132-4之间形成HBW连接；并且，HBW互连110-4和插入物132-4和132-1的HBW电路112可以分别在插入物132-4和插入物132-1之间形成HBW连接。如图8A所示，单独的插入物132可以包括设置在其上的多个管芯114。单独的插入物132可以包括任何合适数量的管芯114，并且管芯114可以具有任何合适的布置。单独的插入物132的管芯114可以经由插入物132中的导电路径(未示出)来耦合。微电子组件100的计算能力可以由插入物的数量(X*Y)乘以每个插入物上的管芯的数量(U*V)来限定。例如，图8A中的微电子组件的计算能力是36(即，(2*2)*(3*3))。插入物的HBW互连性可以为微电子组件和/或系统提供复杂的计算解决方案，以协调跨多个插入物和多个管芯的操作资源，和/或跨多个插入物应用核跳跃算法，以将热负载从一个插入物分布到多个插入物。当插入物包括具有如上参考图4所述的专用HBW电路的管芯时，可以降低微电子组件的计算能力，因为可以从计算运算中省略该管芯。
图8B是根据各种实施例的图8A的微电子组件的连接性的示意图。图8B示出了经由HBW互连的相邻插入物中的每一个之间的HBW连接性。例如，插入物132-1具有到插入物132-2和插入物132-4的直接HBW连接，以及经由与插入物132-2或插入物132-4的HBW互连到插入物132-3的间接HBW连接。
图9A是根据各种实施例的微电子组件中的多个插入物的示例性布置的顶视图。图9A是具有多个插入物132的封装基板102的示例，其中多个管芯114被设计为具有任何数量的HBW插入物到插入物连接。如图9A所示，封装基板102可以包括其上设置有HBW电路112的九个插入物132。封装基板102可包括用于形成插入物到插入物HBW连接的HBW互连110。如图9A中所示，在插入物132-2与插入物132-5之间不存在HBW互连110，并且在插入物132-5与插入物132-8之间不存在HBW互连。
图9B-9D是根据各种实施例的图9A的微电子组件的连接性的示意图。图9B示出了沿着封装基板的周界的相邻插入物中的每一个(即，插入物132-1、132-2、132-3、132-4、132-6、132-7、132-8和132-9)之间经由HBW互连的HBW连接性。例如，插入物132-1具有到插入物132-2和插入物132-4的直接HBW连接，插入物132-3具有到插入物132-2和插入物132-6的直接HBW连接，插入物132-9具有到插入物132-6和插入物132-8的直接HBW连接，以及插入物132-7具有到插入物132-8和插入物132-4的直接HBW连接。图9C示出了沿着第一和第二列插入物(即，插入物132-1-132-6)和第二和第三列插入物(即，插入物132-4-132-9)的相邻插入物中的每一个之间经由HBW互连的HBW连接性。图9D示出图9B和9C的组合连接性。
图10A是根据各种实施例的微电子组件中的多个插入物的示例性布置的顶视图。图10A是具有多个插入物132的封装基板102的另一示例，其中多个管芯114被设计为具有任何数量的插入物到插入物HBW连接。如图10A所示，封装基板102可以包括其上设置有HBW电路112的九个插入物132。封装基板102可包括用于形成插入物到插入物HBW连接的HBW互连110。如图10A所示，在每个相邻插入物132之间存在HBW互连110。
图10B-10E是根据各种实施例的图10A的微电子组件的连接性的示意图。图10B示出了沿着封装基板的周界的相邻插入物(即，插入物132-1、132-2、132-3、132-4、132-6、132-7、132-8和132-9) 中的每一个之间经由HBW互连的HBW连接性以及四个相邻插入物(例如，插入物132-1、132-2、132-4和132-5)中的每一个之间的HBW连接性。图10C示出了沿着第一和第二列插入物(即，插入物132-1-132-6)以及第二和第三列插入物(即，插入物132-4-132-9)的相邻插入物中的每一个之间经由HBW互连的HBW连接性。图10D图示了沿着第一和第二行插入物(即，插入物132-1、132-4、132-7、132-2、132-5和132-8)以及第二和第三行插入物(即，插入物132-2、132-5、132-8、132-3、132-6和132-9)的相邻插入物中的每一个之间经由HBW互连的HBW连接性。图10D和图10E示出了图10B、10C和10D的组合连接性。
任何合适的技术可以用于制造本文公开的微电子组件。图11A-11D是根据各种实施例的微电子组件的制造中的各种阶段的横截面侧视图。尽管以特定的顺序示出以下参考图11A-11D讨论的操作，但是这些操作可以以任何合适的顺序来执行。另外，尽管在图11A-11D中示出了特定的组件，但是下面参考图11A-11D讨论的操作可用于形成任何合适的组件。在图11A-11D的实施例中，可以首先将插入物132和管芯114组装成"复合组件"，然后可以将该复合组件耦合到封装基板102。此方法可允许形成细节距互连时的较紧密公差，且对于相对小的管芯114而言是特别合意的。
图11A示出了在单独的插入物上的多个管芯114之后的两个插入物。特别地，管芯114-1、114-2、114-3电耦合到插入物1132-1，并且管芯114-4、114-5、114-6电耦合到插入物1132-2。插入物1132-1包括HBW电路1112-1，并且插入物1132-2包括HBW电路1112-2。管芯可以使用任何合适的技术耦合到插入物。在一些实施例中，管芯114可经由焊料凸起耦合到插入物1132，如针对管芯114-1、114-6所示，在一些实施例中，管芯可通过铜接合耦合到插入物，如针对管芯114-2、114-3、114-4、114-5所示。在一些实施例中，管芯可使用其它耦合技术耦合到插入物。在一些实施例中，插入物和管芯两者都具有用于耦合的互连结构。在一些实施例中，仅插入物或管芯具有用于耦合的互连结构。
图11B示出了在形成多个互连结构1120、1124(例如，焊球)、多个腔1106和HBW互连1110之后的封装基板。所述腔和互连可被设计成与图11A的插入物的管芯和互连对准。可以使用如上参考图1所述的任何合适的技术来形成封装基板。
图11C示出了在翻转并与图11B的封装基板对准之后的图11A的插入物。
图11D示出了在图11B的封装基板上放置和耦合图11A的插入物之后的组件。如上参考图1所述，可以使用任何合适的技术将管芯和插入物耦合到封装基板。第一和第二插入物的HBW电路可以耦合到封装基板中的HBW互连。可以适当地执行另外的操作(例如，底部填充、包覆成型、或将附加的插入物或管芯附接到封装基板)。
图12是根据各种实施例的制造微电子组件的示例性方法的流程图。在1202处，电耦合第一插入物的表面上的多个管芯，其中第一插入物具有HBW电路。在1204处，电耦合第二插入物的表面上的多个管芯，其中第二插入物具有HBW电路。在一些实施例中，所述第一和第二插入物可以是包括在有源表面上的HBW电路的有源插入物。在一些实施例中，具有HBW电路的管芯可以耦合到第一和第二插入物上的有源表面。在一些实施例中，HBW电路可以包括RF电路。多个管芯可以使用任何合适的技术来电耦合，诸如焊料、铜-铜接合、芯片-芯片接合或如上参考图1所述的任何技术。在一些实施例中，插入物可以是单个插入物。在一些实施例中，插入物可以是可以经历单片化处理的重复单元，在该单片化处理中，每个单元彼此分离以创建单个插入物。在1206处，将第一插入物和第二插入物附接到封装基板，其中该封装基板包括HBW互连。在一些实施例中，第一插入物和第二插入物可以附接到封装基板，其中具有多个管芯的表面面向封装基板。在一些实施例中，第一插入物和/或第二插入物可以附接到封装基板，其中具有多个管芯的表面背对封装基板。如上文参照图1所述，可以使用任何合适的技术将第一插入物和第二插入物附接到封装基板。在1208处，通过将第一插入物的HBW电路和第二插入物的HBW电路电耦合到封装基板中的HBW连接，在第一插入物和第二插入物之间形成HBW连接。在一些实施例中，封装基板中的HBW互连是波导。
本文公开的微电子组件100可包括任何合适的电子器件或被包括在任何合适的电子器件中。图13-16示出了可以包括在或可以包括本文公开的任何微电子组件100中的一个或多个的装置的各种示例。图13是可以包括在本文公开的任何微电子组件100中的晶片1500和管芯1502的顶视图（如管芯114中的任何合适的管芯）。晶片1500可由半导体材料构成，并且可包括具有形成在晶片1500的表面上的IC结构的一个或多个管芯1502。每个管芯1502可以是包括任何合适IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历切割工艺，其中管芯1502彼此分离以提供半导体产品的分立"芯片"。管芯1502可以是本文公开的任何管芯114。管芯1502可以包括一个或多个晶体管(例如，下面讨论的图14的晶体管1640中的一些)、支持电路以将电信号路由到晶体管、无源部件（例如，信号迹线、电阻器、电容器或电感器）和/或任何其它IC部件。在一些实施例中，晶片1500或管芯1502可以包括存储器设备(例如，随机存取存储器(RAM)设备，诸如静态RAM(SRAM)设备、磁性RAM(MRAM)设备、电阻RAM(RRAM)设备、导电桥接RAM(CBRAM)设备等)、逻辑设备(例如，AND（与）、OR（或）、NAND（与非）或NOR（或非）门)或任何其它合适的电路元件。这些设备中的多个可以组合在单个管芯1502上。例如，由多个存储器设备形成的存储器阵列可形成于与处理设备(例如，图16的处理设备1802)或被配置为将信息存储于存储器设备中或执行存储于存储器阵列中的指令的其它逻辑相同的管芯1502上。可以使用管芯到晶片组装技术来制造本文公开的微电子组件100中的各种微电子组件，其中，一些管芯114被附接到包括其他管芯114的晶片1500，并且随后将晶片1500单片化。
图14是可以包括在本文公开的任何微电子组件100中（例如，在任何管芯114中）的IC器件1600的横截面侧视图。IC器件1600中的一个或多个可以被包括在一个或多个管芯1502中(图13)。IC器件1600可以形成在管芯基板1602(例如，图13的晶片1500)上，并且可以包括在管芯(例如，图13的管芯1502)中。管芯基板1602可为由半导体材料系统构成的半导体基板，该半导体材料系统包括例如n型或p型材料系统(或两者的组合)。管芯基板1602可包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体基板。在一些实施例中，管芯基板1602可使用可与硅组合或不与硅组合的替代材料形成，该替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的另外的材料也可用于形成管芯基板1602。尽管这里描述了可以由其形成管芯基板1602的材料的几个示例，但是可以使用可以用作IC器件1600的基础的任何材料。管芯基板1602可为单切管芯(例如，图13的管芯1502)或晶片(例如，图13的晶片1500)的一部分。
IC器件1600可以包括设置在管芯基板1602上的一个或多个器件层1604。器件层1604可以包括形成在管芯基板1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层1604可以包括例如一个或多个源极和/或漏极(S/D)区1620、用于控制S/D区1620之间的晶体管1640中的电流流动的栅极1622、以及用于向/从S/D区1620路由电信号的一个或多个S/D接触1624。晶体管1640可以包括为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极接触等。晶体管1640不限于图14中描绘的类型和配置，并且可以包括各种各样的其它类型和配置，诸如例如平面晶体管、非平面晶体管或者二者的组合。非平面晶体管可以包括FinFET晶体管，诸如双栅晶体管或三栅晶体管，以及卷绕或全环绕栅晶体管，诸如纳米带和纳米线晶体管。
每个晶体管1640可以包括由至少两层形成的栅极1622、栅极电介质和栅极电极。栅极电介质可以包括一层或层堆叠。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可用于栅极电介质中的高k材料的示例包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
栅极电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管1640是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方案中，栅极电极可由两个或更多金属层的堆叠组成，其中一个或多个金属层为功函数金属层且至少一个金属层为填充金属层。为了其它目的，可以包括另外的金属层，诸如阻挡层。对于PMOS晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下面参考NMOS晶体管讨论的任何金属(例如，用于功函数调谐)。对于NMOS晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上面参考PMOS晶体管讨论的任何金属(例如，用于功函数调谐)。
在一些实施例中，当沿着源极-沟道-漏极方向观察为晶体管1640的横截面时，栅极电极可以由U形结构组成，该U形结构包括基本上平行于管芯基板1602的表面的底部部分和基本上垂直于管芯基板1602的顶表面的两个侧壁部分。在其它实施例中，形成栅极电极的金属层中的至少一个可以简单地是基本上平行于管芯基板1602的顶表面的平面层，并且不包括基本上垂直于管芯基板1602的顶表面的侧壁部分。在其它实施例中，栅极电极可以由U形结构和平面非U形结构的组合构成。例如，栅极电极可由形成于一个或多个平面非U形层顶部的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔件可以形成在栅极堆叠的相对侧上以支撑该栅极堆叠。侧壁间隔件可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。形成侧壁间隔件的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔件对；例如，两对、三对或四对侧壁间隔件可形成于栅极堆叠的相对侧上。
S/D区1620可形成在管芯基板1602内，邻近每个晶体管1640的栅极1622。S/D区1620可以使用例如注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到管芯基板1602中以形成S/D区1620。激活掺杂剂并使它们扩散到管芯基板1602中更远的退火工艺可以跟在离子注入工艺之后。在后一工艺中，可首先蚀刻管芯基板1602以在S/D区1620的位置处形成凹部。然后，可以执行外延沉积工艺，以用用于制造S/D区1620的材料填充该凹部。在一些实施方式中，S/D区1620可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂来原位掺杂。在一些实施例中，S/D区1620可以使用一个或多个替代半导体材料形成，诸如锗或III-V族材料或合金。在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区1620。
诸如功率和/或输入/输出(I/O)信号的电信号可以通过设置在器件层1604上的一个或多个互连层(在图14中示出为互连层1606-1610)路由到器件层1604的器件(例如，晶体管1640)和/或从其路由。例如，器件层1604的导电特征(例如，栅极1622和S/D接触1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC器件1600的金属化堆叠（也被称为"ILD堆叠"）。
互连结构1628可以被布置在互连层1606-1610内，以根据各种各样的设计而路由电信号；特别地，该布置不限于在图14中描绘的互连结构1628的特定配置。尽管图14中描绘了特定数目的互连层1606-1610，但本公开的实施例可以包括具有比所描绘的互连层更多或更少的IC器件。
在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线1628a和/或通孔1628b。线1628a可被布置成在与管芯基板1602的其上形成有器件层1604的表面基本上平行的平面的方向上路由电信号。例如，线1628a可以在从图14的角度来看的页面内和页面外的方向上路由电信号。通孔1628b可以被布置成在基本上垂直于其上形成器件层1604的管芯基板1602的表面的平面的方向上路由电信号。在一些实施例中，通孔1628b可将不同互连层1606-1610的线1628a电耦合在一起。
互连层1606-1610可以包括如图14所示的设置在互连结构1628之间的电介质材料1626。在一些实施例中，在互连层1606-1610中的不同互连层中设置在互连结构1628之间的电介质材料1626可以具有不同的成分；在其它实施例中，不同互连层1606-1610之间的电介质材料1626的成分可以相同。
第一互连层1606（称为金属1或“M1”）可以直接形成在器件层1604上方。在一些实施例中，第一互连层1606可以包括线1628a和/或通孔1628b，如图所示。第一互连层1606的线1628a可与器件层1604的接触(例如，S/D接触1624)耦合。
第二互连层1608（称为金属2或“M2”）可以直接形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括通孔1628b以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见，线1628a和通孔1628b在结构上用每个互连层内(例如，在第二互连层1608内)的线划界，但是在一些实施例中，线1628a和通孔1628b可以在结构上和/或在材料上邻接(例如，在双镶嵌工艺期间同时填充)。
根据结合第二互连层1608或第一互连层1606描述的类似技术和配置，可以在第二互连层1608上接连形成第三互连层1610（称为金属3或“M3”）(以及根据需要，附加互连层)。在一些实施例中，IC器件1600中的金属化堆叠1619中"较高"(即，更远离器件层1604)的互连层可以更厚。
IC器件1600可以包括阻焊材料1634(例如聚酰亚胺或类似材料)和形成在互连层1606-1610上的一个或多个导电接触1636。在图14中，导电接触1636被示为采用接合焊盘的形式。导电接触1636可与互连结构1628电耦合并且被配置成将(一个或多个)晶体管1640的电信号路由到其他外部器件。例如，焊料接合可以形成在一个或多个导电接触1636上，以将包括IC器件1600的芯片与另一部件(例如，电路板)机械地和/或电气地耦合。IC器件1600可以包括附加的或替代的结构，以路由来自互连层1606-1610的电信号；例如，导电接触1636可包括将电信号路由至外部部件的其它类似特征(例如，柱)。
在其中IC器件1600是双面管芯的一些实施例中，IC器件1600可以包括在（一个或多个）器件层1604的相对侧上的另一金属化堆叠(未示出)。该金属化堆叠可包括如上文参考互连层1606-1610讨论的多个互连层，以在（一个或多个）器件层和IC器件1600的与导电触点1636相对的侧上的附加导电接触（未示出）之间提供导电路径（例如，包括导电线和通孔）。
在其中IC器件1600是双面管芯的其它实施例中，IC器件1600可包括穿过管芯基板1602的一或多个TSV；这些TSV可以与（一个或多个）器件层1604接触，并且可以在（一个或多个）器件层1604与IC器件1600的与导电接触1636相对的一侧上的附加导电触点(未示出)之间提供导电路径。
图15是可以包括本文公开的任何微电子组件100的IC器件组件1700的横截面侧视图。在一些实施例中，IC器件组件1700可以是微电子组件100。IC器件组件1700包括设置在电路板1702(其可以是例如主板)上的多个部件。IC器件组件1700包含设置在电路板1702的第一面1740及电路板1702的相对第二面1742上的部件；通常，部件可以设置在一个或两个面1740和1742上。下面参考IC器件组件1700讨论的任何IC封装可以采取本文公开的微电子组件100的实施例中的任何合适的实施例的形式。
在一些实施例中，电路板1702可以是包括多个金属层的PCB，所述多个金属层通过电介质材料层彼此分离并通过导电通孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板1702的部件之间路由电信号(可选地与其他金属层结合)。在其它实施例中，电路板1702可为非PCB基板。在一些实施例中，电路板1702可以是例如电路板133。
图15中所示的IC器件组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的插入物上封装结构1736。耦合部件1716可以将插入物上封装结构1736电和机械地耦合到电路板1702，并且可以包括焊球(如图15所示)、插座的公和母部分、粘合剂、底部填充材料和/或任何其它合适的电和/或机械耦合结构。
插入物上封装结构1736可以包括通过耦合部件1718耦合到插入物1704的IC封装1720。耦合部件1718可以采取用于应用的任何合适的形式，诸如上面参考耦合部件1716讨论的形式。尽管图15中示出了单个IC封装1720，但是多个IC封装可以耦合到插入物1704；实际上，附加的插入物可以耦合到插入物1704。插入物1704可提供用于桥接电路板1702和IC封装1720的中间基板。IC封装1720可以是或包括例如管芯(图13的管芯1502)、IC器件(例如，图14的IC器件1600)或任何其它合适的部件。通常，插入物1704可将连接扩展到更宽的节距或将连接重新布线到不同的连接。例如，插入物1704可以将IC封装1720(例如管芯)耦合到耦合部件1716的一组球栅阵列(BGA)导电接触，以便耦合到电路板1702。在图15所示的实施例中，IC封装1720和电路板1702附接到插入物1704的相对侧；在其它实施例中，IC封装1720和电路板1702可附接到插入物1704的同一侧。在一些实施例中，三个或更多个部件可以通过插入物1704的方式互连。
在一些实施例中，插入物1704可形成为PCB，其包括通过电介质材料层彼此分离并通过导电通孔互连的多个金属层。在一些实施例中，插入物1704可由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，插入物1704可由替代的刚性或柔性材料形成，其可包括与上述用于半导体基板的材料相同的材料，诸如硅、锗、以及其它III-V族和IV族材料。插入物1704可包括金属互连1708和通孔1710，包括但不限于TSV 1706。插入物1704可进一步包括嵌入式器件1714，包括无源和有源器件两者。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器件。诸如RF器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件之类的更复杂器件也可形成在插入物1704上。插入物上封装结构1736可以采取本领域已知的任何插入物上封装结构的形式。
IC器件组件1700可以包括通过耦合部件1722耦合到电路板1702的第一面1740的IC封装1724。耦合部件1722可以采取以上参考耦合部件1716讨论的任何实施例的形式，并且IC封装1724可以采取以上参考IC封装1720讨论的任何实施例的形式。
图15中所示的IC器件组件1700包括通过耦合部件1728耦合到电路板1702的第二面1742的层叠封装结构1734。层叠封装结构1734可以包括通过耦合部件1730耦合在一起的IC封装1726和IC封装1732，使得IC封装1726被设置在电路板1702和IC封装1732之间。耦合部件1728和1730可以采取上述耦合部件1716的任何实施例的形式，并且IC封装1726和1732可以采取上述IC封装1720的任何实施例的形式。层叠封装结构1734可以根据本领域已知的任何层叠封装结构来配置。
图16是可以包括本文公开的一个或多个微电子组件100的示例性电气设备1800的框图。例如，电气设备1800的部件中的任何合适的部件可以包括本文公开的IC器件组件1700、IC器件1600或管芯1502中的一个或多个，并且可以布置在本文公开的微电子组件100中的任何微电子组件中。图16中示出了包括在电气设备1800中的多个部件，但是这些部件中的任何一个或多个可以适当地被省略或复制以用于应用。在一些实施例中，包括在电气设备1800中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，这些部件中的一些或全部被制造到单个片上系统(SoC)管芯上。
另外，在各种实施例中，电气设备1800可以不包括图16中所示的部件中的一个或多个，但是电气设备1800可以包括用于耦合到一个或多个部件的接口电路。例如，电气设备1800可不包括显示设备1806，但可包括显示设备1806可耦合到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但是可以包括音频输入或输出设备接口电路(例如，连接器和支持电路)，音频输入设备1824或音频输出设备1808可以耦合到该音频输入或输出设备接口电路。
电气设备1800可包括处理设备1802(例如，一个或多个处理设备)。如本文所使用的，术语"处理设备"或"处理器"可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1802可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、CPU、GPU、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电气设备1800可包括存储器1804，其本身可包括一个或多个存储器设备，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可包括与处理设备1802共享管芯的存储器。该存储器可用作高速缓存存储器且可包括嵌入式动态随机存取存储器(eDRAM)或自旋转移力矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电气设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理用于向和从电气设备1800传输数据的无线通信。术语"无线"及其派生词可用于描述可通过使用调制的电磁辐射经由非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
通信芯片1812可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE802.11家族)、IEEE802.16标准(例如，IEEE802.16-2005修正版)、长期演进（LTE）项目以及任何修正版、更新版和/或修订版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为"3GPP2")等)。兼容IEEE802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX网络是代表微波接入全球互通的首字母缩写词，其是通过IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1812可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生以及被指定为3G、4G、5G及以上的任何其它无线协议来操作。在其它实施例中，通信芯片1812可以根据其它无线协议来操作。电气设备1800可包括天线1822，以便于无线通信和/或接收其它无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，诸如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短距离无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其它的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
电气设备1800可以包括电池/功率电路1814。电池/功率电路1814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1800的部件耦合到与电气设备1800分开的能量源(例如，AC线功率)的电路上。
电气设备1800可包括显示设备1806(或对应的接口电路，如上所述)。显示设备1806可包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备1800可包括音频输出设备1808(或对应的接口电路，如上所述)。音频输出设备1808可以包括生成可听指示器的任何设备，诸如扬声器、耳机或耳塞。
电气设备1800可以包括音频输入设备1824(或对应的接口电路，如上所述)。音频输入设备1824可包含产生表示声音的信号的任何设备，诸如麦克风、麦克风阵列或数字仪器(例如，具有音乐仪器数字接口(MIDI)输出的仪器)。
电气设备1800可包括GPS设备1818(或如上所述的对应接口电路)。GPS设备1818可以与基于卫星的系统通信，并且如本领域已知的可以接收电气设备1800的位置。
电气设备1800可以包括其他输出设备1810(或对应的接口电路，如上所述)。其它输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其它设备提供信息的有线或无线发射机、或附加存储设备。
电气设备1800可以包括其他输入设备1820(或对应的接口电路，如上所述)。其他输入设备1820的示例可包括加速计、陀螺仪、罗盘、图像捕获设备、键盘、诸如鼠标、指示笔、触摸板之类的光标控制设备、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频标识(RFID)读取器。
电气设备1800可以具有任何期望的形状因子，诸如手持或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气设备、服务器或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
以下段落提供了本文所公开的实施例的各种实施例的示例。
示例1是一种微电子组件，包括：具有高带宽互连的封装基板；第一插入物，其具有耦合至所述封装基板的高带宽电路，其中，所述第一插入物的/所述第一插入物上的所述高带宽电路电耦合至所述高带宽互连；以及第二插入物，其具有耦合至封装基板的高带宽电路，其中，第二插入物的/第二插入物上的高带宽电路电耦合至高带宽互连，并且其中，第一插入物经由高带宽互连电耦合至第二插入物。
示例2可以包括示例1的主题，并且还可以指定，所述高带宽互连是波导。
示例3可以包括示例1的主题，并且还可以指定，第一插入物的高带宽电路是射频(RF)电路。
示例4可以包括示例1的主题，并且还可以包括：第一管芯，其具有第一表面和相对的第二表面，其中，第一管芯的第一表面电耦合至所述封装基板的表面，并且第一管芯的第二表面电耦合至第一插入物；以及第二管芯，其具有第一表面和相对的第二表面，其中，第二管芯的第一表面电耦合到封装基板的表面，并且第二管芯的第二表面电耦合到第二插入物。
示例5可以包括示例4的主题，并且还可以指定，封装基板的表面包括腔，并且第一管芯的至少一部分在所述腔内。
示例6可以包括示例4的主题，并且还可以指定，封装基板的表面包括第一腔和第二腔，其中，第一管芯的至少一部分在第一腔内，并且其中，第二管芯的至少一部分在第二腔内。
示例7可以包括示例4的主题，并且还可以指定，封装基板的表面包括腔，并且其中，第一管芯和第二管芯的至少部分在所述腔内。
示例8可以包括示例4的主题，并且还可以指定，第一管芯是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
示例9可以包括示例4的主题，并且还可以指定，第一管芯是中央处理单元和平台控制器中心之一，并且第二管芯是存储器管芯、现场可编程门阵列和图形处理单元之一。
示例10可以包括示例4的主题，并且还可以指定，第一管芯通过具有第一节距的第一互连耦合到封装基板，并且其中，第一插入物通过具有不同于第一节距的第二节距的第二互连耦合到封装基板。
示例11可以包括示例4的主题，并且还可以指定，第一管芯是电耦合到第一插入物的多个管芯之一，并且第二管芯是耦合到第二插入物的多个管芯之一。
示例12可以包括示例4的主题，并且还可以指定，第一插入物具有第一表面和相对的第二表面，其中，第一插入物包括通孔硅，并且其中，第一管芯电耦合到第一插入物的第一表面/在第一插入物的第一表面上，并且微电子组件还包括：第三管芯，其电耦合到第一插入物的第二表面/在第一插入物的第二表面上。
示例13可以包括示例1的主题，并且还可以指定，第一插入物包括通孔硅。
示例14可以包括示例1的主题，并且还可以指定，第一插入物是有源插入物。
示例15可以包括示例1的主题，并且还可以包括：电路板，其耦合到所述封装基板。
示例16是一种微电子组件，包括：封装基板，其包括RF波导；第一插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第一插入物的RF电路电耦合到RF波导；以及第二插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第二插入物的RF电路电耦合到RF波导，并且其中，第一插入物经由RF波导电耦合到第二插入物。
示例17可以包括示例16的主题，并且还可以包括：第一管芯，其具有第一表面和相对的第二表面，其中，第一管芯的第一表面电耦合至所述封装基板的表面，并且第一管芯的第二表面电耦合至第一插入物的第一表面；以及第二管芯，其具有第一表面和相对的第二表面，其中，第二管芯的第一表面电耦合到封装基板的表面，并且第二管芯的第二表面电耦合到第二插入物的第一表面。
示例18可以包括示例17的主题，并且还可以指定，第一管芯是电耦合到第一插入物的多个管芯之一，并且第二管芯是耦合到第二插入物的多个管芯之一。
示例19可以包括示例17的主题，并且还可以指定，第一管芯是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
示例20可以包括示例17的主题，并且还可以指定，第一管芯是中央处理单元和平台控制器中心之一，并且第二管芯是存储器管芯、现场可编程门阵列和图形处理单元之一。
示例21可以包括示例16的主题，并且还可以指定，第一插入物的第一表面与封装基板相对，其中，第一插入物包括通孔硅，并且其中，第一插入物的RF电路通过该通孔硅电耦合到RF波导。
示例22是一种计算设备，包括：微电子组件，包括：封装基板，其包括RF波导；耦合到所述封装基板的第一插入物；RF管芯，所述RF管芯具有第一表面和相对的第二表面，其中，所述RF管芯的第一表面电耦合到RF波导，并且所述RF管芯的第二表面电耦合到第一插入物；以及第二插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第二插入物的RF电路电耦合到RF波导，并且其中，第一插入物经由RF波导电耦合到第二插入物。
示例23可以包括示例22的主题，并且还可以指定，封装基板包括腔，并且RF管芯的至少一部分在所述腔内。
示例24可以包括示例22的主题，并且还可以指定，RF管芯是电耦合到第一插入物的多个管芯中的一个。
示例25可以包括示例24的主题，并且还可以指定，多个管芯中的单独一个不是RF管芯而是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
示例26可以包括示例22的主题，并且还可以指定，RF管芯是第一RF管芯并且RF波导是第一RF波导，其中，封装基板还包括第二RF波导，并且微电子组件还包括：第二RF管芯，所述第二RF管芯具有第一表面和相对的第二表面，其中，所述第二RF管芯的第一表面电耦合到所述第二RF波导，并且所述第二RF管芯的第二表面电耦合到第一插入物；以及第三插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第三插入物的RF电路电耦合到第二RF波导，并且其中，第三插入物经由第二RF波导电耦合到第一插入物。
示例27是一种制造微电子组件的方法，包括：电耦合第一插入物上的多个管芯，其中，所述第一插入物包括高带宽电路；电耦合第二插入物上的多个管芯，其中，所述第二插入物包括高带宽电路；将第一插入物和第二插入物耦合至具有高带宽互连的封装基板；电耦合第一插入物中的高带宽电路和封装基板中的高带宽互连；以及电耦合第二插入物中的高带宽电路和封装基板中的高带宽互连。
示例28可以包括示例27的主题，并且还可以指定，封装基板中的高带宽互连是RF波导。
示例29可包括示例27的主题，并且还可以指定，第一插入物中的高带宽电路是RF电路。
示例30可以包括示例27的主题，并且还可以包括：将第一插入物上/到第一插入物的多个管芯电耦合到所述封装基板。
示例31可以包括示例27的主题，并且还可以包括：将第二插入物上的多个管芯电耦合至所述封装基板。
示例32可以包括示例27的主题，并且还可以包括：将所述封装基板电耦合到电路板。
示例33是一种微电子组件，包括：封装基板，其包括RF波导；第一插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，所述第一插入物的RF电路电耦合到RF波导；第二插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，所述第二插入物的RF电路电耦合到所述RF波导，并且其中，所述第一插入物经由所述RF波导电耦合到第二插入物；多个第一管芯，位于第一插入物的第一表面与封装基板的表面之间，其中，所述多个第一管芯电耦合至第一插入物和封装基板；以及多个第二管芯，位于第二插入物的第一表面与封装基板的表面之间，其中，所述多个第二管芯电耦合至第二插入物和封装基板。
示例34可以包括示例33的主题，并且还可以指定，封装基板包括腔，并且多个第一管芯中的单独的一个的至少一部分在所述腔内。
示例35可以包括示例33的主题，并且还可以指定，所述多个第一管芯中的单独的一个是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
示例36可以包括示例33的主题，并且还可以包括：电路板，其耦合到所述封装基板。
示例37可以包括示例33的主题，并且还可以指定，微电子组件被包括在服务器设备中。
示例38可以包括示例33的主题，并且还可以指定，微电子组件被包括在便携式计算设备中。
示例39可以包括示例33的主题，并且还可以指定，微电子组件被包括在可穿戴计算设备中。
示例40是一种微电子组件，包括：封装基板，其包括高带宽互连；第一插入物，其具有包括高带宽电路的第一表面和相对的第二表面，其中，第一表面具有耦合在其上的第一管芯和第二管芯，其中，所述第一管芯经由第一插入物中的导电路径电耦合至第二管芯，并且其中，第一插入物的第一表面耦合至封装基板的表面；以及第二插入物，其具有包括高带宽电路的第一表面和相对的第二表面，其中，第二表面具有耦合在其上的第三管芯和第四管芯，其中，第三管芯经由第二插入物中的导电路径电耦合至第四管芯，其中，第二插入物的第一表面耦合至封装基板的表面，并且其中，第一插入物经由高带宽互连耦合至第二插入物。
示例41可以包括示例40的主题，并且还可以指定，高带宽互连是波导。
示例42可以包括示例40的主题，并且还可以指定，第一插入物的高带宽电路是射频(RF)电路。
示例43可以包括示例40的主题，并且还可以指定，第二插入物的高带宽电路是RF电路。
示例44可以包括示例40的主题，并且还可以指定，第三管芯是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
示例45可以包括示例40的主题，并且还可以指定，第三管芯是中央处理单元和平台控制器中心之一，并且第四管芯是存储器管芯、现场可编程门阵列和图形处理单元之一。

Claims (25)

1.一种微电子组件，包括：
具有高带宽互连的封装基板；
第一插入物，其具有耦合至所述封装基板的高带宽电路，其中，第一插入物的高带宽电路电耦合至所述高带宽互连；以及
第二插入物，其具有耦合至所述封装基板的高带宽电路，其中，第二插入物的高带宽电路电耦合至所述高带宽互连，并且其中，第一插入物经由所述高带宽互连电耦合至第二插入物。
2.根据权利要求1所述的微电子组件，其中，所述高带宽互连是波导。
3.根据权利要求1所述的微电子组件，其中，第一插入物的高带宽电路是射频(RF)电路。
4.根据权利要求1所述的微电子组件，还包括：
第一管芯，其具有第一表面和相对的第二表面，其中，第一管芯的第一表面电耦合至所述封装基板的表面，并且第一管芯的第二表面电耦合至第一插入物；以及
第二管芯，其具有第一表面和相对的第二表面，其中，第二管芯的第一表面电耦合至所述封装基板的表面，并且第二管芯的第二表面电耦合至第二插入物。
5.根据权利要求4所述的微电子组件，其中，所述封装基板的表面包括腔，并且其中，第一管芯的至少一部分在所述腔内。
6.根据权利要求4所述的微电子组件，其中，所述第一管芯是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
7.根据权利要求4所述的微电子组件，其中，所述第一管芯是中央处理单元和平台控制器中心中的一个，并且所述第二管芯是存储器管芯、现场可编程门阵列和图形处理单元中的一个。
8.根据权利要求4所述的微电子组件，其中，所述第一管芯通过具有第一节距的第一互连耦合到所述封装基板，并且其中，所述第一插入物通过具有不同于第一节距的第二节距的第二互连耦合到所述封装基板。
9.根据权利要求4所述的微电子组件，其中，所述第一管芯是电耦合至第一插入物的多个管芯中的一个，并且所述第二管芯是耦合至第二插入物的多个管芯中的一个。
10.一种微电子组件，包括：
封装基板，其包括射频(RF)波导；
第一插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第一插入物的RF电路电耦合到所述RF波导；以及
第二插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第二插入物的RF电路电耦合到所述RF波导，并且其中，第一插入物经由所述RF波导电耦合到第二插入物。
11.根据权利要求10所述的微电子组件，还包括：
第一管芯，其具有第一表面和相对的第二表面，其中，第一管芯的第一表面电耦合至所述封装基板的表面，并且第一管芯的第二表面电耦合至第一插入物的第一表面；以及
第二管芯，其具有第一表面和相对的第二表面，其中，第二管芯的第一表面电耦合到所述封装基板的表面，并且第二管芯的第二表面电耦合到第二插入物的第一表面。
12.根据权利要求11所述的微电子组件，其中，所述第一管芯是电耦合到第一插入物的多个管芯中的一个，并且所述第二管芯是耦合到第二插入物的多个管芯中的一个。
13.根据权利要求11所述的微电子组件，其中，所述第一管芯是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
14.根据权利要求11所述的微电子组件，其中，所述第一管芯是中央处理单元和平台控制器中心中的一个，并且所述第二管芯是存储器管芯、现场可编程门阵列和图形处理单元中的一个。
15.根据权利要求10所述的微电子组件，其中，第一插入物的第一表面与所述封装基板相对，其中，所述第一插入物包括通孔硅，并且其中，所述第一插入物的RF电路通过所述通孔硅电耦合到所述RF波导。
16.一种计算设备，包括：
微电子组件，包括：
封装基板，其包括射频(RF)波导；
耦合到所述封装基板的第一插入物；
RF管芯，其具有第一表面和相对的第二表面，其中，所述RF管芯的第一表面电耦合到所述RF波导，并且所述RF管芯的第二表面电耦合到第一插入物；以及
第二插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第二插入物的RF电路电耦合到所述RF波导，并且其中，所述第一插入物经由所述RF波导电耦合到第二插入物。
17.根据权利要求16所述的计算设备，其中，所述封装基板包括腔，并且所述RF管芯的至少一部分在所述腔内。
18.根据权利要求16所述的计算设备，其中，所述RF管芯是电耦合至第一插入物的多个管芯中的一个。
19.根据权利要求18所述的计算设备，其中，所述多个管芯中的单独一个不是RF管芯，而是中央处理单元、平台控制器中心、存储器管芯、现场可编程门阵列和图形处理单元中的一个。
20.根据权利要求16所述的计算设备，其中，所述RF管芯是第一RF管芯，并且所述RF波导是第一RF波导，其中，所述封装基板还包括第二RF波导，并且所述微电子组件还包括：
第二RF管芯，其具有第一表面和相对的第二表面，其中，第二RF管芯的第一表面电耦合到第二RF波导，并且第二RF管芯的第二表面电耦合到第一插入物；以及
第三插入物，其具有包括RF电路的第一表面和相对的第二表面，其中，第三插入物的RF电路电耦合到第二RF波导，并且其中，第三插入物经由第二RF波导电耦合到第一插入物。
21.一种制造微电子组件的方法，包括：
电耦合第一插入物上的多个管芯，其中，所述第一插入物包括高带宽电路；
电耦合第二插入物上的多个管芯，其中，所述第二插入物包括高带宽电路；
将第一插入物和第二插入物耦合至具有高带宽互连的封装基板；
电耦合第一插入物中的高带宽电路和所述封装基板中的高带宽互连；以及
电耦合第二插入物中的高带宽电路和所述封装基板中的高带宽互连。
22.根据权利要求21所述的方法，其中，所述封装基板中的高带宽互连是射频(RF)波导。
23.根据权利要求21所述的方法，其中，所述第一插入物中的高带宽电路是RF电路。
24.根据权利要求21所述的方法，还包括：
将第一插入物上的多个管芯电耦合至所述封装基板。
25.根据权利要求21所述的方法，还包括：
将第二插入物上的多个管芯电耦合至所述封装基板。
CN201980021959.4A 2018-06-27 2019-06-19 具有插入物的微电子组件 Pending CN111886690A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/020,295 US11462480B2 (en) 2018-06-27 2018-06-27 Microelectronic assemblies having interposers
US16/020295 2018-06-27
PCT/US2019/037970 WO2020005666A1 (en) 2018-06-27 2019-06-19 Microelectronic assemblies having interposers

Publications (1)

Publication Number Publication Date
CN111886690A true CN111886690A (zh) 2020-11-03

Family

ID=68987552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980021959.4A Pending CN111886690A (zh) 2018-06-27 2019-06-19 具有插入物的微电子组件

Country Status (5)

Country Link
US (1) US11462480B2 (zh)
CN (1) CN111886690A (zh)
DE (1) DE112019003199T5 (zh)
TW (1) TWI830729B (zh)
WO (1) WO2020005666A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361162B1 (en) * 2018-01-23 2019-07-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of STT-MRAM in multichip packaging and method of manufacturing the same
US10840197B2 (en) * 2018-10-30 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US10833051B2 (en) * 2019-01-24 2020-11-10 International Business Machines Corporation Precision alignment of multi-chip high density interconnects
KR102609138B1 (ko) * 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
US11107770B1 (en) * 2019-06-27 2021-08-31 Xilinx, Inc. Integrated electrical/optical interface with two-tiered packaging
US11233010B2 (en) * 2019-12-31 2022-01-25 Advanced Semiconductor Engineering, Inc. Assembly structure and package structure
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
JP2021150626A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
TWI715497B (zh) * 2020-05-14 2021-01-01 劉台徽 串疊連接的電力電子器件封裝方法及其封裝結構
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
US11769732B2 (en) * 2020-09-17 2023-09-26 Qualcomm Incorporated Integrated circuit (IC) with reconstituted die interposer for improved connectivity, and related methods of fabrication
US11967363B2 (en) * 2020-11-25 2024-04-23 Ap Memory Technology Corporation Display controller having a surge protection unit and display system thereof
US12051679B2 (en) * 2020-12-15 2024-07-30 Google Llc Backside interconnection interface die for integrated circuits package
US20220373734A1 (en) * 2021-05-18 2022-11-24 Intel Corporation Integrated circuit package interposers with photonic & electrical routing
US20220416393A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Waveguide interconnects for semiconductor packages and related methods
US11835777B2 (en) * 2022-03-18 2023-12-05 Celestial Ai Inc. Optical multi-die interconnect bridge (OMIB)
US20240194560A1 (en) * 2022-12-12 2024-06-13 Western Digital Technologies, Inc. Memory device and method of assembling same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259682A (ja) * 2005-02-18 2006-09-28 Sony Corp 光電複合装置、それに用いられるｉｃソケットおよび光導波路、光導波路結合チップ、並びにそれを用いた電子機器
US7800459B2 (en) 2006-12-29 2010-09-21 Intel Corporation Ultra-high bandwidth interconnect for data transmission
US9818680B2 (en) 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US9006908B2 (en) 2012-08-01 2015-04-14 Marvell Israel (M.I.S.L) Ltd. Integrated circuit interposer and method of manufacturing the same
JP2014038155A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US20140151892A1 (en) 2012-11-30 2014-06-05 Nvidia Corporation Three dimensional through-silicon via construction
US9219296B2 (en) * 2013-03-19 2015-12-22 Texas Instruments Incorporated Coupler to launch electromagnetic signal from microstrip to dielectric waveguide
US9165791B2 (en) 2013-10-31 2015-10-20 Qualcomm Incorporated Wireless interconnects in an interposer
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
KR20170079544A (ko) 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 래치 회로 및 이를 포함하는 반도체 장치
US10784121B2 (en) 2016-08-15 2020-09-22 Xilinx, Inc. Standalone interface for stacked silicon interconnect (SSI) technology integration
US10199353B2 (en) 2016-09-12 2019-02-05 Intel Corporation Microelectronic interposer for a microelectronic package
US10153253B2 (en) 2016-11-21 2018-12-11 Intel Corporation Package-bottom through-mold via interposers for land-side configured devices for system-in-package apparatus
US10276909B2 (en) * 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein

Also Published As

Publication number Publication date
DE112019003199T5 (de) 2021-03-18
TW202015188A (zh) 2020-04-16
US20200006235A1 (en) 2020-01-02
WO2020005666A1 (en) 2020-01-02
TWI830729B (zh) 2024-02-01
US11462480B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
TWI830729B (zh) 具有中介件之微電子總成
US11901330B2 (en) Microelectronic assemblies
US20240128255A1 (en) Microelectronic assemblies
US11769751B2 (en) Microelectronic assemblies
JP7458969B2 (ja) モールド貫通ビアを有する成形領域を有するマイクロ電子コンポーネント
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
CN115954352A (zh) 微电子组件
CN117199057A (zh) 微电子组件
US11721649B2 (en) Microelectronic assemblies
CN116457936A (zh) 具有直接接合的微电子组件中的屏蔽结构
TW202315044A (zh) 具有用於晶粒至晶粒扇出縮放之混合式接合中介件的微電子總成
CN114203684A (zh) 微电子组件中的直接接合
CN117561599A (zh) 具有背侧管芯到封装互连的微电子组件
TW202226511A (zh) 包括玻璃核心之微電子結構
EP4333053A2 (en) Microelectronic assemblies having power delivery routed through a bridge die
EP4152366A2 (en) Microelectronic assemblies including solder and non-solder interconnects
US20230197661A1 (en) Microelectronic assemblies with silicon nitride multilayer
US20230086691A1 (en) Microelectronic assemblies including bridges
US20240105655A1 (en) Microelectronic assemblies having a bridge die with a lined-interconnect
US20230197543A1 (en) Microelectronic assemblies with adaptive multi-layer encapsulation materials
US20230082706A1 (en) Microelectronic assemblies with direct attach to circuit boards
US20230187386A1 (en) Microelectronic assemblies with glass substrates and planar inductors
CN116314090A (zh) 包括采用不同焊料材料的互连的微电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination