CN111668115A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN111668115A
CN111668115A CN201910177328.3A CN201910177328A CN111668115A CN 111668115 A CN111668115 A CN 111668115A CN 201910177328 A CN201910177328 A CN 201910177328A CN 111668115 A CN111668115 A CN 111668115A
Authority
CN
China
Prior art keywords
layer
chip
packaged
protective layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910177328.3A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910177328.3A priority Critical patent/CN111668115A/zh
Publication of CN111668115A publication Critical patent/CN111668115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。其中，所述半导体封装方法包括在待封装芯片的正面形成附着力增进层；在附着力增进层外形成保护层；将正面形成有附着力增进层及保护层的所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；在所述载板之上对所述待封装芯片及所述保护层进行封装，形成第一包封层。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及一种半导体技术领域，尤其涉及半导体封装方法及半导体封装结构。
背景技术
常见的半导体封装技术，比如芯片封装技术主要包含下述工艺过程：首先将芯片正面通过胶带粘接在衬底晶圆上，进行晶圆级塑封，将衬底晶圆剥离，然后在芯片正面进行再布线，形成再布线层，并进行封装。
发明内容
本申请的一个方面提供一种半导体封装方法，包括：
在待封装芯片的正面形成附着力增进层；
在附着力增进层外形成保护层；
将正面形成有附着力增进层及保护层的所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；
在所述载板之上对所述待封装芯片及所述保护层进行封装，形成第一包封层。
可选的，所述附着力增进层采用AP3000附着力增进剂和AP8000附着力增进剂中的至少一种。
可选的，在待封装芯片的正面形成附着力增进层包括：
在所述待封装芯片的正面涂覆附着力增进剂形成所述附着力增进剂层；
对所述附着力增进剂层进行烘烤形成附着力增进层。
可选的，采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂。
可选的，在采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂时，旋涂时长为10S～30S。
可选的，在采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂时，旋转速度为1rpm～10rpm。
可选的，在对所述附着力增进剂层进行烘烤形成附着力增进层时，所述烘烤时长为20S～60S。
可选的，在对所述附着力增进剂层进行烘烤形成附着力增进层时，所述烘烤温度为120℃～150℃。
可选的，在形成第一包封层之后，所述方法包括：
剥离所述载板，露出所述保护层。
可选的，在露出所述保护层之后，所述方法包括：
在所述保护层上形成保护层开口；
在所述附着力增进层上形成与保护层开口对应的附着力增进层开口，所述附着力增进层开口和所述保护层开口位于所述待封装芯片的焊垫处；
在所述保护层上形成再布线层，所述再布线层通过所述保护层开口及所述附着力增进层开口与所述待封装芯片上的焊垫电连接。
可选的，在形成保护层之后，将正面形成有保护层的所述待封装芯片贴装于载板上之前，所述方法包括：
在所述保护层上形成保护层开口，并在所述附着力增进层上形成与保护层开口对应的附着力增进层开口；所述附着力增进层开口和所述保护层开口位于所述待封装芯片的焊垫处。
可选的，在形成第一包封层之后，所述方法包括：
剥离所述载板，露出所述保护层；
在所述保护层上形成再布线层，所述再布线层通过所述保护层开口及所述附着力增进层开口而与所述待封装芯片上的焊垫电连接。
可选的，在所述保护层上形成再布线层，所述方法还包括：在所述再布线层上形成第二包封层，并通过导电凸柱引出所述再布线层的焊垫或连接点。
可选的，在所述形成第一包封层之后，剥离载板之前，所述方法包括：
在所述第一包封层远离所述载板的第一表面形成固封层。
可选的，在形成第二包封层之后，所述方法包括：
剥离所述固封层。
本申请的另一个方面提供一种半导体封装结构，包括：
第一包封层，设有内凹的腔体；
芯片，设于所述腔体内，且所述芯片的背面朝向所述腔体的底部；
附着力增进层，形成于所述芯片的正面，具有附着力增进层开口；
保护层，设于所述附着力增进层之上，且所述保护层上形成有与所述附着力增进层开口对应的保护层开口，所述保护层开口和所述附着力增进层开口位于所述芯片正面的焊垫对应位置处；
再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。
可选的，所述附着力增进层采用AP3000附着力增进剂和AP8000附着力增进剂中的至少一种。
可选的，所述再布线结构包括：再布线层，形成于所述保护层和露出的第一包封层上，且通过所述保护层开口及所述附着力增进层开口而与所述芯片的焊垫电连接；
第二包封层，形成于所述再布线层以及露出的所述保护层和所述第一包封层上，且具有开口，所述第二包封层的开口内设置有与所述再布线层电连接的导电凸柱。
本申请实施例提供的上述半导体封装方法，上述半导体封装方法，在待封装芯片的正面形成保护层后贴装于载板上，之后再对待封装芯片上形成第一包封层时，可以防止包封材料渗透到待封装芯片及载板的缝隙中，进而破坏待封装芯片上的电路结构和/或焊垫等。并且，通过在芯片的正面形成附着力增进层，增加芯片与保护层之间的粘结力，避免在封装过程中及封装后所形成的产品的使用过程中，芯片与保护层之间产生相对位移，从而保证封装的成功率及产品的良率。
附图说明
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图；
图2(a)～2(l)是根据本公开一示例性实施例中半导体封装方法的工艺流程图；
图3是根据本公开一示例性实施例提出的载板正面结构示意图；
图4是根据本公开另一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构的结构示意图；
图5是根据本公开一示例性实施例提出的设置附着力增进层前、后的芯片正面的接触角测试对比示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
在封装过程中，待封装芯片的正面贴装于载板上后，在对待封装芯片的背面进行包封时，通常需要高压成型的方式形成包封层，而这个过程中包封材料容易渗入到待封装芯片与载板之间的缝隙当中，进而会破坏待封装芯片正面的焊垫和/或电路等，造成芯片不良率升高。发明人(们)发现可以通过在待封装芯片的正面形成保护层形成保护层以避免这些问题的发生。然而，通常保护层的材质为有机材料，而待封装芯片为无机材料，发明人(们)发现在封装的过程中或后期的使用过程中，二者之间很容易发生相对移动，从而影响封装的进行，也影响封装后产品的使用。
根据本公开的各个实施例，提供了一种半导体封装方法。在封装过程中，先在封装芯片的正面形成附着力增进层，而后在在附着力增进层外形成保护层，将正面形成有附着力增进层外和保护层的待封装芯片贴装于载板上，待封装芯片的正面朝向所述载板，而背面朝上，即相对载板朝外；在所述载板之上对所述待封装芯片及所述保护层进行封装，形成第一包封层。本公开的上述实施方式，通过将待封装芯片的正面形成保护层后贴装于载板上，之后再对待封装芯片上形成第一包封层时，可以防止包封材料渗透到待封装芯片及载板的缝隙中，进而破坏待封装芯片上的电路结构和/或焊垫等。并且，通过在芯片的正面形成附着力增进层，增加芯片与保护层之间的粘结力，避免在封装过程中及封装后所形成的产品的使用过程中，芯片与保护层之间产生相对位移，从而保证封装的成功率及产品的良率。
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤101-104。其中：
在步骤101中，在待封装芯片的正面形成附着力增进层。
在一实施例中，待封装芯片是通过对一个半导体晶圆进行减薄、切割而成，每个半导体晶圆可以形成多个待封装芯片，待封装芯片之间具有切割道，每个半导体晶圆经过减薄、切割后形成多个芯片。待封装芯片的正面由芯片内部电路引出至芯片表面的导电电极构成，焊垫制备在这些导电电极上。
本实施例中，在待封装芯片的正面形成附着力增进层可以在将半导体晶圆切割成多个待封装芯片之前，之后再对半导体晶圆进行切割，以得到正面较形成有附着力增进层的待封装芯片。当然可以理解的是，在工艺允许的情况下，还可以将半导体晶圆切割成待封装芯片后，在每个待封装芯片正面形成附着力增进层，具体根据实际的情况选择。
在一些实施例中，附着力增进层的厚度明显小于待封装芯片的厚度。
图2(a)～2(l)示出了本公开一示例性实施例中半导体封装方法的工艺流程图。
如图2(a)所示，在半导体晶圆100正面即对应待封装芯片201正面2011形成附着力增进层213，增加所述待封装芯片正面201与其他结构的粘结力。
在一些实施例中，所述附着力增进层213采用AP3000附着力增进剂。该AP3000附着力增进剂的材料包括复合羧化磷酸酯。在另一些实施例中，所述附着力增进层213采用AP8000附着力增进剂。当然可以理解的是，在工艺允许的情况下，所述附着力增进层213也可同时采用AP3000附着力增进剂或AP8000附着力增进剂，本申请对此不做限定，可根据具体应用环境进行设置。
具体地，在待封装芯片的正面形成附着力增进层包括：在所述待封装芯片的正面涂覆附着力增进剂形成所述附着力增进剂层；对所述附着力增进剂层进行烘烤形成附着力增进层。
如图2(b)所示，在一些实施例中，在所述待封装芯片的正面涂覆附着力增进剂形成所述附着力增进剂层时，采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂，能更好地形成附着力增进层。
发明人(们)通过大量试验得出，在一些实施例中，在采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂时，旋涂时长为10S～30S，其涂覆效果较好。
发明人(们)通过大量试验得出，在一些实施例中，在采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂时，旋转速度为1rpm～10rpm，其涂覆效果较佳。
发明人(们)通过大量试验得出，在一些实施例中，在对所述附着力增进剂层进行烘烤形成附着力增进层时，所述烘烤时长为20S～60S，使得所形成的附着力增进层的粘结力更好。
发明人(们)通过大量试验得出，在一些实施例中，在对所述附着力增进剂层进行烘烤形成附着力增进层时，所述烘烤温度为120℃～150℃，使得所形成的附着力增进层的粘结力更好。
如图5所示，在一些实施例中，发明人(们)在采用上述工艺条件对待封装芯片的正面形成附着力增进层之后，对在待封装芯片的正面(也可理解为附着力增进层的外表面)进行试验，所得到的待封装芯片正面的接触角Q2相对于待封装芯片的正面未做任何处理时的接触角Q1明显变小。其中，接触角Q1大约为80°左右，而接触角Q2小于30°。可见，在待封装芯片的正面形成附着力增进层之后，待封装芯片正面的亲水性得到了大大的提高，即大大增强了其与其他结构的粘结力。
可见，采用上述工艺条件对所述待封装芯片的正面形成附着力增进层，所得到的附着力增进层能够与待封装芯片及其它结构粘结，从而使得待封装芯片的正面与其他结构之间粘结地更加牢固，从而保证封装的质量，也有利于保证封装后产品在使用过程中的稳定性。
在步骤102中，在附着力增进层外形成保护层。
本实施例中，在将待封装芯片贴装于载板之前，在附着力增进层外形成保护层。所述保护层可以在将半导体晶圆切割成多个待封装芯片之前形成在半导体晶圆的正面的附着力增进层外，之后再对半导体晶圆进行切割，得到正面形成有附着力增进层和保护层的待封装芯片。当然可以理解的是，在工艺允许的情况下，还可以将半导体晶圆切割成待封装芯片后，在每个待封装芯片正面形成附着力增进层之后再在附着力增进层外保护层，具体根据实际的情况选择。
保护层通过附着力增进层而与芯片正面粘结，相对于二者直接粘结而言，芯片与保护层之间的粘结地更加牢固。
如图2(c)所示，在半导体晶圆100正面即对应待封装芯片201正面的表面形成一附着力增进层和保护层202，之后再将形成有附着力增进层和保护层202的所述半导体晶圆100沿着切割道进行切割，得到多个形成有附着力增进层和保护层的待封装芯片201。需要说明的是，考虑到附着力增进层的厚度较小，图2(c)及后续附图不便显示，而实际图2(c)及后续附图中是具有附着力增进层的。
保护层202采用绝缘材料，如聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)以及PBO(Polybenzoxazole)等。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。保护层可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在半导体晶圆的附着力增进层上。由于半导体晶圆100再被切割之前通常会被磨薄，如磨薄到50微米，因此在操作半导体晶圆100时，通过附着力增进层在位于半导体晶圆100的正面形成保护层202，使得该保护层202能够较为牢固的粘结于半导体晶圆100的正面，且该保护层20还能够对半导体晶圆100正面的电路起到保护作用，以及对超薄的半导体晶圆100起到一定的支撑作用。
在步骤103中，将正面形成有附着力增进层及保护层的所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板。
如图2(e)所示，正面形成附着力增进层及有保护层202的待封装芯片201(图中示出了多个待封装芯片)贴装于载板200。正面形成有保护层202的待封装芯片201与载板200之间通过粘接层203连接。
在一实施例中，载板200的形状可包括：圆形、矩形或其他形状，本公开对载板200的形状不做限定。载板200可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如不锈钢板、聚合物基板等。
在一实施例中，待封装芯片201可以通过粘接层203贴装于载板200。如图2(d)所示，载板200上设置有粘结层203，用以粘结待封装芯片201。且粘接层203可采用易剥离的材料，以便将载板200和背面封装好的待封装芯片201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘接层203可采用两层结构，热分离材料层和芯片附着层，热分离材料层粘贴在载板200上，在加热时会失去粘性，进而能够从载板200上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装芯片201。而待封装芯片201从载板200剥离开来后，可以通过化学清洗方式去除其上的芯片附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层203。
在一实施例中，如图3所示，载板200上预先设置有待封装芯片201的粘贴位置，在形成粘接层203之后，将的待封装芯片201的正面朝向载板200而粘贴在载板200的预定位置A处。在一实施例中，形成粘接层203之前，可采用激光、机械刻图、光刻等方式在载板200上预先标识出待封装芯片的粘贴位置，而同时待封装芯片201上也设置有对位标识，以在粘贴时与载板200上的粘贴位置瞄准对位。需要注意的是，保护层在某种光线下可以是透明的，以便能够看清设置在待封装芯片201上的对位标识，能够将待封装芯片201准确无误的粘贴在预定位置A处。可以理解的是，一次封装过程中，待封装芯片201可以是多个，即在载板200上同时贴装多个待封装芯片201，进行封装，并在完成封装后，再切割成多个封装体；一个封装体可以包括一个或多个芯片，而多个芯片的位置可以根据实际产品的需要进行自由设置。
在另一实施例中，将形成有保护层的所述晶圆切割成多个所述待封装芯片之前，还包括：在所述保护层上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021，并在所述附着力增进层上形成与保护层开口2021对应的附着力增进层开口，使得待封装芯片201正面的焊垫或者从焊垫引出的线路从附着力增进层开口及保护层开口2021暴露出来。如果保护层材料是激光反应性材料，可以采用激光图形化的方式一次形成一个保护层开口2021的方式开孔；如果保护层材料是光敏材料，则可以采用光刻图形化方式，一次形成多个保护层开口2021的开孔方式。附着力增进层开口也可根据本身材质选择相应的开口方法，本申请对此不做限定，可根据具体应用环境进行设置。保护层开口2021的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。相应地，附着力增进层开口的形状可与保护层开口2021的形状相同，也可以是其他形状如椭圆形、方形、线形等。当然，附着力增进层开口的的形状也可与保护层开口的形状不同，只要能够使得待封装芯片正面的焊垫或者从焊垫引出的线路露出即可。
在一可选的实施例中，如图2(e)所示，在所述保护层202上形成有多个保护层开口2021，将芯片上的焊垫从所述保护层开口2021露出。在形成有所述保护层202的芯片粘贴在所述载板200的粘接层203上之后，多个保护层开口2021呈中空状态。相应地，多个附着力增进层开口也可对应呈中空状态。
在另一实施例中，在所述保护层上与多个所述待封装芯片的焊垫相对应的位置处形成附着力增进层开口及保护层开口2021之后，还包括：在所述附着力增进层开口及对应的保护层开口中填充导电介质，使得导电介质与所述待封装芯片的焊垫电连接。导电介质在附着力增进层开口及保护层开口中形成竖直的连接结构，使得将芯片表面的焊垫单一方面延伸至保护层表面，保护层可以围绕形成在连接结构的四周。
在步骤104中，在所述载板之上对所述待封装芯片及所述保护层进行封装，形成第一包封层。
第一包封层204形成在待封装芯片201的背面以及露出的所述载板200上。在一些实施例中，对于露出的载板200上形成有粘接层203的，其第一包封层204形成在待封装芯片201的背面以及露出的粘接层203上。如图2(f)所示。第一包封层204用于将载板200和待封装芯片201完全包封住，以重新构造一平板结构，以便在将载板200剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
在一实施例中，第一包封层204可采用层压环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。第一包封层204包括与载板200相对的第一表面2041，基本上呈平板状，且与所述第一载板200的表面平行。第一包封层204的厚度可以通过对第一表面2041进行研磨或抛光来减薄，在一可选实施例中，第一包封层204的厚度可减薄至待封装芯片201的背面。
在利用第一包封层204包封时，由于第一包封层在成型时需要高压成型，在此过程中包封材料容易渗透到载板200与待封装芯片201之间。通过本公开实施例，在附着力增进层外形成一层保护层202，保护层202与粘接层203的连接更加紧密，因此能够防止包封材料渗透到两者之间，而且即使包封材料有渗入，在与载板剥离之后，还可以通过化学方式或者研磨方式直接处理保护层202的表面，而不会直接接触到附着力增进层及待封装芯片201的正面，进而无法破坏待封装芯片201正面的电路结构，当然也不会对附着力增进层造成影响。
进一步，可选的，在步骤在104之后，所示封装方法还包括在所述第一包封层远离所述载板的第一表面形成固封层205。
所述固封层至少形成在所述第一包封层的第一表面的至少部分区域。如图2(g)所示，在一实施例中，在第一包封层204的第一表面2041之上形成固封层，且所示固封层205覆盖在第一包封层的第一表面的全部区域。
在一些实施例中，固封层可通过喷涂(Spraying)、印刷(Printing)、涂覆(Coating)等方式形成。所述固封层的材料强度大于所述第一包封层的材料强度，使得该固封层能够有效提高并保证封装过程中封装结构的机械强度，有效抑制各结构变形带来的不利影响，从而提高产品封装的效果。
进一步，在一实施例中，在形成固封层之后，所述封装方法还包括剥离所述载板，露出所述保护层。
在一实施例中，如图2(h)所示，可直接机械的剥离载板200。如果载板200与保护层202之间的粘接层203具有热分离材料时，还可以通过加热的方式，使得粘接层203上的热分离材料在遇热后降低粘性，进而剥离载板200。载板200剥离后，暴露出了朝向载板200的第一包封层203的下表面和保护层202。剥离载板200后，得到了包括待封装芯片201、覆盖在待封装芯片201正面的保护层202以及包封待封装芯片201背面的第一包封层204的平板结构。在形成的上述平板结构上，可以根据实际情况进行再布线等。
本公开实施例中，在剥离了载板200之后，暴露出保护层202以及第一包封层204的表面，此时粘接层202中芯片附着层还存在于保护层202和第一包封层204的表面，而通过化学方式去除时，保护层202还能够保护芯片表面不受破坏；在完全去除粘接层后，如果之前渗入了包封材料时，还可以采用化学清洗或研磨的方式使得表面平整，有利于后面布线；而如果没有保护层，则无法通过化学方式或者研磨的方式处理芯片表面，以免破坏芯片正面的电路。
需要说明的是，对于不设置固封层的实施例而言，在步骤S104之后，即可剥离所述载板，露出保护层。具体剥离的方法可参加上述相关描述，此处不予以赘述。
进一步，在一些实施例中，在所述保护层202上进行再布线，即形成再布线层。
本实施例中，待封装芯片201正面具有芯片内部电路的焊垫，通过在待封装芯片201正面上进行再布线，可以将这些焊垫引出。
在一些实施例中，所述再布线层包括第一再布线层206。如图2(i)所示，第一再布线层206形成在保护层202的表面上，采用导电材料制成，例如铜等金属。第一再布线层206包括填充在保护层开口2021的连接部2061以及形成在保护层202表面的图形化线路2062，连接部2061与待封装芯片201表面的焊垫形成电连接，且图形化线路2062与连接部2061形成电连接。
进一步，在一可选实施方式中，形成再布线层时，如果需要表面是完整的同一材料的话，还是可以在保护层202上形成一层钝化层，具体可在钝化层形成与保护层开口2021及附着力增进层开口对应的钝化层开口，以进行再布线。
在一实施例中，在保护层上形成第一再布线层之后，在所述第一再布线层上形成第二包封层207，并通过第一导电凸柱208引出所述第一再布线层的焊垫或连接点。在一实施例中，同样如图2(i)所示，形成第一再布线层206之后，利用第二包封层207对其进行封装。在封装完成后，第一再布线层206上的焊垫通过第一导电凸柱208(例如金属柱或外突焊垫等)从第二包封层207表面引出。
具体地，在一实施例中，在第一再布线层206的图形化线路上通过光刻和电镀方式形成第一导电凸柱208，之后再所示形成第二包封层207。在另一实施例中，在所述第一再布线层上形成第二包封层；在所述第二包封层上与所述第一再布线层的焊垫或连接点对应的位置处形成开口为便于描述，此处开口可为第一开口；在所述第一开口内形成第一导电凸柱。当然，第一开口也可不被填充，使完成后的封装体的第一再布线层的焊垫或连接点从第一开口中露出。
第一导电凸柱208的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸柱208与第一再布线层电连接。
在一实施例中，第二包封层207可通过层压(Lamination)、成型(Molding)或印刷(Printing)的方式形成，优选采用环氧化合物。第二包封层207覆盖在第一再线层206上，第一再布线层206通过第一导电凸柱208从第二包封层207表面露出。通过先形成第一导电凸柱208，再形成第二包封层207的方式包封时，可以将第二包封层207覆盖住第一包封层204、保护层202和第一再布线层206上的所有露出表面，之后再减薄至第一导电凸柱208的表面。
在一实施例中，由于在附着力增进层上已形成附着力增进层开口且在保护层202上已经形成有保护层开口(对于已形成有连接结构的情况也适用)，在形成第一再布线层206时，至少可以直接看到保护层开口，因此形成第一再布线层206时能够更加准确的对位。
进一步，在形成再布线层之后，所述封装方法还包括剥离所述固封层205。如图2(j)所示。可直接机械的剥离固封层205，也可通过其他方法进行剥离，本申请对此不做限定，可根据具体应用环境进行设置。
在一实施例中，在多个待封装芯片201一起封装的情况，完成第一再布线层的封装后，通过激光或机械切割方式将整个封装结构切割成多个封装体，如图2(k)所示，形成的封装体的结构图如图4所示。
需要说明的是，在一些实施例中，在待封装芯片的正面形成保护层之后，且在将所述待封装芯片贴装于载板上之前，并没有在附着力增进层上形成附着力增进层开口且没有保护层上形成有保护层开口。则可在剥离所述载板，暴露出所述保护层之后，在所述保护层上形成一个或多个保护层开口2021，附着力增进层上形成与一个或多个保护层开口2021对应的附着力增进层开口，每个保护层开口2021及其对应的附着力增进层开口至少对应位于待封装芯片201的焊垫或者从焊垫引出的线路上，使得待封装芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2021及对应的附着力增进层开口暴露出来。形成保护层开口及附着力增进层开口的具体方案可参加上述相关描述，此处不予以赘述。该实施例中，在形成保护层开口及附着力增进层开口之后，在所述保护层上形成第一再布线层，第一再布线层通过保护层开口及附着力增进层开口与所述待封装芯片上的焊垫电连接。第一再布匹线的具体设置同样可参照上述相关描述，此处不予以赘述。
进一步，在一可选实施例中，所述再布线层还包括第二再布线层。即在所述至少一个待封装芯片的正面通过重布线工艺完成封装。
具体地，可在第二包封层上形成第二再布线层209，所述第二再布线层可通过所述第一导电凸柱208与所述第一再布线层的焊垫或连接点电连接。之后，在第二再布线层209上形成第三包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。
本一实施例中，如图2(l)所示，在第二包封层207上形成第二再布线层209，第一再布线层206上的焊垫与第二再布线层209通过第一导电凸柱208电连接，而第二再布线层209上的焊垫通过第二导电凸柱211引出，并且第二再布线层209以及露出的第二包封层207由第三包封层210覆盖，第二导电凸柱211通过第三包封层210上的开口(为便于描述，此处所述的开口为第二开口)引出第二再布线层209上的焊垫或连接点。通过这种方式，可以实现多层封装结构。
在一实施例中，形成第三包封层，用于包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。在一些实施例中，可在所述第二再布线层的焊垫或连接点上形成第二导电凸柱；在所述第二再布线层以及露出的第二包封层上形成第三包封层，并露出所述第二导电凸柱。在另一些实施例中，可在所述第二再布线层以及露出的第二包封层上形成第三包封层；在所述第三包封层上与所述第二再布线层的焊垫或连接点对应的位置处形成第二开口；再在所述第二开口内形成第二导电凸柱。
第二再布线层的形成方式与第一再布线层的形成方式类似，具体细节可参见上述对第一再布线层的描述，在此不再赘述。
图4是根据本公开一示例性实施例提供的利用上述半导体封装方法半导体封装方法得到的芯片封装结构的结构示意图。如图4所示，半导体封装结构包括：
第一包封层204，设有内凹的腔体；
芯片201，设于所述腔体内，且所述芯片的背面朝向所述腔体的底部；
附着力增进层(未示出)，形成于所述芯片的正面，具有附着力增进层开口；
保护层，设于所述附着力增进层之上，且所述保护层上形成有与所述附着力增进层开口对应的保护层开口，所述保护层开口和所述附着力增进层开口位于所述芯片正面的焊垫对应位置处；
再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。
在一些实施例中，所述附着力增进层采用AP3000附着力增进剂和AP8000附着力增进剂中的至少一种。
在一些实施例中，所述再布线结构包括：再布线层，形成于所述保护层202和露出的第一包封层204上，且通过所述保护层开口及所述附着力增进层开口而与所述芯片的焊垫电连接；
第二包封层207，形成于所述再布线层以及露出的所述保护层和所述第一包封层上，且具有开口2071，所述第二包封层207的开口2071内设置有与所述再布线层电连接的导电凸柱。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (18)

1.一种半导体封装方法，其特征在于，包括：
在待封装芯片的正面形成附着力增进层；
在附着力增进层外形成保护层；
将正面形成有附着力增进层及保护层的所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；
在所述载板之上对所述待封装芯片及所述保护层进行封装，形成第一包封层。
2.如权利要求1所述的半导体封装方法，其特征在于，所述附着力增进层采用AP3000附着力增进剂和AP8000附着力增进剂中的至少一种。
3.如权利要求1所述的半导体封装方法，其特征在于，在待封装芯片的正面形成附着力增进层包括：
在所述待封装芯片的正面涂覆附着力增进剂形成所述附着力增进剂层；
对所述附着力增进剂层进行烘烤形成附着力增进层。
4.如权利要求3所述的半导体封装方法，其特征在于，采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂。
5.如权利要求4所述的半导体封装方法，其特征在于，在采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂时，旋涂时长为10S～30S。
6.如权利要求4所述的半导体封装方法，其特征在于，在采用旋涂法在所述待封装芯片的正面涂覆附着力增进剂时，旋转速度为1rpm～10rpm。
7.如权利要求3所述的半导体封装方法，其特征在于，在对所述附着力增进剂层进行烘烤形成附着力增进层时，所述烘烤时长为20S～60S。
8.如权利要求3所述的半导体封装方法，其特征在于，在对所述附着力增进剂层进行烘烤形成附着力增进层时，所述烘烤温度为120℃～150℃。
9.如权利要求1所述的半导体封装方法，其特征在于，在形成第一包封层之后，所述方法包括：
剥离所述载板，露出所述保护层。
10.如权利要求9所述的半导体封装方法，其特征在于，在露出所述保护层之后，所述方法包括：
在所述保护层上形成保护层开口；
在所述附着力增进层上形成与保护层开口对应的附着力增进层开口，所述附着力增进层开口和所述保护层开口位于所述待封装芯片的焊垫处；
在所述保护层上形成再布线层，所述再布线层通过所述保护层开口及所述附着力增进层开口与所述待封装芯片上的焊垫电连接。
11.如权利要求1所述的半导体封装方法，其特征在于，在形成保护层之后，将正面形成有保护层的所述待封装芯片贴装于载板上之前，所述方法包括：
在所述保护层上形成保护层开口，并在所述附着力增进层上形成与保护层开口对应的附着力增进层开口；所述附着力增进层开口和所述保护层开口位于所述待封装芯片的焊垫处。
12.如权利要求11所述的半导体封装方法，其特征在于，在形成第一包封层之后，所述方法包括：
剥离所述载板，露出所述保护层；
在所述保护层上形成再布线层，所述再布线层通过所述保护层开口及所述附着力增进层开口而与所述待封装芯片上的焊垫电连接。
13.如权利要求10或12所述的半导体封装方法，其特征在于，在所述保护层上形成再布线层，在所述再布线层上形成第二包封层，并通过导电凸柱引出所述再布线层的焊垫或连接点。
14.如权利要求13所述的半导体封装方法，其特征在于，在所述形成第一包封层之后，剥离载板之前，所述方法包括：
在所述第一包封层远离所述载板的第一表面形成固封层。
15.如权要求14所述的半导体封装方法，其特征在于，在形成第二包封层之后，所述方法包括：
剥离所述固封层。
16.一种半导体封装结构，其特征在于，包括：
第一包封层，设有内凹的腔体；
芯片，设于所述腔体内，且所述芯片的背面朝向所述腔体的底部；
附着力增进层，形成于所述芯片的正面，具有附着力增进层开口；
保护层，设于所述附着力增进层之上，且所述保护层上形成有与所述附着力增进层开口对应的保护层开口，所述保护层开口和所述附着力增进层开口位于所述芯片正面的焊垫对应位置处；
再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。
17.如权利要求16所述的半导体封装结构，其特征在于，所述附着力增进层采用AP3000附着力增进剂和AP8000附着力增进剂中的至少一种。
18.如权利要求16所述的半导体封装结构，其特征在于，所述再布线结构包括：再布线层，形成于所述保护层和露出的第一包封层上，且通过所述保护层开口及所述附着力增进层开口而与所述芯片的焊垫电连接；
第二包封层，形成于所述再布线层以及露出的所述保护层和所述第一包封层上，且具有开口，所述第二包封层的开口内设置有与所述再布线层电连接的导电凸柱。
CN201910177328.3A 2019-03-08 2019-03-08 半导体封装方法及半导体封装结构 Pending CN111668115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910177328.3A CN111668115A (zh) 2019-03-08 2019-03-08 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910177328.3A CN111668115A (zh) 2019-03-08 2019-03-08 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN111668115A true CN111668115A (zh) 2020-09-15

Family

ID=72382280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910177328.3A Pending CN111668115A (zh) 2019-03-08 2019-03-08 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN111668115A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1429182A (zh) * 2000-05-18 2003-07-09 特拉赫兹光电技术有限公司 改良的涂层粘合剂
CN101197273A (zh) * 2006-12-08 2008-06-11 中芯国际集成电路制造(上海)有限公司 苯并环丁烯层的形成方法
CN105374667A (zh) * 2011-01-25 2016-03-02 Ev集团E·索尔纳有限责任公司 用于永久接合晶片的方法
CN107221517A (zh) * 2017-07-10 2017-09-29 江阴长电先进封装有限公司 一种包覆型芯片尺寸封装结构及其封装方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1429182A (zh) * 2000-05-18 2003-07-09 特拉赫兹光电技术有限公司 改良的涂层粘合剂
CN101197273A (zh) * 2006-12-08 2008-06-11 中芯国际集成电路制造(上海)有限公司 苯并环丁烯层的形成方法
CN105374667A (zh) * 2011-01-25 2016-03-02 Ev集团E·索尔纳有限责任公司 用于永久接合晶片的方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN107221517A (zh) * 2017-07-10 2017-09-29 江阴长电先进封装有限公司 一种包覆型芯片尺寸封装结构及其封装方法

Similar Documents

Publication Publication Date Title
TWI756311B (zh) 晶片封裝方法及封裝結構
CN108172551B (zh) 芯片封装方法及封装结构
TW201820565A (zh) 晶片封裝方法及封裝結構
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
CN111755348A (zh) 半导体器件封装方法及半导体器件
CN111668115A (zh) 半导体封装方法及半导体封装结构
CN111933534B (zh) 半导体封装方法及半导体封装结构
CN111952190B (zh) 半导体封装方法
CN111668108B (zh) 半导体封装方法
US20220399207A1 (en) Semiconductor encapsulation method and semiconductor encapsulation structure
CN112397400B (zh) 半导体封装方法
CN111668105A (zh) 半导体封装方法
CN111668118B (zh) 半导体封装方法
CN111668111B (zh) 半导体封装方法
CN113725098B (zh) 半导体封装方法及半导体封装结构
CN111668098A (zh) 半导体封装方法
CN111668123B (zh) 半导体封装方法
CN114582736A (zh) 半导体封装方法
CN115483118A (zh) 半导体封装方法
CN115483119A (zh) 半导体封装方法
CN111668114A (zh) 半导体封装方法
CN115483115A (zh) 半导体封装方法及半导体产品
CN112582282A (zh) 半导体封装方法及半导体封装结构
CN113725097A (zh) 半导体封装方法及半导体封装结构
CN112582281A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200915