CN111326201B - 自关断电路及半导体存储结构 - Google Patents

自关断电路及半导体存储结构 Download PDF

Info

Publication number
CN111326201B
CN111326201B CN202010102523.2A CN202010102523A CN111326201B CN 111326201 B CN111326201 B CN 111326201B CN 202010102523 A CN202010102523 A CN 202010102523A CN 111326201 B CN111326201 B CN 111326201B
Authority
CN
China
Prior art keywords
programming
circuit
signal
comparison
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010102523.2A
Other languages
English (en)
Other versions
CN111326201A (zh
Inventor
沈灵
严慧婕
蒋宇
董林妹
温建新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202010102523.2A priority Critical patent/CN111326201B/zh
Publication of CN111326201A publication Critical patent/CN111326201A/zh
Application granted granted Critical
Publication of CN111326201B publication Critical patent/CN111326201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供了一种自关断电路，与编程电路连接，包括参考电路、比较电路及信号传输控制电路，所述编程电路向所述比较电路输入编程电压，所述参考电路向所述比较电路输入参考电压，所述比较电路可以输出用于指示所述编程电路的编程状态的比较信号，所述信号传输控制电路在一编程信号及所述比较信号的控制下，当所述编程信号指示所述编程电路开始编程时开启所述编程电路、参考电路及比较电路；当所述比较信号指示所述编程电路完成编程时关闭所述编程电路、参考电路及比较电路，从而实现了所述编程电路的自动开启和关断，消除编程完成后的不必要功耗。基于此，本发明还提供了一种半导体存储结构。

Description

自关断电路及半导体存储结构
技术领域
本发明涉及集成电路设计技术领域，尤其是一种自关断电路及半导体存储结构。
背景技术
阻变存储器(Resistive Random Access Memory，RRAM)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器，阻变存储的电阻会随外加电压的高低而改变，当存储的数据需要转换时，需要在阻变存储器两端加载一定较高的电压值，从而使阻变存储器的电阻值发生改变，这一步称为编程。阻变存储器中通常包括多个阵列分布的存储单元，每个存储单元中均包括一个阻变存储器，所述阻变存储器与外围电路中的开关管串联，编程的常规的做法是由外部信号给定一段固定的编程时间，编程时间需要覆盖所有存储单元中阻变存储器转换电阻状态的时间，也即保证在编程时间内可以实现所有阻变存储器的电阻的转换。
但是这种编程方法存在一些缺点。首先是编程时间的设置，由于编程时间需要提前设定，所以为了保证所有存储单元均编程成功，往往需要设定较长的编程时间，这样会占据较多的运行周期，从而降低阻变存储器的编程速度。其次是存储单元的自身电阻值比较低(相较于电路中常用的定值电阻来说)，当编程完成后，电路仍然是导通的，会持续产生电流消耗额外的功耗，直到整个编程时间结束为止。并且，这种编程无法判断阻变存储器中每个存储单元的实际编程时间范围，这将不利于编程速度的改进。因此，需要设计一种较为简单的可以自身判断存储单元编程成功的电路结构，来实现编程速度的提升和功耗的降低。
发明内容
本发明的目的在于提供一种自关断电路及半导体存储结构，能够提高编程速度并降低编程功耗。
为了达到上述目的，本发明提供了一种自关断电路，与一编程电路连接，所述编程电路包括阻变存储器及第一开关管，所述自关断电路包括参考电路、比较电路及信号传输控制电路；
所述参考电路包括参考电阻及第二开关管，所述参考电阻的第一端及所述阻变存储器的第一端用于同步输入第一电压，所述第一开关管的第一端及所述第二开关管的第一端用于同步输入第二电压，所述参考电阻的第二端与所述第二开关管的第二端连接并连接到所述比较电路的一输入端，用于向所述比较电路输入编程电压，所述阻变存储器的第二端与所述第一开关管的第二端连接并连接到所述比较电路的另一输入端，用于向所述比较电路输入参考电压，所述比较电路输出用于指示所述编程电路的编程状态的比较信号；
所述信号传输控制电路在一编程信号及所述比较信号的控制下，当所述编程信号指示所述编程电路开始编程时开启所述编程电路、参考电路及比较电路；当所述比较信号指示所述编程电路完成编程时关闭所述编程电路、参考电路及比较电路。
可选的，所述参考电阻的电阻值Rr及所述第二开关管的宽长比Dr满足如下关系：
Rr＝N*Ra；
Dr＝N*Dm；
其中，N为大于或等于1的整数，RL为所述阻变存储器在低阻态下的电阻值，RH为所述阻变存储器在高阻态下的电阻值，Ra为介于RL和RH之间的阻值，Dm为所述第一开关管的宽长比。
可选的，所述编程电压小于或等于所述参考电压时，所述比较信号指示所述编程电路正在编程；所述编程电压大于所述参考电压时，所述比较信号指示所述编程电路完成编程。
可选的，所述编程信号包括编程时间信号及编程脉冲信号，所述编程时间信号用于指示编程时间，所述编程脉冲信号用于在所述编程电路开始编程时提供一脉冲。
可选的，所述编程时间信号指示的编程时间大于或等于所述编程电路的实际编程时间。
可选的，所述信号传输控制电路包括锁存器、或门及与门，其中：
所述锁存器的输入端和输出端分别与所述比较电路的输出端及所述或门的一输入端连接，用于将所述比较信号锁存并输入所述或门中，所述或门的另一输入端用于输入所述编程脉冲信号，所述或门的输出端与所述与门的一输入端连接，所述与门的另一输入端用于输入所述编程时间信号，所述与门的输出端与所述第一开关管、第二开关管及所述比较电路的控制端连接；。
或者，所述锁存器的输入端和输出端分别与所述比较电路的输出端及所述与门的一输入端连接，用于将所述比较信号锁存并输入所述与门中，所述与门的另一输入端用于输入所述编程时间信号，所述与门的输出端与所述或门的一输入端连接，所述或门的另一输入端用于输入所述编程脉冲信号，所述或门的输出端与所述第一开关管、第二开关管及所述比较电路的控制端连接。
可选的，所述比较电路包括比较器，所述比较器的正向输入端和反向输入端作为所述比较电路的输入端，所述比较器的输出端作为所述比较电路的输出端，所述比较器的控制端作为所述比较电路的控制端。
本发明还提供了一种半导体存储结构，包括若干编程电路及所述的自关断电路，所述自关断电路用于实现所述编程电路的自关断。
可选的，还包括自关断选通电路，若干所述编程电路呈行列分布，每列所述编程电路对应一个所述自关断电路，所述自关断选通电路将所述自关断电路与对应列中的任一所述编程电路选通。
可选的，还包括行选通电路和列选通电路，用于分别选中一行及一列所述编程电路进行编程。
本发明提供的自关断电路与一编程电路连接，包括参考电路、比较电路及信号传输控制电路，所述编程电路向所述比较电路输入编程电压，所述参考电路向所述比较电路输入参考电压，所述比较电路可以输出用于指示所述编程电路的编程状态的比较信号，所述信号传输控制电路在一编程信号及所述比较信号的控制下，当所述编程信号指示所述编程电路开始编程时开启所述编程电路、参考电路及比较电路；当所述比较信号指示所述编程电路完成编程时关闭所述编程电路、参考电路及比较电路，从而实现了所述编程电路的自动开启和关断，消除编程完成后的不必要功耗；并且，由于所述比较信号可以指示所述编程电路的编程状态，通过检测所述比较信号即可监测所述编程电路的实际编程时间，从而可以重新优化设计所述编程电路的编程时间，从而提高编程速度。基于此，本发明还提供了一种半导体存储结构。
附图说明
图1本发明实施例一提供的自关断电路的电路图；
图2本发明实施例一提供的自关断电路中关键信号的时序图；
图3本发明实施例一提供的半导体存储结构的示意图；
图4本发明实施例二提供的自关断电路的示意图；
其中，附图标记为：
Rrram-阻变存储器；Q1-第一开关管；a-第一节点；Vrram-编程电压；
Rref-参考电阻；Q2-第二开关管；b-第二节点；Vref-参考电压；
COMP-比较器；Latch-锁存器；NO-非门；OR-或门；AND-与门；
V1-第一电压；V2-第二电压；prog_pls-编程脉冲信号；prog-编程时间信号；Vout-比较信号；sig-非门输出的信号；sir/pg_en-与门或或门输出的信号；
Cell-存储单元；Sec-自关断电路。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
图1为本实施例提供的自关断电路的电路图。如图1所示，所述自关断电路与一编程电路连接，包括参考电路、比较电路及信号传输控制电路。
所述编程电路包括阻变存储器Rrram、第一开关管Q1及第一节点a。第一开关管Q1具有第一端、第二端和控制端，所述第一端及所述第二端通常是用于输入/输出的源极和漏极，而所述控制端则是用于控制所述第一开关管Q1开闭的栅极。所述阻变存储器Rrram具有正端和负端，当电流从所述阻变存储器Rrram的正端流向负端时，所述阻变存储器Rrram从高阻态转换为低阻态；反之，当电流从所述阻变存储器Rrram的负端流向正端时，所述阻变存储器Rrram从低阻态转换为高阻态。本实施例中，所述阻变存储器Rrram的正端用于输入第一电压V1，负端与所述第一开关管Q1的第二端连接，所述第一开关管Q1的第一端用于输入第二电压V2。所述第一节点a是所述阻变存储器Rrram的负端与所述第一开关管Q1的第二端的连接中点。
所述参考电路包括参考电阻Rref、第二开关管Q2及第二节点b。第二开关管Q2也具有第一端、第二端和控制端，同理，所述第一端及所述第二端通常是用于输入/输出的源极和漏极，而所述控制端则是用于控制所述第二开关管Q2开闭的栅极。所述参考电阻Rref为定值电阻，其具有第一端和第二端，所述参考电阻Rref的第一端用于输入所述第一电压V1，第二端与所述第二开关管Q2的第二端连接，所述第二开关管Q2的第一端用于输入所述第二电压V2，所述第二节点b是所述参考电阻Rref的第二端与所述第二开关管Q2的第二端的连接中点。
应理解，所述阻变存储器Rrram的正端和负端不限于是图1中的连接方式，还可以是所述阻变存储器Rrram的正端与所述第一开关管Q1的第二端连接，所述负端用于输入所述第一电压V1。所述第一节点a和所述第二节点b也不限于是两个器件之间的连接中点，可以是两个器件相连接的端部之间的任意一点，本发明不作限制。
进一步，所述比较电路包括一比较器COMP，所述比较器COMP具有正向输入端、反向输入端、输出端和控制端，所述正向输入端与所述反向输入端用于输入需要进行比较的信号，所述控制端用于控制所述比较器COMP的开闭，所述比较器COMP的正向输入端和反向输入端作为所述比较电路的输入端，所述比较器COMP的输出端作为所述比较电路的输出端，所述比较器COMP的控制端作为所述比较电路的控制端。本实施例中，所述比较器COMP的正向输入端与所述第一节点a连接，反向输入端与所述第二节点b，当所述阻变存储器Rrram的正端及所述参考电阻Rref的第一端同时输入所述第一电压V1并且所述第一开关管Q1的第一端及所述第二开关管Q2的第一端同时输入所述第二电压V2时(第一电压V1与所述第二电压V2不相等)，所述第一节点a与所述第二节点b分别将所述编程通路和所述参考通路上的中间点电压输入所述比较器COMP中进行比较。为了便于描述，将所述第一节点a上的电压称为编程电压Vrram，所述第二节点b上的电压称为参考电压Vref。所述比较器COMP对所述编程电压Vrram和所述参考电压Vref进行比较，并在输出端输出比较信号Vout，所述比较信号Vout用于指示所述编程电压Vrram和所述参考电压Vref的大小关系。
本实施例中，所述参考电阻Rref的电阻值Rr及所述第二开关管Q2的宽长比Dr满足如下关系：
Rr＝N*Ra；
Dr＝N*Dm；
其中，N为大于或等于1的整数，RL为所述阻变存储器在低阻态下的电阻值，RH为所述阻变存储器在高阻态下的电阻值，Ra为介于RL和RH之间的阻值(RL＜Ra＜RH)，Dm为所述第一开关管的宽长比。
这样一来，当N大于1时，可以将参考电路上的电流减小N倍，但所述参考电压Vref保持不变，从而可以降低所述自关断电路工作时的功耗。
可以理解的是，当所述编程电路作为一阻变存储器的存储单元时，需要对所述编程电路进行编程(也就是对所述阻变存储器Rrram进行编程)。所述阻变存储器的常规编程具有两种电压控制方式：当编程是置位(set)时，V1的电压值大于V2的电压值，电流从所述阻变存储器Rrram的正端流向负端，所述阻变存储器Rrram的电阻值从RH变为RL，其中RH>>RL，实现所述存储单元从高阻态向低阻态转换；当编程是复位(reset)时，V1的电压值小于V2的电压值，电流从所述阻变存储器Rrram的负端流向正端，所述阻变存储器Rrram的电阻值从RL变为RH，实现所述存储单元从低阻态到高阻态转换。所述编程电路在进行编程时，当编程为置位时，V1为高电压，所述阻变存储器Rrram开始的电阻值为RH，此时，所述编程电压Vrram小于所述参考电压Vref，当编程完成时，所述阻变存储器Rrram的电阻值变为RL，所述编程电压Vrram大于所述参考电压Vref。相应的，当编程为复位时，V1为低电压，所述阻变存储器Rrram的电阻值开始为RL，所述编程电压Vrram小于所述参考电压Vref，当编程完成时，所述阻变存储器Rrram的电阻值变为RH，所述编程电压Vrram大于所述参考电压Vref。可见，无论在什么状态下，当编程结束时，所述编程电压Vrram都会大于所述参考电压Vref，所以可以将所述编程电压Vrram和参考电压Vref的电压大小作为判定编程完成的标志，也即所述比较器COMP输出的所述比较信号Vout可以用于指示所述编程电路的编程状态。
由于所述比较器COMP的正向输入端和反向输入端分别输入所述编程电压Vrram和所述参考电压Vref，所以当所述编程电路正在编程时，所述编程电压Vrram小于所述参考电压Vref，此时所述比较信号Vout为低电平“0”；当所述编程电路完成编程时，所述编程电压Vrram大于所述参考电压Vref，此时所述比较信号Vout为高电平“1”；所以，当所述比较信号Vout从低电平“0”跳转为高电平“1”即是编程完成的标志，以利用所述比较信号Vout来关闭所述编程电路，实现自关断的功能。当然，作为可选实施例，所述比较器COMP的正向输入端和反向输入端还可以分别输入所述参考电压Vref和所述编程电压Vrram，此时，所述当所述编程电压Vrram大于所述参考电压Vref时，所述比较信号Vout为低电平“0”，当所述编程电压Vrram小于所述参考电压Vref时，所述比较信号Vout为高电平“1”，当所述比较信号Vout从高电平“1”跳转为低电平“0”即是编程完成的标志。
进一步，所述信号传输控制电路在一编程信号及所述比较信号Vout的控制下，当所述编程信号指示所述编程电路开始编程时开启所述编程电路、参考电路及比较电路；当所述比较信号Vout指示所述编程电路完成编程时关闭所述编程电路、参考电路及比较电路。
图2为本实施例提供的所述自关断电路中关键信号的时序图。具体的，结合图1及图2所示，所述编程信号包括编程时间信号prog及编程脉冲信号prog_pls。所述编程时间信号prog用于指示编程时间T1，通常，为了保证所述编程电路在所述编程时间T1下能够完成编程，所述编程时间信号prog指示的编程时间T1通常需要大于所述编程电路的实际编程时间。本实施例中，当所述编程时间信号prog为高电平“1”时代表所述编程电路的编程时间T1，其余时刻均为低电平“0”。应理解，这个编程时间T1可以是由外部规定的可以留给所述编程电路进行编程的时间。所述编程脉冲信号prog_pls用于在所述编程电路开始编程时提供一短脉冲，也就是说，所述编程脉冲信号prog_pls仅在编程初始时刻为高电平“1”，其余时刻均为低电平“0”。
所述信号传输控制电路包括锁存器Latch、非门NO、或门OR及与门AND。所述锁存器Latch的输入端与所述比较器COMP的输出端连接，所述锁存器Latch的输出端与所述非门NO的输入端连接，所述比较器COMP输出所述比较信号Vout后，所述锁存器Latch可以将所述比较信号Vout锁存并输入所述非门NO中，防止所述比较器COMP在关闭后，所述比较器COMP的输出不能与所述比较信号Vout保持一致的情况。所述非门NO将所述比较信号Vout作非运算后输出sig信号，也即是说，所述sig信号是与所述比较信号Vout的信号相反的信号，所述非门NO的输出端与所述或门OR的一个输入端连接，用于将所述sig信号输入所述或门OR中。所述或门OR的另一输入端输入所述编程脉冲信号prog_pls，所述或门OR将所述sig信号及所述编程脉冲信号prog_pls进行或运算，并输出sir信号，也即是说，所述sir信号是所述sig信号与所述编程脉冲信号prog_pls进行或运算后得到的信号，所述或门OR的输出端与所述与门AND的一输入端连接，用于将所述sir信号输入所述与门AND中。所述与门AND的另一输入端用于输入所述编程时间信号prog，所述与门AND将所述sir信号与所述编程时间信号prog进行与运算，并输出pg_en信号，也即是说，所述pg_en信号是所述sir信号与所述编程时间信号prog进行与运算后得到的信号，所述与门AND的输出端与所述第一开关管Q1、第二开关管Q2及所述比较器COMP的控制端连接，用于将所述pg_en信号输入所述第一开关管Q1、第二开关管Q2及所述比较器COMP中，通过控制所述第一开关管Q1、第二开关管Q2及所述比较器COMP的开闭以控制所述编程电路、参考电路及比较电路的通断。
请继续参阅图1和图2，接下来将阐述所述信号传输控制电路的工作原理。
当所述编程电路未开始编程时，所述编程时间信号prog为低电平“0”时，所述编程脉冲信号prog_pls也为低电平“0”，此时，所述比较信号Vout可以为高电平“1”和低电平“0”，所述sig信号也可以为高电平“1”和低电平“0”，所述sir信号为低电平“0”，所述pg_en信号也为低电平“0”，所述第一开关管Q1、第二开关管Q2及所述比较器COMP都处于关闭状态，所述编程电路、参考电路及比较电路编程电路关闭。
当所述编程电路开始编程时，所述编程时间信号prog上跳为高电平“1”，所述编程脉冲信号prog_pls会在编程开始的时刻上跳为高电平“1”，此时，所述比较信号Vout可以为高电平“1”和低电平“0”，所述sig信号也可以为高电平“1”和低电平“0”，所述sir信号为高电平“1”，所述pg_en信号也会跳变为高电平“1”，从而打开所述第一开关管Q1、第二开关管Q2及所述比较器COMP，所述编程电路、参考电路及比较电路开启。所述编程电路开始编程后，所述编程电压Vrram小于所述参考电压Vref，所以所述比较信号Vout为低电平“0”，所述sig信号变为高电平“1”，所述sir信号为高电平“1”，所述pg_en信号也会保持高电平“1”。
经过一个非常短的脉冲时间，所述编程脉冲信号prog_pls会跳变为低电平“0”，此时，由于所述sig信号已经处于高电平“1”，所以所述sir信号也处于高电平“1”，所述pg_en信号仍然会保持高电平“1”，整个电路仍然会处于正常的工作状态。在某一个时间点，若所述阻变存储器Rrram的电阻状态发生改变，即编程完成时，所述编程电压Vrram与所述参考电压Vref大小将会转换，所述比较信号Vout也会翻转，跳变为高电平“1”，从而使得所述sig信号变为低电平“0”，相应的，所述sir信号跳变为低电平“0”，所述pg_en信号也会跳变为低电平“0”，从而关闭所述第一开关管Q1、第二开关管Q2及所述比较器COMP，所述编程电路、参考电路及比较电路均关闭，T2为所述编程电路的实际编程时间。最终，当所述编程时间信号prog跳变为低电平“0”时，整个编程周期结束。
可见，所述自关断电路可以在所述编程电路开始编程时自动开启所述编程电路、参考电路及比较电路，在编程完成后自动关闭所述编程电路、参考电路及比较电路，从而在设定的编程时间T1较长的情况下节约所述编程电路在编程完成后的功耗。同时，如果将对所述比较信号Vout或所述pg_en信号进行监控，便可以在外部监测所述编程电路的实际编程时间，从而可以统计出所述编程电路编程的编程时间范围，为后期优化编程时间提供数据支持，从而可以降低预设编程时间，提高编程速度。
基于此，本实施例还提供了一种半导体存储结构。图3为本实施例提供的半导体存储结构的示意图，如图3所示，所述半导体存储结构包括若干编程电路及若干所述的自关断电路Sec，所述自关断电路Sec用于实现所述编程电路的自关断。具体的，所述编程电路中的阻变存储器构成所述半导体存储结构中的一个存储单元Cell，通常所述阻变存储器呈行列分布，使得所述存储单元Cell也是呈行列分布的，所述编程电路中的第一开关管位于所述半导体存储结构的外围电路中，用于控制所述阻变存储器。图3示意性的展示出了4行6列所述存储单元Cell构成的半导体存储结构。
每个所述编程电路可以对应一个所述自关断电路Sec，使得每个所述自关断电路Sec可以独立控制一个所述编程电路的自关断。但是由于所述半导体存储结构在编程时，通常都只是单独对一个所述存储单元Cell中的阻变存储器进行编程，为了降低所述半导体存储结构的成本和尺寸，本实施例中，每列所述编程电路对应一个所述自关断电路Sec，也就是说，一列上的所有所述编程电路共用一个所述自关断电路Sec，所述半导体存储结构还包括自关断选通电路(未示出)，每列所述编程电路对应一个所述自关断选通电路，所述自关断选通电路可以将所述自关断电路与对应列中的任一所述编程电路选通。
具体的，所述半导体存储结构还包括行选通电路和列选通电路，在编程时，所述行选通电路用于选中一行存储单元进行编程，所述列选通电路用于选通一列所述存储单元进行编程，一行存储单元和一列存储单元的交叉点上的存储单元Cell即为需要编程的存储单元，例如若需要选中图3中具有阴影的存储单元Cell进行编程，需要所述行选通电路选中第二行，所述列选通电路选中第三列。进一步，所述自关断选通电路将所述第三列存储单元对应的自关断电路Sec与被选中的所述编程电路选通，此时，所述自关断电路Sec即可实现该编程电路的自关断。
本实施例中的所述自关断选通电路、行选通电路和列选通电路均可以是现有技术的任何一种，此处不再过多赘述。应理解，本实施例中仅示意性的展示出多个所述编程电路共用所述自关断电路Sec的一种方式，当所述半导体存储结构的编程模式和/或所述存储单元Cell的分布方式改变时，所述自关断电路Sec的共用方式还可以是其他，在此不在一一举例说明。
【实施例二】
与实施例一不同的是，本实施例中，所述信号传输控制电路中的或门OR及与门AND的连接方式不同。
图4为本实施例提供的自关断电路的示意图，如图4所示，本实施例中，所述信号传输控制电路仍然包括锁存器Latch、非门NO、或门OR及与门AND。所述锁存器Latch的输入端与所述比较器COMP的输出端连接，所述锁存器Latch的输出端与所述非门NO的输入端连接，所述比较器COMP输出所述比较信号Vout后，所述锁存器Latch可以将所述比较信号Vout锁存并输入所述非门NO中，防止所述比较器COMP在关闭后，所述比较器COMP的输出不能与所述比较信号Vout保持一致的情况。所述非门NO将所述比较信号Vout作非运算后输出sig信号，也即是说，所述sig信号是与所述比较信号Vout的信号相反的信号，所述非门NO的输出端与所述与门AND的一个输入端连接，用于将所述sig信号输入所述与门AND中。所述与门AND的另一输入端输入所述编程时间信号prog，所述与门AND将所述sig信号及所述编程时间信号prog进行与运算，并输出sir信号，也即是说，所述sir信号是所述sig信号与所述编程时间信号prog进行与运算后得到的信号，所述与门AND的输出端与所述或门OR的一输入端连接，用于将所述sir信号输入所述或门OR中。所述或门OR的另一输入端用于输入所述编程脉冲信号prog_pls，所述或门OR将所述sir信号与所述编程脉冲信号prog_pls进行或运算，并输出pg_en信号，也即是说，所述pg_en信号是所述sir信号与所述编程脉冲信号prog_pls进行或运算后得到的信号，所述或门OR的输出端与所述第一开关管Q1、第二开关管Q2及所述比较器COMP的控制端连接，用于将所述pg_en信号输入所述第一开关管Q1、第二开关管Q2及所述比较器COMP中，通过控制所述第一开关管Q1、第二开关管Q2及所述比较器COMP的开闭以控制所述编程电路、参考电路及比较电路的通断。
结合图3和图4，接下来将阐述所述信号传输控制电路的工作原理。
当所述编程电路未开始编程时，所述编程时间信号prog为低电平“0”时，所述编程脉冲信号prog_pls也为低电平“0”，此时，所述比较信号Vout可以为高电平“1”和低电平“0”，所述sig信号也可以为高电平“1”和低电平“0”，所述sir信号为低电平“0”，所述pg_en信号也为低电平“0”，所述第一开关管Q1、第二开关管Q2及所述比较器COMP都处于关闭状态，所述编程电路、参考电路及比较电路编程电路关闭。
当所述编程电路开始编程时，所述编程时间信号prog上跳为高电平“1”，所述编程脉冲信号prog_pls会在编程开始的时刻上跳为高电平“1”，此时，所述比较信号Vout可以为高电平“1”和低电平“0”，所述sig信号也可以为高电平“1”和低电平“0”，所述sir信号可以为高电平“1”和低电平“0”，所述pg_en信号也会跳变为高电平“1”，从而打开所述第一开关管Q1、第二开关管Q2及所述比较器COMP，所述编程电路、参考电路及比较电路开启。所述编程电路开始编程后，所述编程电压Vrram小于所述参考电压Vref，所以所述比较信号Vout为低电平“0”，所述sig信号变为高电平“1”，所述sir信号为高电平“1”，所述pg_en信号也会保持高电平“1”。经过一个非常短的脉冲时间，所述编程脉冲信号prog_pls会跳变为低电平“0”，此时，由于所述sir信号已经处于高电平“1”，所述pg_en信号仍然会保持高电平“1”，整个电路仍然会处于正常的工作状态。
在某一个时间点，若所述阻变存储器Rrram的电阻状态发生改变，即编程完成时，所述编程电压Vrram与所述参考电压Vref大小将会转换，所述比较信号Vout也会翻转，跳变为高电平“1”，从而使得所述sig信号变为低电平“0”，相应的，所述sir信号跳变为低电平“0”，所述pg_en信号也会跳变为低电平“0”，从而关闭所述第一开关管Q1、第二开关管Q2及所述比较器COMP，所述编程电路、参考电路及比较电路均关闭，T2为所述编程电路的实际编程时间。最终，当所述编程时间信号prog跳变为低电平“0”时，整个编程周期结束。
应理解，实施例一和实施例二仅示意性的展示出所述信号传输控制电路包含的器件以及控制所述编程电路、参考电路及比较电路的逻辑关系，应理解，本发明中的所述信号传输控制电路不限于实施例一和实施例二中的两种，还可以是其他逻辑电路，只要能够实现相同的逻辑关系即可，在此不再一一举例说明。进一步，实施例一和实施例二中的非门NO在所述编程电压Vrram与所述参考电压Vref分别接入所述比较器COMP的反向输入端和正向输入端时可以省略。
综上，在本发明实施例提供自关断电路与一编程电路连接，包括参考电路、比较电路及信号传输控制电路，所述编程电路向所述比较电路输入编程电压，所述参考电路向所述比较电路输入参考电压，所述比较电路可以输出用于指示所述编程电路的编程状态的比较信号，所述信号传输控制电路在一编程信号及所述比较信号的控制下，当所述编程信号指示所述编程电路开始编程时开启所述编程电路、参考电路及比较电路；当所述比较信号指示所述编程电路完成编程时关闭所述编程电路、参考电路及比较电路，从而实现了所述编程电路的自动开启和关断，消除编程完成后的不必要功耗；并且，由于所述比较信号可以指示所述编程电路的编程状态，通过检测所述比较信号即可监测所述编程电路的实际编程时间，从而可以重新优化设计所述编程电路的编程时间，从而提高编程速度。基于此，本发明还提供了一种半导体存储结构。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种自关断电路，与一编程电路连接，所述编程电路包括阻变存储器及第一开关管，其特征在于，所述自关断电路包括参考电路、比较电路及信号传输控制电路；
所述参考电路包括参考电阻及第二开关管，所述参考电阻的第一端及所述阻变存储器的第一端用于同步输入第一电压，所述第一开关管的第一端及所述第二开关管的第一端用于同步输入第二电压，所述参考电阻的第二端与所述第二开关管的第二端连接并连接到所述比较电路的一输入端，用于向所述比较电路输入参考电压，所述阻变存储器的第二端与所述第一开关管的第二端连接并连接到所述比较电路的另一输入端，用于向所述比较电路输入编程电压，所述比较电路输出用于指示所述编程电路的编程状态的比较信号；
所述信号传输控制电路在一编程信号及所述比较信号的控制下，当所述编程信号指示所述编程电路开始编程时开启所述编程电路、参考电路及比较电路；当所述比较信号指示所述编程电路完成编程时关闭所述编程电路、参考电路及比较电路;
所述编程信号包括编程时间信号及编程脉冲信号，所述信号传输控制电路包括锁存器、或门及与门，其中：
所述锁存器的输入端和输出端分别与所述比较电路的输出端及所述或门的一输入端连接，用于将所述比较信号锁存并输入所述或门中，所述或门的另一输入端用于输入所述编程脉冲信号，所述或门的输出端与所述与门的一输入端连接，所述与门的另一输入端用于输入所述编程时间信号，所述与门的输出端与所述第一开关管、第二开关管及所述比较电路的控制端连接；
或者，所述锁存器的输入端和输出端分别与所述比较电路的输出端及所述与门的一输入端连接，用于将所述比较信号锁存并输入所述与门中，所述与门的另一输入端用于输入所述编程时间信号，所述与门的输出端与所述或门的一输入端连接，所述或门的另一输入端用于输入所述编程脉冲信号，所述或门的输出端与所述第一开关管、第二开关管及所述比较电路的控制端连接。
2.如权利要求1所述的自关断电路，其特征在于，所述参考电阻的电阻值Rr及所述第二开关管的宽长比Dr满足如下关系：
Rr=N*Ra；
Dr=N*Dm；
其中，N为大于或等于1的整数，RL为所述阻变存储器在低阻态下的电阻值，RH为所述阻变存储器在高阻态下的电阻值，Ra为介于RL和RH之间的阻值，Dm为所述第一开关管的宽长比。
3.如权利要求2所述的自关断电路，其特征在于，所述编程电压小于或等于所述参考电压时，所述比较信号指示所述编程电路正在编程；所述编程电压大于所述参考电压时，所述比较信号指示所述编程电路完成编程。
4.如权利要求1-3中任一项所述的自关断电路，其特征在于，所述编程时间信号用于指示编程时间，所述编程脉冲信号用于在所述编程电路开始编程时提供一脉冲。
5.如权利要求4所述的自关断电路，其特征在于，所述编程时间信号指示的编程时间大于或等于所述编程电路的实际编程时间。
6.如权利要求1所述的自关断电路，其特征在于，所述比较电路包括比较器，所述比较器的正向输入端和反向输入端作为所述比较电路的输入端，所述比较器的输出端作为所述比较电路的输出端，所述比较器的控制端作为所述比较电路的控制端。
7.一种半导体存储结构，其特征在于，包括若干编程电路及若干如权利要求1-6中任一项所述的自关断电路，所述自关断电路用于实现所述编程电路的自关断。
8.如权利要求7所述的半导体存储结构，其特征在于，还包括自关断选通电路，若干所述编程电路呈行列分布，每列所述编程电路对应一个所述自关断电路，所述自关断选通电路将所述自关断电路与对应列中的任一所述编程电路选通。
9.如权利要求8所述的半导体存储结构，其特征在于，还包括行选通电路和列选通电路，用于分别选中一行及一列所述编程电路进行编程。
CN202010102523.2A 2020-02-19 2020-02-19 自关断电路及半导体存储结构 Active CN111326201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010102523.2A CN111326201B (zh) 2020-02-19 2020-02-19 自关断电路及半导体存储结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010102523.2A CN111326201B (zh) 2020-02-19 2020-02-19 自关断电路及半导体存储结构

Publications (2)

Publication Number Publication Date
CN111326201A CN111326201A (zh) 2020-06-23
CN111326201B true CN111326201B (zh) 2023-06-09

Family

ID=71172745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010102523.2A Active CN111326201B (zh) 2020-02-19 2020-02-19 自关断电路及半导体存储结构

Country Status (1)

Country Link
CN (1) CN111326201B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441266B1 (en) * 2009-08-07 2013-05-14 Altera Corporation Sensing circuit
CN104036824A (zh) * 2013-03-06 2014-09-10 索尼公司 半导体装置和信息读取方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US10629251B2 (en) * 2016-08-30 2020-04-21 SK Hynix Inc. Semiconductor memory system and operating method thereof
US10297316B2 (en) * 2017-08-28 2019-05-21 Macronix International Co., Ltd. Phase change memory apparatus and read control method to reduce read disturb and sneak current phenomena

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441266B1 (en) * 2009-08-07 2013-05-14 Altera Corporation Sensing circuit
CN104036824A (zh) * 2013-03-06 2014-09-10 索尼公司 半导体装置和信息读取方法

Also Published As

Publication number Publication date
CN111326201A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
JP4187197B2 (ja) 半導体メモリ装置の制御方法
US9343176B2 (en) Low-pin-count non-volatile memory interface with soft programming capability
US10855288B2 (en) Logic design with unipolar memristors
CN110797062B (zh) 忆阻器的读写电路及读写方法
US10930347B2 (en) Resistive random access memory device
US8854875B1 (en) Phase change memory with flexible time-based cell decoding
US8446754B2 (en) Semiconductor memory apparatus and method of driving the same
US7564714B2 (en) Flash memory device and method of controlling program voltage
US20020015345A1 (en) Reading device and method for integrated circuit memory
CN111326201B (zh) 自关断电路及半导体存储结构
US7167394B2 (en) Sense amplifier for reading a cell of a non-volatile memory device
EP0833347B1 (en) Programmable reference voltage source, particulary for analog memories
US7881129B2 (en) High voltage regulator for non-volatile memory device
CN114242142A (zh) 编程装置、方法及新型存储器
US6628548B1 (en) Flash memory with accelerated transient state transitions
US11495312B2 (en) Memory circuit and memory programming method
CN111354398B (zh) 灵敏放大器及其控制方法
US5889703A (en) Data read circuit
CN117079685A (zh) 写操作电路和存储器
CN114664352A (zh) 内存电路及内存编程方法
CN118038946A (zh) 反熔丝型非易失性存储器及其相关控制方法
JPH06275099A (ja) 半導体記憶装置
JPH07131298A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant