CN111209604B - 一种存储器芯片的检测方法、装置和终端 - Google Patents

一种存储器芯片的检测方法、装置和终端 Download PDF

Info

Publication number
CN111209604B
CN111209604B CN201811396700.1A CN201811396700A CN111209604B CN 111209604 B CN111209604 B CN 111209604B CN 201811396700 A CN201811396700 A CN 201811396700A CN 111209604 B CN111209604 B CN 111209604B
Authority
CN
China
Prior art keywords
attack
memory chip
word line
row address
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811396700.1A
Other languages
English (en)
Other versions
CN111209604A (zh
Inventor
陆天辰
郭睿原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811396700.1A priority Critical patent/CN111209604B/zh
Priority to PCT/CN2019/119527 priority patent/WO2020103839A1/en
Publication of CN111209604A publication Critical patent/CN111209604A/zh
Priority to US17/200,679 priority patent/US11461038B2/en
Application granted granted Critical
Publication of CN111209604B publication Critical patent/CN111209604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种存储器芯片的检测方法、装置和终端，所述方法包括：设置攻击模式和随机攻击参数；根据攻击模式和随机攻击参数生成随机攻击命令；根据随机攻击命令对存储器芯片进行攻击；对受到攻击后的存储器芯片进行检测，生成检测结果。能够根据需要模拟各种攻击方式，便于针对不同的攻击方式来对存储器芯片进行测试。由于攻击时能够对整个存储器芯片的随机化的任一存储单元进行攻击，因此，也能够针对整个存储器芯片进行检测。

Description

一种存储器芯片的检测方法、装置和终端
技术领域
本发明涉及存储器芯片测试技术领域，具体涉及一种存储器芯片的检测方法、装置和终端。
背景技术
随着存储器芯片的制造精度越来越高，元器件在物理层面上越来越小。然而，虽然在一块芯片存储器中能够集成更大的内存容量，但是内存单元之间会发生电磁干扰。这一情况使得对内存的单个区域进行的读写有可能干扰到邻近的区域，导致电流流入或流出邻近的内存单元。如果反复进行大量读写，有可能改变邻近内存单元的内容，使得0变成1，或者1变成0。这种现象被称为比特翻转。利用存储芯片的这种性质，对存储芯片进行的攻击，称之为比特翻转攻击。
然而，比特翻转攻击存在很大的随机性和复杂性，需要对一行进行上十万次的打开与关闭动作。一方面，现有的测试方法中很难还原这种攻击方式，导致测试比较困难，测试时间长，测试不精确。另一方面，现有的测试方法无法一次性连续大范围的测试，很难检测整个存储器芯片被攻击时的状态。因此，无法有效验证存储器芯片的物理与设计技术情况。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本发明提供一种存储器芯片的检测方法、装置和终端，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。
作为本发明的一个方面，提供了一种存储器芯片的检测方法，包括：
设置攻击模式和随机攻击参数；
根据所述攻击模式和所述随机攻击参数生成随机攻击命令；
根据所述随机攻击命令对所述存储器芯片进行攻击；
对受到攻击后的所述存储器芯片进行检测，生成检测结果。
在一种实施方式中，设置随机攻击参数包括：
选择所述存储器芯片的容量；
根据所述存储芯片的容量选择攻击范围，所述攻击范围至少包括行地址范围和列地址范围中的其中一种；以及
设置攻击次数。
在一种实施方式中，根据所述随机攻击命令对所述存储器芯片进行攻击，包括：
任选奇数条字线形成一组字线，选取每组字线中位于中间位置的字线；
根据所述随机攻击命令对每组位于中间位置的字线进行攻击。
在一种实施方式中，对受到攻击后的所述存储器芯片进行检测，生成检测结果，包括：
对被攻击字线的行地址及其相邻字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片形成攻击，且对所述相邻字线产生影响。
在一种实施方式中，对受到攻击后的所述存储器芯片进行检测，生成检测结果，包括：
对被攻击字线的行地址及其间隔字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片攻击完成。
本发明还提供了一种存储器芯片的检测装置，包括：
攻击设置模块，用于设置攻击模式和随机攻击参数；
攻击命令生成模块，用于根据所述攻击模式和所述随机攻击参数生成随机攻击命令；
随机攻击模块，用于根据所述随机攻击命令对所述存储器芯片进行攻击；
攻击检测模块，用于对受到攻击后的所述存储器芯片进行检测，生成检测结果。
在一种实施方式中，所述攻击设置模块包括：
芯片容量设置单元，用于选择所述存储器芯片的容量；
攻击范围设置单元，用于根据所述存储芯片的容量选择攻击范围，所述攻击范围至少包括行地址范围和列地址范围中的其中一种；
攻击次数设置单元，用于设置攻击次数。
在一种实施方式中，所述随机攻击模块包括：
字线组合单元，用于任选奇数条字线形成一组字线，选取每组字线中位于中间位置的字线；
字线攻击单元，用于根据所述随机攻击命令对每组位于中间位置的字线进行攻击。
在一种实施方式中，所述攻击检测模块包括：
对被攻击字线的行地址及其相邻字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片攻击完成。
在一种实施方式中，所述攻击检测模块包括：
对被攻击字线的行地址及其间隔字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片攻击完成。
本发明还提供了一种存储器芯片的检测终端，包括如上述所述的装置。
本发明采用上述技术方案，具有如下优点：能够根据需要模拟各种攻击方式，便于针对不同的攻击方式来对存储器芯片进行测试。由于攻击时能够对整个存储器芯片的随机化的任一存储单元进行攻击，因此，也能够针对整个存储器芯片进行检测。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1绘示本发明实施例提供的存储器芯片的检测方法流程图；
图2绘示本发明实施例提供的受到攻击的存储器芯片之后的翻转示意图。
图3绘示本发明实施例提供的受到攻击的存储器芯片之后的翻转示意图。
图4绘示本发明实施例提供的一种存储芯片测试电路装置的示意图。
图5绘示本发明实施例提供的存储器芯片的检测结构框图。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
在一种具体实施方式中，如图1所示，提供了一种存储器芯片的检测方法，包括：
步骤S10：设置攻击模式和随机攻击参数。
步骤S20：根据攻击模式和随机攻击参数生成随机攻击命令。
步骤S30：根据随机攻击命令对存储器芯片进行攻击。
步骤S40：对受到攻击后的存储器芯片进行检测，生成检测结果。
在一种示例中，攻击模式可以包括激活、写入、读出等攻击模式。在短时间内，使得同一行字线(位线)激活和关闭不间断进行、写入和关闭不间断或者读出和关闭不间断。攻击模式还可以包括选取那几条字线进行攻击，可能是同一时间只被攻击一行字线，也可能是同一时间被攻击两行。攻击一行时，被攻击的字线的存储电容内的电荷漏到相邻的两行字线上，使得相邻的两行字线的数据发生反转。攻击两行时，夹在被攻击的两行字线中间的那一行字线发生更严重的漏电。
随机攻击参数包括攻击的次数、攻击范围等。根据攻击模式和随机攻击参数生成的随机攻击命令在对存储器芯片进行攻击时，可以随机选择攻击位置，例如，可以随机选择存储器芯片的字线或位线等进行攻击。对受到攻击后的存储器芯片进行检测，具体对受到攻击的存储单元的相邻单元或者间隔单元进行检测，判断内容是否发生变化，例如，从0变成1，或者1变成0。
本实施例提供的随机攻击存储器芯片的检测方法能够根据需要模拟各种攻击方式，便于针对不同的攻击方式来对存储器芯片进行测试。由于攻击时能够对整个存储器芯片的随机化的任一存储单元进行攻击，因此，也能够针对整个存储器芯片进行检测。
在一种实施方式中，设置随机攻击参数包括：
选择存储器芯片的容量；
根据存储芯片的容量选择攻击范围，攻击范围至少包括行地址范围和列地址范围中的其中一种；以及
设置攻击次数。
在一种示例中，可通过显示界面提供随机攻击参数的选择和设置。选择存储器芯片的容量，例如8G﹡8，攻击范围：芯片组＝0x0～0x3，芯片＝0x0～0x7，行地址＝0x0～0xffff，列地址＝0x0～0x3ff。先选择芯片组，然后选择芯片组中的芯片，最后再选行列进行各自的设置。攻击次数的设置范围可以是0-1000次。当然，包括但不限于上述数值范围，根据需要进行适应性调整，均在本实施方式的保护范围内。
在一种实施方式中，根据随机攻击命令对存储器芯片进行攻击，包括：
任选奇数条字线形成一组字线，选取每组字线中位于中间位置的字线。
根据随机攻击命令对每组位于中间位置的字线进行攻击。
首先，初始化存储芯片，之后将字线划分成组，每组中可以有奇数条字线，例如三条或五条。由于攻击不仅对相邻字线产生影响，还可能对相隔字线产生影响，所以，为了便于攻击位置的选择和检测位置的精准定位，则选择攻击每组中位于中间的字线，进而对相邻或间隔的字线进行检测。能够快速找到检测字线的位置，提高检测速度。例如，当每组分为五条字线时，选择攻击中间的字线，检测第二根字线、第三根字线以及第五根字线，检测数据内容是否发生变化。
在一种实施方式中，对受到攻击后的存储器芯片进行检测，生成检测结果，包括：
对被攻击字线的行地址及其相邻字线的行地址进行检测；
若相邻字线的行地址与被攻击字线的行地址不同，则对存储器芯片攻击完成。
如图2所示，选取了部分字线，第一被攻击的字线103攻击影响第二相邻字线202和第三相邻字线203的存储单元的内容，由攻击前的0变为1或者由1变为0，攻击前第二相邻字线202和第三相邻字线203的存储单元的内容是“10101”，攻击后变成“01010”。
如图3所示，选取了部分字线，第二被攻击的字线101和第三被攻击的字线102影响第二相邻字线201存储单元的内容，由攻击前的0变为1或者由1变为0，攻击前第二相邻字线201的存储单元内容是“10101”，攻击后第二相邻字线201的存储单元内容是“01010”。
在一种实施方式中，对受到攻击后的存储器芯片进行检测，生成检测结果，包括：
对被攻击字线的行地址及其间隔字线的行地址进行检测；
若相邻字线的行地址与被攻击字线的行地址不同，则对所述存储器芯片攻击完成。
如图4所示，特定攻击次数下，不同芯片(如图所示的第一芯片、第二芯片、第三芯片和第四芯片)受到攻击之后的出错率的比较。可以看出，随着攻击次数的增加，出错率随之增加。通过检测出错率，对翻转攻击进行有效预防。
实施例二
在另一种具体实施方式中，如图5所示，还提供了一种存储器芯片的检测装置，包括：
攻击设置模块10，用于设置攻击模式和随机攻击参数；
攻击命令生成模块20，用于根据攻击模式和随机攻击参数生成随机攻击命令；
随机攻击模块30，用于根据随机攻击命令对存储器芯片进行攻击；
攻击检测模块40，用于对受到攻击后的存储器芯片进行检测，生成检测结果。
在一种实施方式中，攻击设置模块10包括：
芯片容量设置单元，用于选择所述存储器芯片的容量；
攻击范围设置单元，用于根据所述存储芯片的容量选择攻击范围，所述攻击范围至少包括行地址范围和列地址范围中的其中一种；
攻击次数设置单元，用于设置攻击次数。
在一种实施方式中，随机攻击模块30包括：
字线组合单元，用于任选奇数行字线形成一组字线，选取每组字线中位于中间位置的字线；
字线攻击单元，用于根据随机攻击命令对每组位于中间位置的字线进行攻击。
在一种实施方式中，攻击检测模块40包括：
对被攻击字线的行地址及其相邻字线的行地址进行检测；
若相邻字线的行地址与被攻击字线的行地址不同，则对存储器芯片完成攻击。
在一种实施方式中，攻击检测模块40包括：
对被攻击字线的行地址及其间隔字线的行地址进行检测；
若相邻字线的行地址与被攻击字线的行地址不同，则对存储器芯片完成攻击。
实施例三
本实施例提供了一种存储器芯片的检测终端，包括如实施例二所述的装置。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种存储器芯片的检测方法，其特征在于，包括：
设置攻击模式和随机攻击参数；
根据所述攻击模式和所述随机攻击参数生成随机攻击命令；
任选奇数条字线形成一组字线，根据所述随机攻击命令对每组字线中的位于中间位置的字线进行攻击；
对受到攻击后的所述位于中间位置的字线的相邻字线或间隔字线进行检测，生成检测结果。
2.如权利要求1所述的方法，其特征在于，设置随机攻击参数包括：
选择所述存储器芯片的容量；
根据所述存储器 芯片的容量选择攻击范围，所述攻击范围至少包括行地址范围和列地址范围中的其中一种；以及
设置攻击次数。
3.如权利要求2所述的方法，其特征在于，对受到攻击后的所述位于中间位置的字线的相邻字线或间隔字线进行检测，生成检测结果，包括：
对被攻击字线的行地址及其相邻字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片攻击完成。
4.如权利要求2所述的方法，其特征在于，对受到攻击后的所述位于中间位置的字线的相邻字线或间隔字线进行检测，生成检测结果，包括：
对被攻击字线的行地址及其间隔字线的行地址进行检测；
若所述间隔字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片完成攻击。
5.一种存储器芯片的检测装置，其特征在于，包括：
攻击设置模块，用于设置攻击模式和随机攻击参数；
攻击命令生成模块，用于根据所述攻击模式和所述随机攻击参数生成随机攻击命令；
随机攻击模块，用于任选奇数条字线形成一组字线，根据所述随机攻击命令对每组字线中的位于中间位置的字线进行攻击；
攻击检测模块，用于对受到攻击后的位于中间位置的字线的相邻字线或间隔字线进行检测，生成检测结果。
6.如权利要求5所述的装置，其特征在于，所述攻击设置模块包括：
芯片容量设置单元，用于选择所述存储器芯片的容量；
攻击范围设置单元，用于根据所述存储器 芯片的容量选择攻击范围，所述攻击范围至少包括行地址范围和列地址范围中的其中一种；
攻击次数设置单元，用于设置攻击次数。
7.如权利要求6所述的装置，其特征在于，所述攻击检测模块包括：
对被攻击字线的行地址及其相邻字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片完成攻击。
8.如权利要求6所述的装置，其特征在于，所述攻击检测模块包括：
对被攻击字线的行地址及其间隔字线的行地址进行检测；
若所述相邻字线的行地址与所述被攻击字线的行地址不同，则对所述存储器芯片完成攻击。
9.一种随机攻击存储器芯片的检测终端，其特征在于，包括如权利要求5-8任一项所述的装置。
CN201811396700.1A 2018-11-22 2018-11-22 一种存储器芯片的检测方法、装置和终端 Active CN111209604B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811396700.1A CN111209604B (zh) 2018-11-22 2018-11-22 一种存储器芯片的检测方法、装置和终端
PCT/CN2019/119527 WO2020103839A1 (en) 2018-11-22 2019-11-19 Method, device and terminal for testing memory chip
US17/200,679 US11461038B2 (en) 2018-11-22 2021-03-12 Method, device and terminal for testing memory chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811396700.1A CN111209604B (zh) 2018-11-22 2018-11-22 一种存储器芯片的检测方法、装置和终端

Publications (2)

Publication Number Publication Date
CN111209604A CN111209604A (zh) 2020-05-29
CN111209604B true CN111209604B (zh) 2022-03-25

Family

ID=70774602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811396700.1A Active CN111209604B (zh) 2018-11-22 2018-11-22 一种存储器芯片的检测方法、装置和终端

Country Status (3)

Country Link
US (1) US11461038B2 (zh)
CN (1) CN111209604B (zh)
WO (1) WO2020103839A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7025844B2 (ja) * 2017-03-10 2022-02-25 エドワーズ株式会社 真空ポンプの排気システム、真空ポンプの排気システムに備わる真空ポンプ、パージガス供給装置、温度センサユニット、および真空ポンプの排気方法
US11887686B2 (en) * 2020-06-25 2024-01-30 University Of Florida Research Foundation, Incorporated Fast and efficient system and method for detecting and predicting rowhammer attacks
CN114388049B (zh) * 2020-10-16 2023-09-12 长鑫存储技术有限公司 存储器测试方法
CN113569237B (zh) * 2021-07-29 2024-04-02 武汉天喻信息产业股份有限公司 攻击防护方法、装置、设备及可读存储介质
CN116072208A (zh) * 2021-11-01 2023-05-05 长鑫存储技术有限公司 一种存储阵列结构测试方法、装置及存储介质
US11823756B2 (en) 2021-11-01 2023-11-21 Changxin Memory Technologies, Inc. Method and device for testing memory array structure, and storage medium
US20240096435A1 (en) * 2022-09-16 2024-03-21 Synopsys, Inc. Built-in self-test circuit for row hammering in memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402323A (zh) * 2002-09-02 2003-03-12 威盛电子股份有限公司 嵌入式内存测试平台装置及其测试方法
CN107633867A (zh) * 2017-09-20 2018-01-26 南京扬贺扬微电子科技有限公司 基于ft4222的spi闪存测试系统及方法
CN108154904A (zh) * 2016-12-06 2018-06-12 北京京存技术有限公司 一种存储芯片性能的测试方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916472A (ja) * 1995-07-04 1997-01-17 Fujitsu Ltd キャッシュメモリ試験方法
JP2002237198A (ja) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp 半導体記憶回路装置並びにその検査方法及びセル不良救済方法
KR101138835B1 (ko) * 2010-10-29 2012-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치
CN102354537B (zh) * 2011-07-06 2014-03-05 华中科技大学 一种相变存储器芯片测试方法
CN104078082B (zh) * 2013-03-29 2017-11-14 芯成半导体（上海）有限公司 用于测试存储器件的电路和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402323A (zh) * 2002-09-02 2003-03-12 威盛电子股份有限公司 嵌入式内存测试平台装置及其测试方法
CN108154904A (zh) * 2016-12-06 2018-06-12 北京京存技术有限公司 一种存储芯片性能的测试方法和装置
CN107633867A (zh) * 2017-09-20 2018-01-26 南京扬贺扬微电子科技有限公司 基于ft4222的spi闪存测试系统及方法

Also Published As

Publication number Publication date
US20210200460A1 (en) 2021-07-01
CN111209604A (zh) 2020-05-29
WO2020103839A1 (en) 2020-05-28
US11461038B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
CN111209604B (zh) 一种存储器芯片的检测方法、装置和终端
KR101519491B1 (ko) 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템
US9036439B2 (en) Semiconductor memory device having improved refresh characteristics
US20130019130A1 (en) Testing electronic memories based on fault and test algorithm periodicity
US11887686B2 (en) Fast and efficient system and method for detecting and predicting rowhammer attacks
US9715942B2 (en) Built-in self-test (BIST) circuit and associated BIST method for embedded memories
CN101447233A (zh) 提高otp存储器可测性的系统和方法
US9425803B1 (en) Apparatuses and methods for implementing various physically unclonable function (PUF) and random number generator capabilities
US11139043B2 (en) Systems and methods for identifying counterfeit memory
CN104425040A (zh) 用于测试存储器的方法和系统
CN111863111B (zh) Dram的测试方法、装置、计算机可读存储介质及电子设备
CN101692351A (zh) 存储器测试方法及装置
WO2017131639A1 (en) Dram-level error injection and tracking
CN102682853A (zh) 用于存储器的测试系统及测试方法
US20090199057A1 (en) March DSS: Memory Diagnostic Test
US20190056874A1 (en) System and method for preserving data in volatile memory
CN112466379B (zh) 存储器位映射关系确定方法、装置、处理器芯片及服务器
CN106504795A (zh) 存储器件及其操作方法
CN109062793A (zh) 一种滚轮控件的测试方法、装置及电子设备
CN111863105A (zh) 存储单元检测方法及存储器检测方法
KR20130009591A (ko) 리프레쉬 특성이 개선된 반도체 메모리 장치
CN110648715B (zh) 一种低电压sram写半选择故障的测试方法
KR20230076039A (ko) 메모리
US11861000B2 (en) Memory system
KR20010095322A (ko) 집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant