CN111162013A - 一种半导体封装结构及一种半导体封装的制造方法 - Google Patents
一种半导体封装结构及一种半导体封装的制造方法 Download PDFInfo
- Publication number
- CN111162013A CN111162013A CN202010008319.4A CN202010008319A CN111162013A CN 111162013 A CN111162013 A CN 111162013A CN 202010008319 A CN202010008319 A CN 202010008319A CN 111162013 A CN111162013 A CN 111162013A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- solder
- passivation layer
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000004806 packaging method and process Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 175
- 229910000679 solder Inorganic materials 0.000 claims abstract description 68
- 238000002161 passivation Methods 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 238000000465 moulding Methods 0.000 claims abstract description 15
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 239000012790 adhesive layer Substances 0.000 claims abstract description 7
- 239000003989 dielectric material Substances 0.000 claims description 14
- 238000000608 laser ablation Methods 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 6
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000000206 moulding compound Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/8193—Reshaping
- H01L2224/81935—Reshaping by heating means, e.g. reflowing
- H01L2224/81939—Reshaping by heating means, e.g. reflowing using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体封装结构及其制造方法，该方法包括以下步骤：提供一承载基板，在所述承载基板的上表面形成一粘结层；接着在所述承载基板的上表面形成第一钝化层；接着在所述第一钝化层上形成第一介质层、第一金属线路层、第二介质层、第二金属线路层、第三介质层以及第二钝化层，接着在暴露的所述第二金属线路层上形成焊料柱，接着将半导体芯片安装到所述焊料柱上，然后利用第二激光照射所述焊料柱，以在所述焊料柱的表面形成多个微凹孔；接着形成模塑料，接着除去所述粘结层和所述承载基板，在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种半导体封装结构及一种半导体封装的制造方法。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片，然后将切割好的晶片用胶水贴装到相应的基板上，再利用超细的金属导线或者导电性树脂将晶片的接合焊盘连接到基板的相应引脚,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检、测试和包装等工序，最后入库出货，然而，现有的半导体封装的稳固性、耐用性等问题越来越引起人们的广泛关注，如何优化半导体封装的制造工艺，是业界丞待解决的问题。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体封装结构及一种半导体封装的制造方法。
为实现上述目的，本发明采用的技术方案是：
一种半导体封装的制造方法，包括以下步骤：
1)提供一承载基板，在所述承载基板的上表面形成一粘结层；
2)接着在所述承载基板的上表面形成第一钝化层；
3)接着在所述第一钝化层上形成第一介质层，接着在所述第一介质层的部分区域形成多个第一开口，接着在所述第一开口中以及在所述第一介质层的上表面形成第一金属线路层，接着通过激光烧蚀工艺在所述第一金属线路层中形成多个第一微孔，接着在所述第一金属线路层上沉积介质材料形成第二介质层，其中，部分的介质材料填充在所述第一金属线路层中的所述第一微孔中，接着在所述第二介质层的部分区域形成多个第二开口，所述第二开口暴露部分的所述第一金属线路层，接着在所述第二开口中以及在所述第二介质层的上表面形成第二金属线路层，接着通过激光烧蚀工艺在所述第二金属线路层中形成多个第二微孔，接着在所述第二金属线路层上沉积介质材料形成第三介质层，其中，部分的介质材料填充在所述第二金属线路层中的所述第二微孔中，接着在所述第三介质层上沉积第二钝化层；
4)接着在所述第二钝化层以及所述第三介质层中形成第一开孔，以暴露部分的所述第二金属线路层；
5)接着在暴露的所述第二金属线路层上形成焊料柱，接着将半导体芯片安装到所述焊料柱上，然后利用第二激光照射所述焊料柱，以在所述焊料柱的表面形成多个微凹孔；
6)接着在第二钝化层上形成模塑料，所述模塑料完全覆盖所述半导体芯片且填充所述半导体芯片与所述第二钝化层之间的间隙，部分的所述模塑料嵌入到所述焊料柱表面的所述微凹孔中；
7)接着除去所述粘结层和所述承载基板，使得所述第一钝化层的一表面暴露，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球。
作为优选，在所述步骤2)中，所述第一钝化层的材质为氧化铝、氧化硅、氧化锆中的一种或多种，所述第一钝化层的制造方法为ALD或PECVD，所述第一钝化层的厚度为300-800纳米。
作为优选，在所述步骤3)中，所述第一、第二、第三介质层的材料为氮化硅、氮氧化硅、氧化硅中的一种，所述第一、第二、第三介质层的制造方法为PECVD法，所述第一、第二金属线路层的材料为金、银、铜、铝、钛、钯中的一种或多种，所述第一、第二金属线路层的制造方法为热蒸镀、磁控溅射、电子束蒸发中的一种，多个所述第一微孔的总面积与所述第一金属线路层的总面积的比值为0.1-0.2，多个所述第二微孔的总面积与所述第二金属线路层的总面积的比值为0.15-0.3，形成所述第一微孔和所述第二微孔的激光烧蚀工艺具体参数为：激光器的功率为50-100W，激光器的光斑直径为的300-500微米，所述第二钝化层的材质为氧化铝、氧化硅、氧化锆中的一种或多种，所述第二钝化层的制造方法为ALD或PECVD，所述第二钝化层的厚度为1-2微米。
作为优选，在所述步骤4)中，形成所述第一开孔的方法为湿法刻蚀或者干法刻蚀。
作为优选，在所述步骤5)中，所述焊料柱的材料为锡基焊料、银焊料或铜焊料，通过回流焊工艺将所述半导体芯片安装到所述焊料柱上，所述第二激光照射的具体参数为：激光器的功率为20-40W，激光器的光斑直径为的100-200微米，在所述焊料柱的表面照射10-50秒以形成一个微凹孔，接着不断转移激光器的照射位置而形成多个所述微凹孔。
作为优选，在所述步骤6)中，所述模塑料的材料为环氧树脂。
作为优选，在所述步骤7)中，通过激光照射所述粘结层使得粘结层失去粘性，而将所述粘结层和所述承载基板剥离。
本发明还提出一种半导体封装结构，其采用上述方法制造形成的。
本发明与现有技术相比具有下列优点：
在本发明的半导体封装的制造过程中，通过激光烧蚀工艺在所述第一金属线路层中形成多个第一微孔以及在所述第二金属线路层中形成多个第二微孔，并将介质材料填充在各微孔中，并通过通过优化各微孔的总面积与相应金属线路层的总面积的比值，可以缓解应力，避免形成的半导体封装翘曲。利用第二激光照射所述焊料柱，以在所述焊料柱的表面形成多个微凹孔，并通过优化第二激光照射的激光器的功率、光斑直径以及照射时间，在缓慢形成微凹孔的过程中可以释放回流焊过程中焊料柱内产生的应力，避免焊料柱开裂，增强了半导体封装的稳定性和可靠性，同时由于微凹孔的存在，在后续形成模塑料的过程中，部分的所述模塑料嵌入到所述焊料柱表面的所述微凹孔中，增强了模塑料与半导体芯片、焊料柱之间的结合强度，有效提高了半导体封装结构的稳定性，延长了其使用寿命。
附图说明
图1为本发明的半导体封装结构的结构示意图。
具体实施方式
本发明提出一种半导体封装的制造方法，包括以下步骤：
1)提供一承载基板，在所述承载基板的上表面形成一粘结层，所述承载基板的材质为硅、玻璃、陶瓷、树脂板中的一种，所述粘结层在激光照射下失去粘性，进而可以便于承载基板的解离。
2)接着在所述承载基板的上表面形成第一钝化层，所述第一钝化层的材质为氧化铝、氧化硅、氧化锆中的一种或多种，所述第一钝化层的制造方法为ALD或PECVD，所述第一钝化层的厚度为300-800纳米，在具体的实施例中，所述第一钝化层为氧化铝层，其通过ALD法沉积形成，所述第一钝化层的厚度为600纳米。
3)接着在所述第一钝化层上形成第一介质层，接着在所述第一介质层的部分区域形成多个第一开口，接着在所述第一开口中以及在所述第一介质层的上表面形成第一金属线路层，接着通过激光烧蚀工艺在所述第一金属线路层中形成多个第一微孔，接着在所述第一金属线路层上沉积介质材料形成第二介质层，其中，部分的介质材料填充在所述第一金属线路层中的所述第一微孔中，接着在所述第二介质层的部分区域形成多个第二开口，所述第二开口暴露部分的所述第一金属线路层，接着在所述第二开口中以及在所述第二介质层的上表面形成第二金属线路层，接着通过激光烧蚀工艺在所述第二金属线路层中形成多个第二微孔，接着在所述第二金属线路层上沉积介质材料形成第三介质层，其中，部分的介质材料填充在所述第二金属线路层中的所述第二微孔中，接着在所述第三介质层上沉积第二钝化层。
其中，所述第一、第二、第三介质层的材料为氮化硅、氮氧化硅、氧化硅中的一种，所述第一、第二、第三介质层的制造方法为PECVD法，所述第一、第二金属线路层的材料为金、银、铜、铝、钛、钯中的一种或多种，所述第一、第二金属线路层的制造方法为热蒸镀、磁控溅射、电子束蒸发中的一种，多个所述第一微孔的总面积与所述第一金属线路层的总面积的比值为0.1-0.2，多个所述第二微孔的总面积与所述第二金属线路层的总面积的比值为0.15-0.3，形成所述第一微孔和所述第二微孔的激光烧蚀工艺具体参数为：激光器的功率为50-100W，激光器的光斑直径为的300-500微米，所述第二钝化层的材质为氧化铝、氧化硅、氧化锆中的一种或多种，所述第二钝化层的制造方法为ALD或PECVD，所述第二钝化层的厚度为1-2微米。
在具体的实施例中，所述第一、第二、第三介质层的材料均为氮化硅，且通过PECVD法制备所得，所述第一、第二金属线路层的材料为铜，所述第一、第二金属线路层的制造方法为热蒸镀，多个所述第一微孔的总面积与所述第一金属线路层的总面积的比值为0.5，所述第一微孔的直径为300-600微米，多个所述第二微孔的总面积与所述第二金属线路层的总面积的比值为0.2，所述第二微孔的直径为500-800微米，形成所述第一微孔和所述第二微孔的激光烧蚀工艺具体参数为：激光器的功率为80W，激光器的光斑直径为的300微米或400微米，所述第二钝化层的材质为氧化铝，所述第二钝化层的制造方法为ALD，所述第二钝化层的厚度为1.5微米
4)接着在所述第二钝化层以及所述第三介质层中形成第一开孔，以暴露部分的所述第二金属线路层，形成所述第一开孔的方法为湿法刻蚀或者干法刻蚀，在所述第一开孔的制备过程中，利用光刻工艺形成所述第一开孔。
5)接着在暴露的所述第二金属线路层上形成焊料柱，接着将半导体芯片安装到所述焊料柱上，然后利用第二激光照射所述焊料柱，以在所述焊料柱的表面形成多个微凹孔，所述焊料柱的材料为锡基焊料、银焊料或铜焊料，通过回流焊工艺将所述半导体芯片安装到所述焊料柱上，所述第二激光照射的具体参数为：激光器的功率为20-40W，激光器的光斑直径为的100-200微米，在所述焊料柱的表面照射10-50秒以形成一个微凹孔，接着不断转移激光器的照射位置而形成多个所述微凹孔。在具体的实施例中，激光器的功率为30W，激光器的光斑直径为的150微米，在所述焊料柱的表面分别照射10秒、20秒、30秒、40秒、50秒以形成不同尺寸的微凹孔。
6)接着在第二钝化层上形成模塑料，所述模塑料完全覆盖所述半导体芯片且填充所述半导体芯片与所述第二钝化层之间的间隙，部分的所述模塑料嵌入到所述焊料柱表面的所述微凹孔中，所述模塑料的材料为环氧树脂。
7)接着除去所述粘结层和所述承载基板，使得所述第一钝化层的一表面暴露，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球，通过激光照射所述粘结层使得粘结层失去粘性，而将所述粘结层和所述承载基板剥离，所述阻焊层的材料为绿漆，通过湿法刻蚀或干法刻蚀形成所述第二开孔。
如图1所示，根据上述方法制备的半导体封装包括依次层叠的第一钝化层1、再布线层2、第二钝化层3，在所述再布线层2上形成有焊料柱4，半导体芯片5安装到所述焊料柱4上，在所述第二钝化层3上形成模塑料6，所述模塑料6完全覆盖所述半导体芯片5且填充所述半导体芯片5与所述第二钝化层3之间的间隙，在所述第一钝化层1的暴露的表面上形成阻焊层7，接着在所述第一钝化层1和所述阻焊层7中形成开孔，接着在所述开孔中形成焊球8。
在本发明的半导体封装的制造过程中，通过激光烧蚀工艺在所述第一金属线路层中形成多个第一微孔以及在所述第二金属线路层中形成多个第二微孔，并将介质材料填充在各微孔中，并通过通过优化各微孔的总面积与相应金属线路层的总面积的比值，可以缓解应力，避免形成的半导体封装翘曲。利用第二激光照射所述焊料柱，以在所述焊料柱的表面形成多个微凹孔，并通过优化第二激光照射的激光器的功率、光斑直径以及照射时间，在缓慢形成微凹孔的过程中可以释放回流焊过程中焊料柱内产生的应力，避免焊料柱开裂，增强了半导体封装的稳定性和可靠性，同时由于微凹孔的存在，在后续形成模塑料的过程中，部分的所述模塑料嵌入到所述焊料柱表面的所述微凹孔中，增强了模塑料与半导体芯片、焊料柱之间的结合强度，有效提高了半导体封装结构的稳定性，延长了其使用寿命。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种半导体封装的制造方法，其特征在于：包括以下步骤：
1)提供一承载基板，在所述承载基板的上表面形成一粘结层；
2)接着在所述承载基板的上表面形成第一钝化层；
3)接着在所述第一钝化层上形成第一介质层，接着在所述第一介质层的部分区域形成多个第一开口，接着在所述第一开口中以及在所述第一介质层的上表面形成第一金属线路层，接着通过激光烧蚀工艺在所述第一金属线路层中形成多个第一微孔，接着在所述第一金属线路层上沉积介质材料形成第二介质层，其中，部分的介质材料填充在所述第一金属线路层中的所述第一微孔中，接着在所述第二介质层的部分区域形成多个第二开口，所述第二开口暴露部分的所述第一金属线路层，接着在所述第二开口中以及在所述第二介质层的上表面形成第二金属线路层，接着通过激光烧蚀工艺在所述第二金属线路层中形成多个第二微孔，接着在所述第二金属线路层上沉积介质材料形成第三介质层，其中，部分的介质材料填充在所述第二金属线路层中的所述第二微孔中，接着在所述第三介质层上沉积第二钝化层；
4)接着在所述第二钝化层以及所述第三介质层中形成第一开孔，以暴露部分的所述第二金属线路层；
5)接着在暴露的所述第二金属线路层上形成焊料柱，接着将半导体芯片安装到所述焊料柱上，然后利用第二激光照射所述焊料柱，以在所述焊料柱的表面形成多个微凹孔；
6)接着在第二钝化层上形成模塑料，所述模塑料完全覆盖所述半导体芯片且填充所述半导体芯片与所述第二钝化层之间的间隙，部分的所述模塑料嵌入到所述焊料柱表面的所述微凹孔中；
7)接着除去所述粘结层和所述承载基板，使得所述第一钝化层的一表面暴露，然后在所述第一钝化层的暴露的表面上形成阻焊层，接着在所述第一钝化层和所述阻焊层中形成第二开孔，接着在所述第二开孔中形成焊球。
2.根据权利要求1所述的半导体封装的制造方法，其特征在于：在所述步骤2)中，所述第一钝化层的材质为氧化铝、氧化硅、氧化锆中的一种或多种，所述第一钝化层的制造方法为ALD或PECVD，所述第一钝化层的厚度为300-800纳米。
3.根据权利要求1所述的半导体封装的制造方法，其特征在于：在所述步骤3)中，所述第一、第二、第三介质层的材料为氮化硅、氮氧化硅、氧化硅中的一种，所述第一、第二、第三介质层的制造方法为PECVD法，所述第一、第二金属线路层的材料为金、银、铜、铝、钛、钯中的一种或多种，所述第一、第二金属线路层的制造方法为热蒸镀、磁控溅射、电子束蒸发中的一种，多个所述第一微孔的总面积与所述第一金属线路层的总面积的比值为0.1-0.2，多个所述第二微孔的总面积与所述第二金属线路层的总面积的比值为0.15-0.3，形成所述第一微孔和所述第二微孔的激光烧蚀工艺具体参数为：激光器的功率为50-100W，激光器的光斑直径为的300-500微米，所述第二钝化层的材质为氧化铝、氧化硅、氧化锆中的一种或多种，所述第二钝化层的制造方法为ALD或PECVD，所述第二钝化层的厚度为1-2微米。
4.根据权利要求1所述的半导体封装的制造方法，其特征在于：在所述步骤4)中，形成所述第一开孔的方法为湿法刻蚀或者干法刻蚀。
5.根据权利要求1所述的半导体封装的制造方法，其特征在于：在所述步骤5)中，所述焊料柱的材料为锡基焊料、银焊料或铜焊料，通过回流焊工艺将所述半导体芯片安装到所述焊料柱上，所述第二激光照射的具体参数为：激光器的功率为20-40W，激光器的光斑直径为的100-200微米，在所述焊料柱的表面照射10-50秒以形成一个微凹孔，接着不断转移激光器的照射位置而形成多个所述微凹孔。
6.根据权利要求1所述的半导体封装的制造方法，其特征在于：在所述步骤6)中，所述模塑料的材料为环氧树脂。
7.根据权利要求1所述的半导体封装的制造方法，其特征在于：在所述步骤7)中，通过激光照射所述粘结层使得粘结层失去粘性，而将所述粘结层和所述承载基板剥离。
8.一种半导体封装结构，其特征在于，采用权利要求1-7任一项所述的方法制造形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010008319.4A CN111162013B (zh) | 2020-01-06 | 2020-01-06 | 一种半导体封装结构及一种半导体封装的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010008319.4A CN111162013B (zh) | 2020-01-06 | 2020-01-06 | 一种半导体封装结构及一种半导体封装的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111162013A true CN111162013A (zh) | 2020-05-15 |
| CN111162013B CN111162013B (zh) | 2021-08-24 |
Family
ID=70561471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010008319.4A Active CN111162013B (zh) | 2020-01-06 | 2020-01-06 | 一种半导体封装结构及一种半导体封装的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111162013B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167772A (ja) * | 1994-12-14 | 1996-06-25 | Hitachi Ltd | 表面実装電子部品の予備はんだ付け方法 |
| JP3285294B2 (ja) * | 1995-08-08 | 2002-05-27 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
| CN1817538A (zh) * | 2004-12-05 | 2006-08-16 | 国际商业机器公司 | 改进的焊料互连结构和使用注入模制焊料的方法 |
| CN101331812A (zh) * | 2006-01-27 | 2008-12-24 | 揖斐电株式会社 | 印刷线路板的制造方法 |
| CN101740408A (zh) * | 2008-11-27 | 2010-06-16 | 矽品精密工业股份有限公司 | 开窗型半导体封装件及其制法 |
| US8276269B2 (en) * | 2008-06-20 | 2012-10-02 | Intel Corporation | Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same |
| CN106463427A (zh) * | 2014-06-27 | 2017-02-22 | 索尼公司 | 半导体装置及其制造方法 |
| CN107275237A (zh) * | 2017-04-21 | 2017-10-20 | 北京大学 | 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法 |
-
2020
- 2020-01-06 CN CN202010008319.4A patent/CN111162013B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167772A (ja) * | 1994-12-14 | 1996-06-25 | Hitachi Ltd | 表面実装電子部品の予備はんだ付け方法 |
| JP3285294B2 (ja) * | 1995-08-08 | 2002-05-27 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
| CN1817538A (zh) * | 2004-12-05 | 2006-08-16 | 国际商业机器公司 | 改进的焊料互连结构和使用注入模制焊料的方法 |
| CN101331812A (zh) * | 2006-01-27 | 2008-12-24 | 揖斐电株式会社 | 印刷线路板的制造方法 |
| US8276269B2 (en) * | 2008-06-20 | 2012-10-02 | Intel Corporation | Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same |
| CN101740408A (zh) * | 2008-11-27 | 2010-06-16 | 矽品精密工业股份有限公司 | 开窗型半导体封装件及其制法 |
| CN106463427A (zh) * | 2014-06-27 | 2017-02-22 | 索尼公司 | 半导体装置及其制造方法 |
| CN107275237A (zh) * | 2017-04-21 | 2017-10-20 | 北京大学 | 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111162013B (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7741151B2 (en) | Integrated circuit package formation | |
| TWI512930B (zh) | 晶片封裝體及其形成方法 | |
| KR101831036B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI604570B (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| TWI529821B (zh) | 晶片封裝體及其形成方法 | |
| JP2002016212A (ja) | 半導体装置及びその製造方法 | |
| TWI567894B (zh) | 晶片封裝 | |
| US7229846B2 (en) | Semiconductor package having an optical device and a method of making the same | |
| JP2014110337A (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| TW201620094A (zh) | 半導體邊界保護密封劑 | |
| KR20010061849A (ko) | 웨이퍼 레벨 패키지 | |
| CN111508899B (zh) | 一种半导体封装的制备方法 | |
| JP2013149660A (ja) | 半導体装置の製造方法 | |
| JP4614818B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006511085A (ja) | 電子デバイス及びその製造方法 | |
| JP2006511085A5 (zh) | ||
| CN111952198B (zh) | 一种半导体封装及其制备方法 | |
| CN111162013B (zh) | 一种半导体封装结构及一种半导体封装的制造方法 | |
| CN111192863B (zh) | 一种芯片堆叠封装结构及其制备方法 | |
| TWI588954B (zh) | 晶片封裝體及其製造方法 | |
| CN111146093B (zh) | 一种半导体堆叠封装结构及其制备方法 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| JP2006100666A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210802 Address after: 518000 101, No. 6, Jingqiang Road, xiuxin community, Kengzi street, Pingshan District, Shenzhen, Guangdong Applicant after: Yixin micro semiconductor technology (Shenzhen) Co.,Ltd. Address before: 230000 group 1, Jiming village, Baishan Town, Lujiang County, Hefei City, Anhui Province Applicant before: Zhang Zheng |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |