CN111147080B - 用于传输数据的集成电路和方法 - Google Patents

用于传输数据的集成电路和方法 Download PDF

Info

Publication number
CN111147080B
CN111147080B CN201911060764.9A CN201911060764A CN111147080B CN 111147080 B CN111147080 B CN 111147080B CN 201911060764 A CN201911060764 A CN 201911060764A CN 111147080 B CN111147080 B CN 111147080B
Authority
CN
China
Prior art keywords
signal
voltage
nominal
integrated circuit
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911060764.9A
Other languages
English (en)
Other versions
CN111147080A (zh
Inventor
M·帕尔多恩
C·盖齐
K·法尔尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Electronic Technology Co ltd
Original Assignee
Melexis Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Electronic Technology Co ltd filed Critical Melexis Electronic Technology Co ltd
Publication of CN111147080A publication Critical patent/CN111147080A/zh
Application granted granted Critical
Publication of CN111147080B publication Critical patent/CN111147080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种集成电路，该集成电路包括输出级电路(99)。该输出级电路包括：输入节点，用于接收数字输入信号(10)；供给电压节点，用于接收供给电压信号(55)；数模转换器(20)，用于转换数字信号；放大器(40)，用于放大经转换的信号；第一/第二电压调节器(70)并且任选地包括第三电压调节器(70)，生成第一/第二电压信号并且任选地生成第三电压信号；最大电压选择器电路(90)，用于向放大器提供功率。两个不同的电压被提供给DAC。输出信号可以是SENT信号。电路是对抗功率中断和EMI高度稳健的。

Description

用于传输数据的集成电路和方法
技术领域
本发明涉及用于根据通信协议生成模拟通信信号的电子电路和方法。具体而言，本发明提供了一种具有输出级电路的集成电路，该输出级电路用于转换数字信号并且用于在存在供给电压中断的情况下将经转换的数字信号放大为模拟信号。
背景技术
电子系统可以包括通过导线、导线束、或者传送电信号的总线来互连的在空间上分布并且进行通信的组件。分布式组件可以是模拟组件、数字组件、或模拟组件和数字组件的某种组合。同样地，在分布式组件之间传输的电信号可以是模拟的、数字的、或模拟和数字的某种组合。
在许多电子系统中，分布式组件中的一些或全部是标准化的，具有标准化功能，或者使用标准化协议和标准化电气接口来进行通信。例如，模拟组件可以使用模拟信号通过导线来进行通信，这些模拟信号最经常为其值与电压幅度或指定电压范围内的差分电压的幅度相对应的电压信号。数字组件使用脉冲宽度调制方法来进行通信，以连续地传输经编码的数字值。其他数字通信标准协议是已知的，例如，被设计成用于在传感器设备与控制器(例如，汽车应用中的引擎控制单元(ECU)(汽车工程师协会(SAE)标准J2716))之间进行通信的控制器局域网(CAN)、局域互连网络(LIN)、以及单边半字节传输(Single-Edge NibbleTransmission，SENT)协议。
SENT协议是以低系统成本来传送数字数据的点对点系统。在最简单的规格中，SENT协议是使用三根导线(信号(信息)线、供给电压、以及接地线)的单向电压接口。不提供时钟信号。数据以半个字节(四位或“半字节”)数量来传送。具有以其他方式恒定的幅度的经调制的信号的两个下降沿之间的间隔定义数据的值。SENT协议包括循环冗余校验(CRC)错误校验和检测。使用SENT协议来发送信号的组件因此必须在信号线上可靠地生成电压下降沿，以便指定信号并对所传送的数据进行编码。对应地，使用SENT协议来接收信号的组件必须可靠地检测信号线上的电压下降沿，以便评估信号并对所传送的数据进行解码。
一些分布式电子系统必须在可能经历极端机械压力、电磁干扰(EMI)以及例如极端加速、振动、静电放电脉冲、传导射频干扰、及温度和湿度之类的环境条件的极端困难环境(诸如，汽车环境)中可靠且安全地操作。这些环境可能创建不期望的电连接或电开路、噪声电信号、不期望的电压电平下的低劣功率或接地分布、以及不恰当的操作。结果是，分布式电子系统的各组件可能遇到不同程度的电源电压变化，并且电源电源变化可能导致这些组件和更大的分布式系统(通常以不可预测的方式)不恰当的运行。
一种用于避免或防止分布式系统中的此类供给电压变化的方式是在每个分布式组件处(例如，在外部但邻近每个芯片)提供局部功率存储，例如，通常在传感器设计中使用的低压差(LDO)调节器和本地电容器。这些电容器(在芯片外部)典型地包括例如1至10μF的一个相对较大的电容器以及100nF的多个较小的电容器。然而，现代电子系统是高度集成的并且时常具有小的占用面积或体积，并且电容器倾向于是相对大的且笨重的，由此具有此类电容器的电压调节器在标准芯片封装内不适配，并且需要找到另一种解决方案。
在一些电路和传输协议中，组件要求绝对的电压差(例如，电压电平的改变)来实现恰当的功能。如果在所生成或所检测到电压改变的同时发生供给电压变化，则错误的变化可以被记录，由此生成信号错误。
因此，需要在存在机械压力、电磁干扰、以及广泛变化的环境条件的情况下可靠且稳健地操作的经改进的电路设计。
发明内容
本发明的实施例的目的是提供更容忍于功率故障和/或电磁干扰的一种集成半导体器件以及一种用于传输数据的方法，该集成半导体器件包括输出级电路。
本发明的实施例的具体目的是提供一种甚至在预定义时间段期间的供给电压中断的情况下仍能够继续串行通信的集成半导体器件，该预定义的时间段例如具有从1或2或5μs到10或20或30或40或50μs的持续时间。
本发明的实施例的目的是提供一种用于根据SENT协议、以更容忍于功率故障和/或电磁干扰的方式来传输数据的集成半导体器件和方法。
本发明的实施例的目的是提供根据SENT协议、以更容忍于功率故障和/或电磁干扰的方式的一种包括传感器的集成半导体器件和一种用于传送传感器数据的方法。
本发明的实施例的目的是提供根据SENT协议、以减少供给电压中断情况下的CRC错误数量的方式的一种包括传感器的集成半导体器件和一种用于传送传感器数据的方法。
本发明的实施例的目的是提供包括传感器、甚至在供给电压中断的情况下(例如，如果供给电压在大约25微秒内不存在，或者如果供给电压在大约25μs期间从大约5V降低至大约2.5V)仍然能够继续进行中的通信而不导致CRC错误并且没有内部复位或者导致CRC错误的风险降低的此类集成半导体器件。
具体目的是提供一种经封装的集成半导体器件，该经封装的集成半导体器件具有有限数量的大约100至200nF的分立电容器，这些分立电容器嵌入在封装中但不被集成在半导体衬底上，优选地具有至多两个分立的电容器，更优选地具有仅一个分立的电容器。
这些目的和其他目的可以通过根据本发明的实施例的设备和方法来实现。
根据第一方面，本发明提供一种集成电路，该集成电路包括：输出级电路，用于将数字输入信号转换为模拟输出信号，该输出级电路包括：数字输入节点，用于接收数字输入信号；供给电压节点，用于接收供给电压信号，该供给电压信号具有标称供给电压电平(例如，大约5V)；数模转换器，响应于数字输入信号并适于产生经转换的信号；放大器，被配置成用于接收并放大经转换的信号，由此生成模拟输出信号；其中，集成电路进一步包括第一电压调节器，该第一电压调节器适于生成具有低于标称供给电压电平(例如，大约5V)的标称第一电压电平(例如，大约3.3V)的第一电压信号，并且适于在标称第一电压电平(例如，大约3.3V)将能量存储在第一电容器上；并且集成电路进一步包括第二电压调节器，该第二电压调节器适于生成具有低于标称第一电压电平(例如，大约3.3V)的标称第二电压电平(例如，图4中为大约1.25V；图5中为大约1.65V)的第二电压信号；并且数模转换器被配置成用于基于包括至少第二电压信号的从供给电压得到的多个至少两个电压信号产生经转换的信号；并且输出级电路进一步包括最大电压选择器电路，该最大电压选择器电路适于在包括供给电压和第一电压信号的至少两个信号中的多个信号当中选择具有最大电压电平的信号，并且适于将所选择的信号作为功率信号提供给放大器。
第一电压调节器可被配置成用于接收供给电压信号或从中得出的信号。
第二电压调节器可被配置成用于接收第一电压信号或供给电压。
此种电路的优势在于，给DAC提供两个不同的电压，一个电压小于另外一个电压，因为在下降沿的临界部分期间，甚至在功率下降或EMI事件的情况下(例如，当这些电压电平的降低仍高于其标称值时)，这允许具有准确(例如，预期)电压电平“经转换的信号”。
此种电路的优势在于，给放大器提供至少两个不同电压(供给电压信号和第一电压信号)中的最大电压，一个电压大于另一个电压(例如，大约5.0V和3.3V)，因为在下降沿的临界部分期间，甚至在所述功率下降或EMI事件的情况下，具体而言，甚至在供给电压信号低于其标称值(例如，5V)但第一电压信号仍处于其标称值(3.3V)时，以及甚至进一步地，在第一电压信号低于其标称值(例如，3.3V)但高于例如经转换的信号电平的两倍时，这允许将经转换的信号正确地放大至准确的(例如，预期)电压电平。
优势在于，此种“特殊DAC”与“由最大电压选择器供电的放大器电路”的组合在下降沿的临界部分期间，甚至在所述功率下降或EMI事件的情况下，产生具有正确电压电平的输出信号，而不要求相对大的外部电容器(例如，具有至少1μF的电容)。
此种电路对于根据SENT协议来传输信号是理想的，其中，基于信号的下降沿之间的时间间隔的持续时间来对数据进行编码。发现此种电路在许多实例中都能够正确地继续发送数据，甚至在功率下降的情况下。
在实施例中，集成电路包括包括嵌入在模制封装中的半导体衬底，该模制封装进一步包括具有从100到200nF范围内的电容的至少一个分立的电容器，形成第一电压调节器的(第一)电容器，该(第一)电容器被配置成用于存储第一电压信号(例如，大约3.3V)。
在实施例(参见图5中的示例)中，数模转换器被配置成用于基于第一电压信号(例如，大约3.3V)并且基于第二电压信号(例如，大约1.65V)而产生经转换的信号。
在实施例中，标称供给电压电平是从4.5V到5.5V范围内的值；并且标称第一电压电平是从3.0V到3.6V范围内的值；并且标称第二电压电平是从1.25V到2.0V范围内的值。
在实施例(参见图5中的示例)中，数模转换器被配置成用于基于第一电压信号并且基于第二电压信号而产生经转换的信号。
在实施例中，集成电路进一步包括第三电压调节器，该第三电压调节器被配置成用于接收第一电压信号或供给电压信号；并且适于生成具有标称第一电压电平(例如，大约3.3V)与标称第二电压电平(例如，大约1.25V)之间的标称第三电压电平(例如，大约2.5V)的第三电压信号。
在实施例中，标称供给电压电平是从4.5V到5.5V范围内的值；并且标称第一电压电平是从3.0V到3.6V范围内的值；并且标称第二电压电平是从1.0V到2.0V范围内的值；并且标称第三电压电平是从2.2V到2.8V范围内的值。
在实施例(参见图4中的示例)中，数模转换器被配置成用于基于第二电压信号(例如，大约2.5V)并且基于第三电压信号(例如，大约1.25V)而产生经转换的信号。
在实施例中，集成电路被配置成在汽车环境中使用。
在实施例中，最大电压选择器电路适于在包括供给电压信号、第一电压信号、以及从连接至所述放大器的输出端的节点获得的电压信号的多个至少三个信号当中选择具有最大电压电平的信号。
任选地，集成电路进一步包括第四电容器，并且放大器被配置成用于将模拟输出信号存储在该第四电容器上。
在正常使用期间，放大器的输出端连接至具有负载电容的电导线。
主要优势在于，能够使用第四电容器和/或负载电容器上所存储的能量中的一些来暂时对放大器供电，尤其在功率下降或EMI事件在与输出信号的下降沿应当被生成的时刻基本上相同的时刻发生时。
该实施例基于第四和/或负载电容器上所存储的电压恰在(预期)输出信号的下降沿之前是最大的(例如，大约5V)的洞察。这进一步增加了可以在功率下降情况下或EMI事件中避免CRC错误的可能性。
使用从放大器的输出端获得的信号来对放大器供电并非微不足道的，因为(i)放大器可以由其自身的输出供电是违背物理定律的，并且(ii)由于该输出端的电压电平并非一直很高。并且的确这种技巧或“功能”在上升沿不起作用，但这不是该“返回信号”的目的。返回信号不仅旨在于信号的下降沿期间在非常小的持续时间内(例如，大约1微秒)放大相对小的DAC输出信号，而放大器输出端处的(多个)电容器被放电。注意，此种技巧对于上升沿将不起作用，因为上升沿将要求输出电容器被充电，这事实上违反物理定律，因为能量无法凭空被创造。
在实施例中，数模转换器包括限定三个或更多个节点的两个或更多个串联连接的电阻器；并且所述从供给电压得到的至少两个电压信号中的一个电压信号连接至所述节点中的一个节点，并且所述从供给电压得到的至少两个电压信号中的另一个电压信号连接至所述节点中的另一个节点。
此类DAC接收的优势在于，其生成多个电压电平，这些电压电平中的一个可以被选择。这容易内置在集成电路中。
尽管在传统实现方式中仅给一个节点提供功率，但在此种实现方式中，给两个不同的节点提供功率。这在功率下降或EMI事件的情况下(当第二电压电平低于其标称值，但第一电压电平仍处于其标称值)尤其有利，因为这允许较小的电压电平更准确地被生成。
当此种电路被用于根据SENT协议来传送数据信号时，该DAC结构通过能够在正确的时刻生成跨过接收器阈值电平的信号来允许减少功率下降或EMI事件情况下的CRC错误。
在实施例中，数模转换器包括偶数数量的串联连接的电阻器。
在实施例中，数模转换器包括奇数数量的串联连接的电阻器。
在实施例中，DAC精确地具有3位的分辨率，或者精确地具有4位的分辨率，或者精确地具有5位的分辨率，或者精确地具有6位的分辨率。发现不需要使用高分辨率DAC来符合低频发射EMC要求。
在实施例中，数模转换器是一元编码的DAC，并且每个串联连接的电阻器具有基本上相等的值。
在实施例中，数模转换器是二进制加权的DAC，并且每个串联连接的电阻器具有其直接连接到的串联连接的电阻器的值的基本上一半或两倍的值。
在实施例中，供给电压信号是从4.5到5.5伏特范围内或从4.75到5.25伏特范围内的电压；并且集成电路进一步包括控制器，该控制器适于将数字输入信号提供为具有使得由此得到的模拟输出信号是单边半字节传输协议信号的格式的位流。
SENT(单边半字节传输)是SAE标准——SAE J2716——其描述一种数据协议。其可被用来在汽车产业中在传感器与控制器之间传送信号值。在该协议中，下降沿的定时是最重要的。
在实施例中，集成电路进一步包括连接至所述控制器的传感器电路；并且该控制器进一步适于从传感器电路获得传感器信号并且适于根据传感器信号提供数字信号。
在实施例中，第一电压调节器被配置成用于生成具有从大约3.0到大约3.6伏特范围内的第一标称电压的第一电压信号；并且第二电压调节器被配置成用于生成具有从大约1.10到大约1.40伏特范围内的第二标称电压的第二电压信号；并且任选地，第三电压调节器如果存在则被配置成用于生成具有从大约2.2到大约2.8伏特范围内的第三标称电压的第三电压信号。
主要优势在于，第二标称电压值稍微大于接收器阈值电压(按放大器倍数缩放)，因为在第二电压降低的情况下，此电平用作一种暂时的“安全网”。它通常会在曲线中引起扭结、弯曲或点头，从而有效地推迟了跨过符合SENT的接收器的阈值电平的时刻，因此有效地“节省了越过阈值电平的定时，由此避免了错误的定时”。
在实施例中，DAC被配置成用于生成具有从大约0.0V到大约2.5V范围内的电压的经转换的信号，并且放大器被配置成用于将经转换的信号放大大约2.0倍。
在实施例中，DAC被配置成用于生成具有从大约0.0V到大约3.3V范围内的电压的经转换的信号，并且放大器被配置成用于将经转换的信号放大大约1.5倍。
集成电路优选地被实现在半导体衬底上。
在实施例中，(第一电压调节器的)第一电容器是分立的电容器，不被集成在半导体衬底中。
根据第二方面，本发明还提供了一种半导体器件，该半导体器件包括：根据第一方面所述的集成电路；以及以分立的电容器的形式位于集成电路外部但在功能上连接至该集成电路的所述第一电容器。
优选地，集成电路和第一电容器被嵌入在芯片封装中。芯片封装可进一步包括引线框架。
在实施例中，集成电路被实现在单端双芯片封装(有时也被称为双模封装(DMP))中。
将半导体器件实现在此类封装中是特定的挑战，因为这些封装不适合包含大型组件，诸如，某些陶瓷电容器。
根据第三方面，本发明还提供一种在集成电路的输出级电路中将数字输入信号转换为模拟输出信号的方法，该方法包括：从供给电压节点接收供给电压信号，该供给电压信号具有标称供给电压电平(例如，大约5V)；从数字输入节点接收所述数字输入信号；由第一电压调节器生成从供给电压信号得到的第一电压信号并将能量存储在第一电容上，该第一电压信号具有低于标称供给电压电平(例如，大约5V)的标称第一电压电平(例如，大约3.3V)；由第二电压调节器生成从第一电压信号或从供给电压信号得到的第二电压信号，该第二电压信号具有低于标称第一电压电平(例如，大约3.3V)的标称第二电压电平(例如，大约1.25V或大约1.65V)；由数模转换器基于从供给电压得到的至少两个电压信号中产生从所述数字输入信号得到的经转换的信号；由放大器放大经转换的信号，由此生成输出信号；由最大电压选择器电路在包括供给电压和第一电压信号的至少两个信号中的多个信号当中选择具有最大电压电平的信号，并且将所选择的信号作为功率信号施加到放大器。
在实施例中，该方法进一步包括以下步骤：由第三电压调节器生成第三电压信号，该第三电压信号具有标称第一电压电平(例如，大约3.3V)与标称第二电压电平(例如，大约1.25V)之间的标称第三电压电平(大约2.5V)。
在实施例中，数模转换器包括限定三个或更多个节点的两个或更多个串联连接的电阻器，并且方法进一步包括：将第二电压信号提供给所述节点中的一个节点。
方法可进一步包括：将第一电压信号提供给所述节点中的另一节点。这在集成电路不具有上文所描述的第三内部电压生成器的情况下尤其有用。
方法可进一步包括：将第三电压信号提供给所述节点中的又一节点。这在集成电路具有上文所描述的第三内部电压生成器的情况下尤其有用。
在实施例中，方法进一步包括：从连接至放大器的输出端的输出节点获得返回信号；并且选择最大电压的步骤包括：在包括供给电压信号、第一电压信号和返回信号的至少三个信号中的多个信号当中选择具有最大电压电平的信号，并且将所选择的信号作为功率信号提供给放大器。
在实施例中，方法进一步包括：将能量存储在连接至输出节点的第四电容器，和/或将能量存储在连接至输出节点的负载电容器。负载电容器可以是由连接至输出节点的电导线形成的电容。
在实施例中，集成电路进一步包括传感器和控制器，并且方法进一步包括以下步骤：由控制器从传感器获得传感器信息；将数字输入信号提供为位流，该位流包含传感器信息或从中得出的数据并且具有使得由此得出的模拟输出信号是单边半字节传输(SENT)协议信号的格式。
在实施例中，方法被应用于汽车环境中。
附图说明
通过参照以下结合附图的描述，本公开的前述和其他目标、方面、特征和优点将变得更加明显且更好理解，在附图中：
图1是根据本发明的实施例的集成半导体器件的高级框图。
图2是如可以在本发明的实施例中使用的图1中示出的电路的部分的示例性框图。
图3示出图2的框图的更详细的示例。
图4至图7是根据本发明的说明性实施例的图2的电路的部分的详细示意图。
图8是图示出根据本发明的说明性实施例的电压状态改变的图。
图9是图示出根据本发明的说明性实施例从针对稳定的供给电压的信息信号的高态电压到低态电压的负向状态改变之间的电压状态改变间隔得到的数据值的图。
图10示出图示出在存在供给电压中断的情况下不受益于本发明的电路的性能的示例性图。
图11示出图示出在存在供给电压中断的情况下根据本发明的说明性实施例的电路的性能的示例性图。
图12示出根据本发明的实施例的方法的高级流程图。
图13示出根据本发明的实施例的方法的更详细的流程图。
图14示出图示出本发明的某些方面的一组示例性波形。
当结合附图时，本公开的特征和优势将从以下阐述的具体实施方式中变得更加明显，在附图中，相同的附图标记在整个说明书中标识对应的要素。在附图中，相同的附图标记一般指示完全相同的、功能上类似的和/或结构上类似的元件。附图可能不是按比例绘制的。
具体实施方式
本发明的实施例提供了一种集成电路，该集成电路包括用于将所接收的数字控制或数据信号转换为所生成的经放大的模拟信号的电子电路，这些所生成的经放大的模拟信号利用边沿依赖的电压接口或协议来进行传送。具体而言，本发明提供了一种包括输出级电路的集成电路，该输出级电路用于在存在供给电压中断的情况下准确地转换数字输入信号并放大经转换的数字信号以产生模拟输出信号。
具体而言，本发明是实施例可用作包括例如传感器或控制电路的集成电路，其提供并传送利用边沿依赖的电压接口编码的信号(诸如，单边半字节传输(SENT)协议信号)，以将数据从诸如磁传感器之类的传感器传送至诸如引擎控制单元(ECU)之类的控制器。本发明的实施例在电路的供给电压存在微中断或变化的情况下继续有效地操作。
根据本发明的实施例，源设备(诸如，传感器设备)使用边沿依赖的电压接口标准将信息传送至接收设备(诸如，引擎控制单元)。源设备和接收设备是电连接至电源和地面从而使得这些设备能够操作的电子设备。例如，如由SAE J2716标准所指定，信息(例如，数据值)作为单根导线上的模拟电压被传输，并且由单根导线上的电压从大于或等于高态电压的电压到小于或等于低态电压的电压的连续改变之间的时间来指定。
在本发明的一些实施例中，信息信号由数字设备生成，该数字设备供给时间上连续的数字值以指定随时间的模拟信息信号的电压，包括任何电压状态改变。连续的数字值必须由输出级电路转换为时变模拟输出信号，该输出级电路诸如本文中所描述的输出级电路。然而，源设备、接收设备、以及导线中的任一者或全部受制于环境压力，该环境压力导致可能干扰模拟信息信号的正确生成的供给电压变化或中断。因此，在存在供给电压变化或中断的情况下继续提供正确的输出信息信号的输出级电路设计将在操作中更稳健并提供更好的性能(例如，就更少的CRC错误、更大的有效数据吞吐量等而言)。
图1是集成半导体器件100的高级框图。
传感器电路可包括例如，一个或多个磁传感器、一个或多个温度传感器、一个或多个压力传感器、一个或多个电流传感器、一个或多个扭矩传感器、一个或多个光学传感器、一个或多个红外传感器、以及以上各项的任何组合。
集成半导体器件100具有例如用于接收5V电压信号的电源输入端口P55并且具有用于提供包含信息(例如，传感器信息)的通信信号的输出端口P65。
导体电路可进一步包括控制器98，例如，可编程微控制器和/或数字状态机、或其组合。控制器98可包括或连接至内部或外部存储器(未示出)，例如，易失性存储器(例如，RAM)和/或非易失性存储器(例如，EPROM、闪存)。控制器98可被配置成用于从传感器获得信息，并且用于根据预定义的格式或结构或协议来对信息进行封装。控制器可例如被配置成用于将传感器数据并入串行位流，并且用于经由输出级电路99并经由输出端口P65将该位流传送至外部设备，例如，传送至外部处理器(例如，ECU)。
输出端口P65可经由串行总线(例如，多线总线，例如，三线总线)连接至外部设备(例如，外部传感器(例如，ECU)的输入端口。在优选实施例中，总线根据SENT协议携载信号。
当然，集成半导体器件100可包括附加电路，诸如例如，用于偏置一个或多个传感器的偏置电路、用于从一个或多个传感器获得数据的读出电路、定时电路(例如，振荡器电路、时钟分频器等)、非易失性存储器等，这些附加电路本身在本领域中是已知的，但不是本发明的主要焦点，并且因此不在本文中详细描述。
汽车应用中的传感器电路(其连接至电子控制单元(ECU))需要被设计成在系统受静电放电(ESD)脉冲、传导射频(RF)干扰或影响供给电压稳定性的环境应力侵害时具有某种稳健性。
根据本发明的一方面，输出电路99尤其适于以高度稳健对抗功率故障和/或电磁干扰(EMI)的方式来传送信息，例如，传感器信息。
更具体地，为了使系统的稳健性量化，已开发描述测试设置和测量的标准。示例为定义了大量供给电压变化设置的ISO-16750-2[3]以及定义应用于信号和电源引脚的直接功率注入(DPI)设置的IEC 62132-4[4]。存在使用所谓的功能状态分类(ISO-16750-1[5])标识的不同等级的稳健性：
A.甚至在侵害事件期间，系统仍继续正常操作；
B.在侵害期间，系统继续正常操作，虽然一些性能参数超出指定的容限；
C.在侵害后电路自行恢复；
D.电路需要外部操纵以便从侵害恢复；
E.在应用侵害事件之后电路被损坏。
本发明的目的是使用SENT通信协议来改进传感器接口的功能状态分类。
本发明的特定目标是提供具有至少功能状态B(并且优选地具有功能状态A)的通信的集成传感器设备和方法。
为此，输出级电路99包括第一电压调节器70(参见图2至图5)，该第一电压调节器适于生成具有低于标称供给电压电平(例如，大约5V)的标称第一电压电平(例如，大约3.3V)的第一电压信号81并且适于在该标称第一电压电平下将能量存储在第一电容器C70(参见图2至图5)上。因此，相较于其中使供给电压升压(即，具有高于供给电压的电压)的一些现有技术文档，在本发明中情况并非如此。
输出级电路99进一步包括第二电压调节器72，该第二电压调节器72适于生成具有低于标称第一电压电平的标称第二电压电平的第二电压信号。标称电第二电压电平可例如等于大约1.25V(参见图4)，或者等于大约1.65V(参见图5)，但是在从大约1.25到大约2.0V范围内的其他值(例如，等于大约1.8V的电压)也将起作用。
DAC 20被配置成用于基于从供给电压得到的至少两个电压信号中的多个电压信号(包括所述第二电压信号82)来产生经转换的信号30。例如，在图5中，DAC被配置成用于基于第一电压信号81和第二电压信号82来生成经转换的信号30。作为另一示例，在图3和图4中，DAC被配置成用于基于第二电压信号82和第三电压信号83来生成经转换的信号30，该第三电压信号具有在标称电第一电压电平(例如，3.3V)与标称电第二电压电平(例如，1.25V)之间的标称电第三电压电平(例如，2.5V)。
输出级电路99进一步包括最大电压选择器电路90，该最大电压选择器电路90适于在包括供给电压信号55(例如，大约5V)和第一电压信号81(例如，大约3.3V)的至少两个信号中的多个信号当中选择具有最大电压电平的信号，并且适于将所选择的信号作为功率信号50提供给放大器40。
优选地，发明人必须提供一种以具有多个引脚的半导体器件的形式的解决方案，但在该半导体器件外部不要求任何分立的电容器。因此，其中将至少一个大型电容器(例如，至少1μF的)添加到内部电压电解器来存储能量以克服功率下降的传统解决方案并非选项。
在进行许多实验之后，发明人领悟到所谓的“最坏情况”场景是在设备不得不传送下降沿的同时或多或少发生的功率下降的情况。并且发明人进一步领悟到，在图11中最佳地图示出，即，在功率下降的情况下，除外部接收器(例如，ECU)将检测到信号60的“下降沿”所在的阈值电压电平附近之外，允许输出信号的波形(最初)是失真的。这对于其中借助下降沿的定时对数据进行编码的协议尤其重要，如对于SENT协议的情况。
如在图11的(e)部分中所图示，发明人领悟到如果由DAC和放大器的级联生成的信号在正确的时刻将越过阈值电压，则CRC错误将被防止，即使该信号高于或低于此阈值电压将部分失真。
基于这些领悟，它们得到了尝试防止在功率下降事件中输出信号将降低至低于接收器的阈值电压(这将在不正确的时刻触发接收器并最终导致CRC错误)的想法。他们开始意识到这要求DAC和放大器两者需要在该临界时刻期间正确地起作用。并且他们得出使用以下各项的组合的想法：(i)具有(至少)两个不同的电压输入的“特殊DAC”以及(ii)使用最大电压选择器电路向放大器提供功率。
此种电路的优势在于：(i)给DAC提供两个不同的电压，一个电压小于另一个电压，因为在下降沿的临界部分期间，甚至在功率下降或EMI事件期间，例如，当这些电压电平的降低仍然高于其标称值时(例如，在图5的示例中，当信号82具有高于1.65V的瞬时电压时，即使第一电压信号瞬时地低于其标称电压电平，例如，已降低至低于3.3V但高于1.9V或高于2.0V的电压电平)，这允许生成具有准确(例如，预期)电压电平的“经转换的信号”30。
此种电路的优势在于：(ii)给放大器提供至少两个不同的电压(例如，供给电压信号和第一电压信号)中最大的电压，一个电压大于另一个电压(例如，标称为大约5.0V和3.3V)，因为这允许在下降沿的临界部分期间正确地放大DAC的输出，甚至在所述功率下降或EMI事件的情况下，具体而言，甚至在供给电压信号低于其正常值(例如，5V)但第一电压信号仍出于其正常值(3.3V)时，以及甚至更进一步，例如，甚至在第一电压信号低于其正常值(例如，3.3V)但高于例如经转换的信号30的信号电平的两倍和/或高于1.8V(例如，其为由芯片的数字部分使用的典型电压，该芯片的数字部分例如，控制器98)。
优势在于，“特殊DAC”与“由最大电压选择器供电的放大器电路”的组合在下降沿的临界部分期间产生具有正确电压电平的输出信号60，即使在预定的时间段期间高于和/或低于阈值区域信号是失真的，例如，如在相关标准中所指定。
发现此种电路在许多实例中都能够正确地继续发送数据，甚至在功率下降的情况下。此类电路对于传输信号是理想的，其中，在功率中断的情况下需要保持下降沿的完整性，如例如SENT协议的情况，其中，基于信号的下降沿之间的时间间隔的持续时间对数据进行编码。
当然，最高电压选择器电路需要是非常快速的，例如，具有显著小于微切断(microcut)时间的反应时间。考虑到微切断时间大约为1至25μs的事实，大约100ns的反应时间是足够快速的。
存在本发明的主要基本想法。本文档的剩余部分将详细描述输出电路99的示例性实施例。
图2示出了示例性输出级电路99的框图，如可以在图1的集成电路中所使用的，该输出级电路99对于可能例如在汽车环境中发生的供给电压变化和微中断不敏感或显著不敏感。对于不熟悉词语“微中断”的读者，作出对图14的参考，图14示出具有大约25微秒的持续时间的“微切断”或“微中断”的5伏特供给信号的示例。在图14中示出的示例中，供给线的电压暂时从5V降低至大约2.5V，并且随后恢复回到5V。
返回参考图2，输出级电路99被配置成用于接收随时间变化的数字输入信号10，以指定模拟信息信号(输出信号60)，该模拟信息信号的值由从高于或等于高态电压的电压到低于或等于低态电压的电压的模拟信息信号的连续电压状态改变确定。或者简单来说，典型地给DAC 20提供数字位流，以生成例如在图10(B)中针对低EMC发射所示出的平滑信号形状。
返回参考图2，DAC 20响应于数字输入信号10中的位12而产生模拟经转换的信号30。能以各种方式将数字输入信号10编码为例如二进制值，并且可以对应于DAC 20的类型类似地或不同地(例如，以一元码)对位12进行编码。
在实施例中，DAC 20被配置成用于生成具有从0V到2.5V范围内的电压的经转换的信号30，并且放大器40被配置成用于使其放大2.0倍，以使得输出信号60具有从0V到大约5V的输出范围。
在另一实施例中，DAC 20被配置成用于生成具有从0V到3.3V范围内的电压的经转换的信号30，并且放大器40被配置成用于使其放大大约1.50倍，以使得输出信号60具有从0V到大约5V的输出范围。
具有本公开的益处的技术人员可以容易地发现DAC 20的其他合适的电压范围以及放大器40的对应放大倍数，以便获得从0V到5V的输出范围。在优选实施例中，放大器的放大倍数是从1.1到4.0、或从1.5到3.0、或从1.5到2.0的范围内的值。
在优选实施例中，DAC 20包括两个或更多个串联连接的电阻器，定义三个或更多个节点N1、N2、N3、N4(图4)。取决于这些电阻器的值，DAC(在没有两个电压输入的情况下)被称为“一元编码DAC”或被称为“二进制加权DAC”。位提取电路97可以进行控制器98与DAC 20之间必要的任何的转换。但是本发明不限于此，并且也可使用具有其他电阻器值的DAC，只要对应的位提取块97提供合适的位流以生成期望的(例如，预定义的)波形。
图2的示例性输出级电路99包含第一电压调节器70以及第二电压调节器72，但是也包括第三电压调节器73。注意，第三电压调节器不是绝对需要的(参见图5)并且可以被省略，在此情况下，第一电压调节器70的输出81将被提供给DAC。
在优选实施例中，最大电压选择器电路90不仅选择两个电压信号55和81中的最大电压信号，而且可以选择从放大器60的输出获得的信号(在本文中被称为“反馈信号”或“返回信号”)(如果该电压更高)。后者显然是有创造性的，因为使用放大器的输出为其自身供电并非易事。。为了更好地解释这如何总做，作出对图3的参考。
图3示出了具有示例性值的图2的框图的具体示例，但是当然，本发明不限于这些值。内部电压供给(例如，第二内部电压供给72和第三内部电压供给73)各自响应于第一内部电压信号81并且各自供给不同的电压下相应的电压信号(例如，电压信号，分别大约1.25V的第二电压信号82和大约2.5V的第三电压信号)。这些电压信号施加到DAC的相应节点，例如，施加到N2和N4(参见图4)。
放大器40接收放大器供给电压信号50并且响应于经转换的信号30(来自DAC)而放大模拟经转换的信号30并产生模拟输出信号60。
最大电压选择器电路90从输出级电路99中的各种信号的任何组合之间选择最大电压，例如，从供给电压信号55(典型地为大约5V)、第一内部电压信号81(典型地为大约3.3V)以及源自放大器40的输出节点的“返回信号”选择。
读者可能想要知道在功率下降的情况下后一信号可以可能如何帮助，但是发明人发现，在正常使用期间，输出端口P65连接至具有某个电容(C负载，参见图7)的导线，在下降沿生成开始时，该电容恰好“完全被加载”(接近5V)。“返回信号”61允许提供该电容上所存储的能量中的一些以(暂时地)对放大器供电。
在一些实施例中，输出级电路99可进一步包括具有至少1nF的值的电容器C40。C40的典型值将在从1到100nF、或从2nF到50nF、或从5nF到20nF范围内，例如，等于大约10nF。(注意，寄生电容远远小于1nF)。电容器C40可被集成在半导体衬底中，或者可以是分立的，例如，被嵌入在芯片封装中的陶瓷电容器。然而，因为导线将连接至放大器输出节点，因此电容器C40是任选的(如由虚线电容器符号所指示)。
出于完整性，注意第二电压调节器72还可包括具有从大约10pF到大约1nF范围内的电容的完全集成的电容器C72(被实现在半导体衬底中)，但该电容器C72是完全任选的，并且本发明在不具有该电容的情况下也将工作。这对于(任选的)第三电压调节器73也成立，第三电压调节器73可具有任选的完全集成的电容器C73。如果存在，则它们的主要目的是帮助调节器放大器稳定性。
相比之下，第一电压调节器70具有电容器C70，优选地以分立的电容器C70的形式而非嵌入在半导体衬底中，但优选地被并入封装器件中。在操作中，第一内部经调节的电压供给70接收供给电压信号55(例如，大约5.0V标称)并且产生第一经调节的内部电压信号81(例如，大约3.3V标称)。在正常操作期间，第一内部经调节的电压供给70对电容器C70充电，以使得在供给电压信号55微中断或变化的情况下，第一内部经调节的电压供给70可以在相对短的时间段内并且以逐渐降低的电压电平经由第一内部电压信号81继续提供功率。电容器C70的值优选地是从100nF到200nF范围内的值，以便在几微秒内将整个芯片的操作电压维持在高于2.2V。该功能保持数字活动以避免复位生成。由第一内部经调节的电压供给70产生的第一内部电压信号81相较于供给电压信号55可能具有减小的电压可变性(也被称为“电压波纹”)。合适的电压调节器在电子技术领域中是已知的。
第一内部电压信号81由第二内部电压调节器72接收，并且如果存在，则也由第三内部电压调节器73接收，并且第二和第三电压调节器中的每一者产生不同的电压(例如，在图3中，1.25V和2.5V)。优选地，第二电压调节器72以及还有第三电压调节器73(如果存在)是线性电压调节器，例如，低压差或LDO调节器。
图3示出了集成半导体器件可进一步包括电压生成器，例如，电压生成器76，该电压生成器76被配置成用于生成将要被供给至电路的数字部分的大约1.8V的标称电压。尽管被图示在输出级电路99的框图内，但只要数字电路(包括控制器98和位提取电路97)在“电压下降”的情况下不进行复位，则该进一步的电压调节器76在输出级电路中并不实际起作用，考虑到1.8V的电压显著低于第一电压信号81(例如，大约3.3V)，这在实践中没有问题。
图4更详细地示出数模转换器20的示例以及它的接口。如所示，DAC 20包括两个或更多个串联连接的电阻器，在该示例中为串联连接的四个电阻器R1、R2、R3、R4。串联连接的电阻器的端部限定多个节点N0...N4。电阻器R1和R2限定DAC的下区段。电阻器R3和R4限定DAC的上区段。
如可以看出，上区段R3、R4在其上端处(在节点N4处)连接至第二电压调节器72的输出，并且在其下端处(在节点N2处)连接至第三电压调节器73的输出。在该示例中，给节点N4供给标称电压2.5V，并且给节点N2供给标称电压1.25V。
下区段在其下端处(在节点N0处)连接至接地，并且在其上端处(在节点N2处)连接至第二电压调节器72的输出。在该示例中，给节点N2供给标称电压1.25V，并且节点N0连接至接地。
如可以领会的，在电压下降的情况下，当由第一电压调节器70生成的电压不再能够被维持在3.3V时，并且更具体地，下跌至低于2.5V的电平，第三电压调节器73的输出也将下跌至低于其标称值(因此低于2.5V)，由此，由DAC生成的信号将是失真的(参见例如，图11e的波形的上部)。但是，只要第一电压信号81的输出电平高于大约2.0V，则第二电压生成器72将能够生成大约1.25V的信号82，该信号82(在该示例中)被供给至节点N2，这将防止经转换的信号30(在DAC的输出端处)下跌至低于大约0.9V-1.0V并且因此经放大的信号60将下跌至低于大约1.8V至大约2.0V的预定义的阈值电压或者至少显著地降低其风险。
在本发明的一些实施例中，DAC 20具有被称为“一元编码DAC”或“温度计编码的DAC”的类型。此类DAC包括针对DAC输出的每个可能值(例如，经转换的信号30的每个可能值)的相等的电阻器。因此，具有16个可能的输入值的四位DAC 20将拥有具有相等电阻的16个电阻器，并且上节点将具有2.5V的电压，接下来的下节点将具有2.5V*(15/16)的电压，接下来的下节点将具有2.5V*(14/16)的电压，依此类推。然而，重要的是，由于本发明的原理，中间(例如，中央)节点将具有1.25V的电压，即使施加到上节点的电压将低于2.5V，例如，将仅为2.0V。这防止DAC的输出与施加在电阻器链的顶部处的电压电平成比例改变，如传统DAC的情况那样。净效果是信号的部分将是失真的(参见图11e)，但信号将不越过接收器的阈值电平，因为DAC的另一节点(例如，DAC的中央节点)被供给有第二电压电平，在通过放大器的倍增之后，该第二电压电平高于接收器的阈值电平。
如果所有的电阻器均具有同一值，则电阻器的串联连接将均等地划分是施加到上节点的电压。在每一时刻，节点中仅一个节点将通过位开关24被适当地控制而被连接至DAC的输出端，例如，每个位开关响应于数字输入信号10的位12中不同的位而产生经转换的信号30。
图2至图5图示出如何由有效信号对接收自控制器98(例如，传感器控制电路)的两位二进制值进行转换以在四根控制导线中的仅一根控制导线上提供有效信号，这四根控制导线中的每一根控制单个位开关24将节点中与该两位的值相对应的一个节点连接至DAC输出端，由此提供具有与该两位的值相对应的电压的经转换的信号30。但是当然本发明不限于具有仅两位的数字值以及具有仅四个可能的输出电平的DAC。
在本发明的另一实施例(未示出)中，DAC 20是二进制加权的DAC 20，并且电阻器不具有相等的电阻值，但是电阻器对应于加权。例如，每个电阻器可具有比邻近的较低电阻器高两倍的电阻值。在此情况下，对来自每个二进制加权的电阻器的电压输出求和，以提供正确的模拟经转换的信号30(在附图中未示出)。这减少了电阻器的数量，但要求非常准确的电阻器值来提供准确的模拟经转换的信号30。
总而言之，通过应用包括多个串联连接的电阻器和多个开关的DAC，并且向电阻器链施加两个不同的电压(在顶部处施加(相对)高的电压并且在该链的基本上中间处施加中间电压)，创建较低输出范围内的准确的DAC输出。通过选择略微大于所谓的接收器的“切分电平”或“阈值电平”的第二电压电平(例如，大约高出0.1V至0.5V)，避免了定时错误(在半字节级下)，并且在帧或封装级下避免了CRC错误，即使高于切分电平信号是失真的。
图5示出了图4中所示的电路的变型。在该实施例中，半导体器件也具有第一电压调节器70和第二电压调节器72，但是第三电压调节器73被省略。在该实施例中，第一电压信号81(例如，在该示例中为3.3V)作为一个电压(“高电压”)被提供给DAC，并且第二电压信号82(在此情况下，例如为大约1.65V)作为另一电压(“中等电压”)被提供给DAC。操作的原理与上文所描述的基本相同。事实上，只要第一电压信号81出于第一标称电压电平(在该示例中为3.3V)，则DAC的所有串联电阻器将正确地将施加到上节点(此处：节点N4)的电压除以4。在电压下降的情况下，信号81的电压电平将降低至低于3.3V，但是只要信号81大于1.65V，则提供给DAC的两个电压信号还是大约1.65V。并且尽管从上节点N3和N4获得的信号可能是失真的(由此，“下降沿”的初始部分可能是失真的)，但这些信号将是至少1.65V。但是，重要的是，从N0至N2获得的“下降沿”的第二部分将不失真，因为这些电压是由施加到节点N2的信号81的值确定的，而与施加到节点N4的信号81的值无关。
返回参考图2至图3，由放大器40接收模拟经转换的信号30。放大器40从最大电压选择器电路90接收功率。最大电压选择器电路90接收多个电压信号并选择具有那些所供给的电压信号中具有最大电压的电压信号，并且将其作为供给电压信号50提供给放大器40。在本发明的一些实施例中，放大器供给电压信号50也可被提供给其他的电路元件。
在实施例中，提供给最大电压选择器电路90的多个电压信号包括供给电压信号55(例如，标称5V)以及第一经调节的内部电压信号81(例如，标称3.3V)。
在另一实施例中，提供给最大电压选择器电路90的多个电压信号包括供给电压信号55(例如，标称5V)、第一经调节的内部电压信号81(例如，标称3.3V)、以及从放大器40的输出端或者实际上从连接至放大器40的输出的节点P65获得的返回电压信号61。尽管对于本发明工作不是绝对需要的，但是该节点P65可连接至分立的电容器，例如，第二分立的电容器，该分立的电容器被并入芯片封装中但不完全被集成在半导体衬底中或不完全被集成至集成电容器C40，但是同样地，该电容器C40是任选的并且可以被省略。另外，如图1和图7中所示，在系统级，节点P65还连接至具有负载电容C负载的外部导线。如上文所描述，该电容器C40或这些电容器C40上所存储的能量C负载在功率中断与输出信号60的下降沿基本上重合时尤其有用，因为稍稍早于该下降沿，放大器输出信号60是高的(例如，大约5V)，因此(多个)电容器C40和C负载在下降沿开始时完全被充电。在供给电压信号55的微中断的情况下，供给电压信号55或第一经调节的内部电压信号81或返回信号61中的每一者可暂时具有最大电压电平，并且可被选择并作为放大器供给电压信号50而被提供。如上文所提及，但是由于(多个)电容器C40和C负载在下降沿期间是放电的，针对下降沿的该工作对于上升沿将不工作。
图6示出如可以在本发明的实施例中使用的示例性最大电压选择器电路90的示例，但是本发明不限于此，并且也可使用其他电路。图6的电路包括两个级联的电路。第一电路从V入1、V入2中选择最高信号并提供V出1。第二电路从V出1和V入3中选择最高信号，因此总体上，从V入1、V入2、V入3中选择最高信号。如由标记所指示，V入2可对应于供给电压信号55(例如，标称5V)，V入1可对应于第一内部电压信号81(例如，标称3.3V)，并且信号V入3可对应于返回信号61(在0V与5V之间变化，但是在输出信号的下降沿的开始时具有5V的值)。这是为何将返回信号61用作最大电压选择器的可能输入并非显而易见的另一原因：其电压电平不是恒定的。
图7示出如可以在本发明的实施例中使用的示例性放大器电路40的示例，但是本发明不限于此，并且也可使用其他放大器电路。如所示，并且如上文所讨论，放大器电路40可具有小型电容器C40。如果存在，则C40的值典型地被选择为足够小从而不会显著干扰信号生成，并且被选择为足够大以改善将要测试的其他EMI信号，该测试诸如例如，直接功率注入测试和供电ESD测试。该电容器典型地具有大约为几nF的值，例如，在从1nF到10nF的范围内。
如上文所描述，节点P65典型地连接至来自总线的导线。该总线可以是多线总线，例如，在SENT的情况下，是三线导线，包含数据线、接地线以及供给电压线。此类数据导线还具有电容C负载，在频率切断期间，可以暂时从该电容C负载汲取功率。
放大器电路40优选地被配置成用于使其输入(即，从DAC获得的信号30)乘以预定义倍数，以使得经放大的信号60在预定义的范围内变化，例如，在信号为SENT信号的情况下，在从0V到5V的范围内。例如，如果DAC提供从0V到2.5V范围内的“经转换的信号30”(参见例如，图3)，则放大器被配置成用于乘以等于大约2.0的预定义倍数。或者，如果DAC提供从0V到3.3V范围内的“经转换的信号30”(参见例如，图4)，则放大器被配置成用于乘以大约1.5的倍数。
放大器40可以是简单放大器，例如，被连接为闭环电压放大器的操作放大器。在其他实施例中，例如，如图7中所示，更复杂的放大器也可以保护免于输出节点P65处的负电压，并且在输出接待能P65处的电压升高至高于供给电压电平时保护反向电流免于进入供给输入P55。
出于完整性，提到上拉电阻器对于本发明工作不是绝对需要的，并且可以被省略。此类上拉电阻在SENT说明书中指定。其目标是在“接地导线丢失”或放大器是处于三态的情况下使输出电平漂移至供给电压。
图8示出波形中从逻辑高信号变化为逻辑低信号的部分，因此示出“下降沿”。信息信号处于高电压，例如，处于5.0伏特。为了指示数据传输的起始，信息信号电压从大于或等于高态电压(例如，3.8伏特)的电压(例如，4.5伏特)改变为低于或等于低电压(例如，1.39伏特)的电压(例如，1.0伏特)，以指示限定数据值的间隔的起始。
图9图示出在SENT协议中，连续下降沿之间的间隔被用来表示数据值。当然，SENT协议不仅涉及下降沿之间的时间间隔，(其格式由处理器维护)，但是该图图示出，如果例如第一下降沿在功率损耗的情况下将变得过于陡峭，则下降沿越过接收器低状态阈值电压的时间T1将是错误的，并且因此T2与T1之间的持续时间将是错误的，导致对数据不正确的解释，最终导致CRC错误。
图10以示例的方式图示出具有诸如图1中示出的框图之类的框图但不具有本发明的益处的传统电流在从高到低并随后再次到高的电压状态改变期间的典型表现或行为，如可被发现限定存在供给电压信号微中断的情况下SENT信号的半字节的起始。在图10的A)部分中示出的示例中，供给电压信号55遭受微中断，并且暂时从5.0伏特降低至零，例如，持续大约20至30微秒，例如，大约25μs。这将典型地具有将DAC的输出设置为零的效果(如图10的B)部分中所示)，直到供给电压信号55恢复。由“期望信号”指示的波形指示从高到低并再次到高的电压状态改变，以用信号通知半字节的起始。如上文所讨论，放大器40可以具有某个电容C40，或者典型地连接至某个电容C负载，以使得输出信号60不会立即降低至零，而是随时间放电直到供给电压信号55恢复(如图10的C)部分中所示)。在放大器40中存在最大电压选择器电流和功率存储的情况下，当供给电压信号55中断时，输出信号60将立即降低至零(附图中未示出)。如果提供内部经调节的电压供给(例如，第一内部经调节的电压供给70)并且由供给电压(标称5V)与第一电压信号81(标称3.3V)中较大的一者对放大器进行供给，则输出信号60的降低将被延迟或者其影响将是较不严重的，但是无法避免输出电平的降低，并且将可能导致定时错误，在接收器处导致CRC错误。
如图11中所示，在具有本发明的实施例的益处的情况下，在存在供给电压信号55微中断时，可以准确得多地提供放大器输出信号60。如图11的A)部分中所示，供给电压信号55遭受微中断并且暂时下跌至零(类似于在图11的A)部分中)。这将引起第一电压信号81的电压电平的逐渐降低(在图11的B)部分中草绘)，并且取决于供给中断的时长，还存在第三电压信号83的电压电平的降低(参见图3至图5)。
如上文所描述，由本发明提出的解决方案尤其解决了其中第一电压信号81的电压电平降低至低于其标称值(例如，低于3.3V)，降低至使得DAC输出信号30将下跌至低于接收器阈值电压的程度(在不利用本发明的解决方案的情况下)，使得由接收器进行的下降沿检测处于错误的时刻。
然而，如上文所描述(参见图2至图5)，由于第一电压调节器70、第二电压调节器72和(任选地)第三电压调节器73、具有两个电压输入的“特殊DAC”、以及“最大电压选择器电路”，“下降沿波形”的下部可以仍然被正确地生成而不论是否存在功率损耗。如图11的C)部分中所图示，即使下降沿的第一部分可能比预期降低得更快，仍防止信号降低至低于接收器的阈值电平。如11的(e)部分中所图示的净效果为针对预期功率切断的经效果，本发明的输出级电路99能够将输出信号越过阈值电压的时间从时间Tx移位至时间Ty，因此避免数据错误。
注意，在实践中，接收器切分电平(或阈值电平)通常为大约2.2V(具有10％至20％滞后)，因此从大约2.0V到大约2.4V。
参考图12，操作输出级电路99的方法包括：
-提供100供给电压不敏感的输出级电路99；
-接收110数字输入信号；
-向DAC提供120至少两个不同的电压信号；
-借助数模转换器(DAC)20来转换130数字输入信号10，以产生经转换的信号30；
-使用最大电压选择器电路90来选择140最大电压并将所选择的电压作为供给电压信号50提供给放大器40；以及
-使用放大器40来放大150经转换的信号30，以产生将要被传送的输出信号60。
图13示出了在集成电路的输出级信号99中将数字输入信号10转换为模拟输出信号60的方法1300的流程图，该方法包括：
-从供给电压节点N55接收1301供给电压信号55，该供给电压具有标称供给电压电平(例如，大约5.0V)；
-从数字输入节点N10接收1302所述数字输入信号10；
-由第一电压调节器70生成1303从供给电压信号55得到的第一电压信号81，并将能量存储在第一电容C70上，第一电压信号具有低于标称供给电压电平(例如，大约5V)的标称第一电压电平(例如，大约3.3V)；
-由第二电压调节器72生成1304从第一电压信号81或从供给电压信号55得到的第二电压信号82，该第二电压信号82具有低于标称第一电压电平(例如，大约3.3V)的标称第二电压电平(例如，大约1.25V或1.65V)；
-由第三电压调节器73任选地生成第三电压信号83，该第三电压信号83具有在标称第一电压电平与标称第二电压电平之间的标称第三电压电平(例如，大约2.5V)；
-由数模转换器20基于从供给电压信号55得到的至少两个电压信号产生1306从所述数字输入信号10得到的经转换的(或中间)信号30；
-由最大电压选择器电路在包括供给电压信号55和第一电压信号81的至少两个信号中的多个信号当中选择1307具有最大电压电平的信号，并将所选择的信号作为功率信号50施加1308到放大器40；
-由放大器40放大1309经转换的(或中间)信号30，由此生成输出信号60。
图14示出图示出本发明的某些方面的一组示例性波形。
在上部示图中，显示出示例性输出波形60。在该示例中，波形的下降沿正确地被生成，而不论是否存在功率中断(从t＝0μs到t＝25μs)。
在下部示图中，示出三个示例性信号：供给电压55，具有5V的标称值但由于功率中断而降低至大约2.5V(从t＝0μs到t＝25μs)。还示出了第一经调节的电压信号81，具有大约3.7V的标称值，在功率中断期间下跌至大约2.2V。该示图还示出供给电流79(但对于本发明是无关的)。
尽管本发明被解释和图示为针对根据SENT协议的通信，但本发明不限于此，并且还可以用于其他串行通信，诸如例如，PWM或I2C或SPC，但是当然，在此情况下，电压电平可以是不同的。
尽管本发明被图示为针对具有5.0V的标称值的供给电压，但本发明不限于此，并且对于其他供给电压和信号电平本发明也工作，例如，大约9V的供给电压和信号电平，其可以在SENT的9V变型中使用。在此类实施例中，图2至图5的拓扑结构仍将工作，但在此情况下，将选择放大倍数以使得放大器输出信号范围将是从0V到9V。例如，在第二电压信号将标称地是1.25V并且第三电压供给信号83将标称地是2.5V因此DAC的输出范围将是从1V到2.5V的情况下，放大器的放大倍数将被选择为等于大约3.6。
已经描述了某些实施例，现在对于本领域技术人员而言将明显的是，可以使用并入本公开的概念的其他实施例。因此，本发明不应限于所描述的实施例，而是应当仅由所附权利要求的精神和范围来限制。
在整个说明书中，在设备和系统被描述为具有(having)、包含(including)或包括(comprising)特定组件的情况下，或者在过程和方法被描述为具有(having)、包含(including)或包括(comprising)特定步骤的情况下，另外设想存在基本上由所述组件组成或由所述组件组成的所公开技术的装置和系统，并且设想存在基本上由所述处理步骤组成或由所述处理步骤组成的根据所公开技术的过程和方法。
应当理解，只要所公开的技术保持可操作，步骤的顺序或执行某些动作的顺序就无关紧要。此外，在一些情况下，可以同时进行两个或更多个步骤或动作。已经具体参照其某些实施例详细描述了本发明，但将会理解，可以在本发明的精神和范围内进行变化和修改。

Claims (15)

1.一种集成电路，包括：
输出级电路，用于将数字输入信号转换为模拟输出信号，所述输出级电路包括：
数字输入节点，用于接收所述数字输入信号；
供给电压节点，用于接收具有标称供给电压电平的供给电压信号；
数模转换器，响应于所述数字输入信号并适于产生经转换的信号；
放大器，被配置成用于接收并放大所述经转换的信号，由此生成所述模拟输出信号；
其中，所述集成电路进一步包括第一电压调节器，所述第一电压调节器适于生成具有低于所述标称供给电压电平的标称第一电压电平的第一电压信号并且适于在所述标称第一电压电平下将能量存储在第一电容器上；以及
所述集成电路进一步包括第二电压调节器，所述第二电压调节器适于生成具有低于所述标称第一电压电平的标称第二电压电平的第二电压信号；以及
所述数模转换器被配置成用于基于从所述供给电压得到的包括至少所述第二电压信号的多个至少两个电压信号来产生所述经转换的信号；以及
所述输出级电路进一步包括最大电压选择器电路，所述最大电压选择器电路适于在包括所述供给电压信号和所述第一电压信号的多个至少两个信号当中选择具有最大电压电平的信号，并且适于将所选择的信号作为功率信号提供给所述放大器。
2.如权利要求1所述的集成电路，其中，所述集成电路进一步包括第三电压调节器，所述第三电压调节器被配置成用于接收所述第一电压信号或所述供给电压信号并且适于生成具有在所述标称第一电压电平与所述标称第二电压电平之间的标称第三电压电平的第三电压信号。
3.如权利要求1所述的集成电路，其中，所述最大电压选择器电路适于在包括所述供给电压信号、所述第一电压信号、以及从连接至所述放大器的输出的节点获得的电压信号的多个至少三个信号当中选择具有最大电压电平的信号。
4.如权利要求1所述的集成电路，其中，所述数模转换器包括限定三个或更多个节点的两个或更多个串联连接的电阻器；
其中，从所述供给电压得到的所述至少两个电压信号中的一个电压信号连接至所述节点中的一个节点，并且从所述供给电压得到的所述至少两个电压信号中的另一电压信号连接至所述节点中的另一节点。
5.如权利要求4所述的集成电路，其中，所述数模转换器是一元编码的DAC，并且每个串联连接的电阻器具有相等的值。
6.如权利要求4所述的集成电路，其中，所述数模转换器是二进制加权的DAC，并且每个串联连接的电阻器具有其直接连接到的串联连接的电阻器的值的一半或两倍的值。
7.如权利要求1所述的集成电路，其中，所述供给电压信号是从4.5伏特到5.5伏特范围内或从4.75伏特到5.25伏特范围内的电压；以及
其中，所述集成电路进一步包括控制器，所述控制器适于将所述数字输入信号提供为具有使得从中得出的所述模拟输出信号是单边半字节传输协议信号的格式的位流。
8.如权利要求7所述的集成电路，所述集成电路进一步包括连接至所述控制器的传感器电路；以及
其中，所述控制器进一步适于从所述传感器电路获得传感器信号，并且适于根据传感器信号提供所述数字输入信号。
9.如权利要求2所述的集成电路，其中，所述第一电压调节器被配置成用于生成具有从3.0伏特到3.6伏特范围内的所述标称第一电压电平的所述第一电压信号；以及
其中，所述第二电压调节器被配置成用于生成具有从1.10伏特到1.40伏特范围内的所述标称第二电压电平的所述第二电压信号；并且任选地，
其中，所述第三电压调节器如果存在则被配置成用于生成具有从2.2伏特到2.8伏特范围内的所述标称第三电压电平的所述第三电压信号。
10.如权利要求1所述的集成电路，其中，所述数模转换器被配置成用于生成具有从0.0V到2.5V范围内的电压的所述经转换的信号，并且其中，所述放大器被配置成用于将所述经转换的信号放大2.0倍；或者
其中，所述数模转换器被配置成用于生成具有从0.0V到3.3V范围内的电压的所述经转换的信号，并且其中，所述放大器被配置成用于将所述经转换的信号放大1.5倍。
11.一种半导体器件，包括：
根据权利要求1所述的集成电路；
其中，所述第一电容器采用位于所述集成电路外部但在功能上连接至所述集成电路的分立电容器的形式。
12.一种在集成电路的输出级电路中将数字输入信号转换为模拟输出信号的方法，所述方法包括：
从供给电压节点接收供给电压信号，所述供给电压具有标称供给电压电平；
从数字输入节点接收所述数字输入信号；
由第一电压调节器生成从所述供给电压信号得出的第一电压信号，并将能量存储在第一电容上，所述第一电压信号具有低于所述标称供给电压电平的标称第一电压电平；
由第二电压调节器生成从所述第一电压信号或从所述供给电压信号得出的第二电压信号，所述第二电压信号具有低于所述标称第一电压电平的标称第二电压电平；
由数模转换器基于从所述供给电压信号得出的至少两个电压信号产生从所述数字输入信号得出的经转换的信号；
由放大器放大所述经转换的信号，由此生成所述输出信号；
由最大电压选择器电路在包括所述供给电压信号和所述第一电压信号的多个至少两个信号当中选择具有最大电压电平的信号，并将所选择的信号作为功率信号施加到所述放大器。
13.如权利要求12所述的方法，其中，所述数模转换器包括限定三个或更多个节点的两个或更多个串联连接的电阻器；并且
其中，所述方法进一步包括：
向所述节点中的一个节点提供所述第二电压信号。
14.如权利要求12所述的方法，进一步包括：
从连接至所述放大器的输出端的输出节点获得返回信号；并且
其中，选择最大电压的步骤包括：
在包括所述供给电压信号、所述第一电压信号、以及返回信号的多个至少三个信号当中选择具有最大电压电平的信号，并将所选择的信号作为功率信号施加提供给所述放大器。
15.如权利要求12所述的方法，其中，所述集成电路进一步包括传感器和控制器；并且
其中所述方法进一步包括以下步骤：
由所述控制器从所述传感器获得传感器信息；以及
将所述数字输入信号提供为位流，所述位流包含传感器信息或从中得出的数据并且具有使得从中得出的所述模拟输出信号是单边半字节传输协议信号的格式。
CN201911060764.9A 2018-11-02 2019-11-01 用于传输数据的集成电路和方法 Active CN111147080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18204074.1 2018-11-02
EP18204074 2018-11-02

Publications (2)

Publication Number Publication Date
CN111147080A CN111147080A (zh) 2020-05-12
CN111147080B true CN111147080B (zh) 2022-06-24

Family

ID=64172244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911060764.9A Active CN111147080B (zh) 2018-11-02 2019-11-01 用于传输数据的集成电路和方法

Country Status (3)

Country Link
US (1) US10879921B2 (zh)
EP (1) EP3648426B1 (zh)
CN (1) CN111147080B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749555B (zh) * 2019-05-16 2021-12-11 矽創電子股份有限公司 參考電壓產生電路
US11563369B2 (en) * 2020-04-22 2023-01-24 Semiconductor Components Industries, Llc Transmitting power stage parameters from a voltage regulator to power stages
CN111800380A (zh) * 2020-05-27 2020-10-20 苏州国方汽车电子有限公司 一种基于J2716协议的Sent信号模拟解析平台
CN113259410B (zh) * 2021-04-07 2023-06-20 中国科学院计算技术研究所 一种基于分布式存储的数据传输校验方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373654A (en) * 2001-03-21 2002-09-25 Fujitsu Ltd Reducing jitter in mixed-signal integrated circuit devices
CN106253906A (zh) * 2015-06-06 2016-12-21 硅实验室公司 具有改进性能的用于数字模拟转换的装置和相关方法
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN107809251A (zh) * 2017-11-22 2018-03-16 京东方科技集团股份有限公司 一种数模转换电路及其方法、显示装置
WO2018182880A1 (en) * 2017-03-30 2018-10-04 Intel IP Corporation Feed-forward envelope tracking

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023183A (en) * 1998-06-15 2000-02-08 International Business Machines Corporation Voltage conversion circuit and method
US6771127B2 (en) * 2002-03-26 2004-08-03 Broadcom Corporation Single-ended-to-differential converter with common-mode voltage control
US6621438B1 (en) * 2002-04-30 2003-09-16 Motorola, Inc. Digital-to-analog conversion with current path exchange during clock phases
GB2446843B (en) * 2006-06-30 2011-09-07 Wolfson Microelectronics Plc Amplifier circuit and methods of operation thereof
CN102576686B (zh) * 2009-07-28 2015-04-01 天工方案公司 加工工艺、电压、以及温度传感器
US8437169B2 (en) 2010-12-20 2013-05-07 Texas Instruments Incorporated Fast response circuits and methods for FRAM power loss protection
US8400849B1 (en) 2011-10-18 2013-03-19 Texas Instruments Deutschland Gmbh Electronic device for monitoring a supply voltage
US8767354B1 (en) * 2011-12-08 2014-07-01 Western Digital Technologies, Inc. Data storage device employing cascaded voltage regulators during power failure
US9093105B2 (en) 2011-12-09 2015-07-28 Western Digital Technologies, Inc. Disk drive charging capacitor using motor supply voltage during power failure
US9473033B2 (en) * 2014-12-08 2016-10-18 Dialog Semiconductor, Inc. Programming of a two terminal device
US9847788B2 (en) * 2015-08-20 2017-12-19 Maxlinear Asia Singapore PTE LTD Radio frequency flash ADC circuits
JP6699480B2 (ja) * 2016-09-16 2020-05-27 株式会社デンソー 信号処理装置
US10014873B1 (en) * 2017-09-25 2018-07-03 Nxp B.V. Resistor ladder digital-to-analog converter with mismatch correction and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373654A (en) * 2001-03-21 2002-09-25 Fujitsu Ltd Reducing jitter in mixed-signal integrated circuit devices
CN106253906A (zh) * 2015-06-06 2016-12-21 硅实验室公司 具有改进性能的用于数字模拟转换的装置和相关方法
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
WO2018182880A1 (en) * 2017-03-30 2018-10-04 Intel IP Corporation Feed-forward envelope tracking
CN107809251A (zh) * 2017-11-22 2018-03-16 京东方科技集团股份有限公司 一种数模转换电路及其方法、显示装置

Also Published As

Publication number Publication date
US10879921B2 (en) 2020-12-29
EP3648426A1 (en) 2020-05-06
EP3648426B1 (en) 2022-01-26
CN111147080A (zh) 2020-05-12
US20200145017A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN111147080B (zh) 用于传输数据的集成电路和方法
US7525337B2 (en) On-die termination circuit and method for semiconductor memory apparatus
US7269043B2 (en) Memory module and impedance calibration method of semiconductor memory device
US9692401B2 (en) Skew adjustment circuit and skew adjustment method
US7119714B2 (en) Multi-bit digital input using a single pin
US10003353B2 (en) Time-based delay line analog comparator
US7282965B2 (en) Signal detection circuit capable of automatically adjusting threshold value
CN101194216B (zh) 输出电平电压调节电路
KR100897255B1 (ko) 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법
US20080180300A1 (en) Analog-digital converter and on-die thermal sensor including the same
KR102336188B1 (ko) 고유 데이터 생성 장치, 반도체 장치 및 인증 시스템
US7053667B1 (en) Single wire digital interface
CN107134289B (zh) 内部电压发生电路和包括其的系统
US9294078B1 (en) Voltage-driver circuit with dynamic slew rate control
EP1662656A1 (en) Duty cycle correction circuit
KR102679564B1 (ko) 송신기 회로, 데이터 송신 방법 및 전자 시스템
US20140035558A1 (en) Sensor device and sensor interface
CN215344586U (zh) 用于量子通信设备的apd偏置电压输出装置
US11750182B2 (en) Integrated circuit
CN108206037B (zh) 在存储器装置的zq校准中决定电阻校准方向的方法
US11126234B2 (en) Safe power up generating circuit having reset mechanism activating a chip select and command signal
US20170346282A1 (en) Device and method for generating duty cycle
CN110622096B (zh) 电子控制装置
KR20240073780A (ko) 반도체 장치 및 지연 제어 방법
JP5191812B2 (ja) 通信処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant