CN111130543A - 运算放大器偏移修整 - Google Patents

运算放大器偏移修整 Download PDF

Info

Publication number
CN111130543A
CN111130543A CN201911027376.0A CN201911027376A CN111130543A CN 111130543 A CN111130543 A CN 111130543A CN 201911027376 A CN201911027376 A CN 201911027376A CN 111130543 A CN111130543 A CN 111130543A
Authority
CN
China
Prior art keywords
coupled
circuit
switch
current
current terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911027376.0A
Other languages
English (en)
Inventor
V·V·伊万诺夫
S·K·普利贾拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN111130543A publication Critical patent/CN111130543A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45624—Indexing scheme relating to differential amplifiers the LC comprising balancing means, e.g. trimming means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了运算放大器偏移修整。一种集成电路(IC)包括第一、第二、第三和第四晶体管(M1‑M4)、第一和第二电流源装置(I1和I2)以及修整电路(130)。第一晶体管(M1)具有第一控制输入和第一电流端子。第二晶体管(M2)具有第二控制输入和第二电流端子。第三晶体管(M3)具有第三控制输入以及第三电流端子和第四电流端子。第四晶体管(M4)具有第四控制输入以及第五电流端子和第六电流端子。第一电流源(I1)耦合在第一电源节点和第三电流端子之间。第二电流源(I2)耦合在第一电源节点和第五电流端子之间。修整电路(130)耦合在第四电流端子与第二电源节点之间，并且耦合在第六电流端子与第二电源节点之间。修整电路(130)包括电阻式数模转换器(RDAC)电路(132)。

Description

运算放大器偏移修整
相关申请的交叉引用
本申请要求于2018年10月30日提交的美国临时申请号62/752,576的优先权，其通过引用合并于此。
背景技术
对于运算放大器(op amp)的输入级，在输入端子中的一个上可能存在相对于另一个输入端子的偏移电压。理想情况下，偏移电压应为0V，但实际上由于组件不匹配，偏移电压将不是0V。结果，将出现通过运算放大器输入级的电流失配。通过修整(trim)过程，将需要在运算放大器的输入级施加非零的差分电压，以校正电流失配。
发明内容
在一个示例中，集成电路包括第一、第二、第三和第四晶体管、第一和第二电流源装置以及修整电路。第一晶体管具有第一控制输入和第一电流端子。第二晶体管具有第二控制输入和第二电流端子。第三晶体管具有第三控制输入以及第三电流端子和第四电流端子。第四晶体管具有第四控制输入以及第五电流端子和第六电流端子。第一电流源耦合在第一电源节点和第三电流端子之间。第二电流源耦合在第一电源节点和第五电流端子之间。修整电路耦合在第四电流端子与第二电源节点之间，并且耦合在第六电流端子与第二电源节点之间。修整电路包括电阻式数模转换器(RDAC)电路。
在另一个示例中，一种方法包括从集成电路(IC)上的存储装置获得修整码。基于修整码，该方法包括控制在电阻式数模转换器(RDAC)电路内的开关，该电阻式数模转换器(RDAC)电路与第一电阻装置和第二电阻装置并联耦合，并配置为耦合在第一晶体管的第一电流端子和电源节点之间，以及耦合在第二晶体管的第二电流端子和电源节点之间。
在又一示例中，一种电路包括第一晶体管，该第一晶体管具有第一控制输入以接收第一输入信号，并且具有第一电流端子。该IC还包括第二晶体管，该第二晶体管具有第二控制输入以接收第二输入信号，并且具有第二电流端子。该IC包括第三和第四晶体管。第三晶体管具有第三控制输入以及第三电流端子和第四电流端子。第四晶体管具有第四控制输入以及第五电流端子和第六电流端子。该IC还包括第一和第二电流源装置。第一电流源装置耦合在第一电源节点和第三电流端子之间。第二电流源装置耦合在第一电源节点和第五电流端子之间。第一电阻器耦合在第六电流端子与第二电源节点之间。第二电阻器耦合在第四电流端子和第二电源节点之间。修整电路耦合在第一电源节点和第四电流端子之间，并且耦合在第一电源节点和第六电流端子之间。修整电路包括电流数模转换器(IDAC)电路。
在另一个示例中，一种方法包括从集成电路(IC)上的存储装置获得修整码。基于修整码，该方法包括控制在耦合到第一电阻装置和第二电阻装置的电流数模转换器(IDAC)电路内的开关。
附图说明
对于各种示例的详细描述，现在将参考附图，其中：
图1说明了包括修整电路的运算放大器的至少一部分的示意图，该修整电路包括电阻式数模转换器(RDAC)。
图2示出了可在图1的修整电路中使用的RDAC的一个示例。
图3示出了可在图1的修整电路中使用的RDAC的另一个示例。
图4说明了包括修整电路的运算放大器的至少一部分的示意图，该修整电路包括电流数模转换器(IDAC)。
图5示出了可在图4的修整电路中使用的IDAC的一个示例。
图6示出了可在图5的修整电路中使用的IDAC的另一个示例。
具体实施方式
偏移电压的修整通常是通过修整电阻器的电阻或修整电流来完成的，但是两种修整方式都使用一组二进制加权电阻器(R、2R、4R……2NR，其中N代表修整码中用于修整电阻器或电流的位数)。二进制加权电阻器的总尺寸非常大，因此导致集成电路(IC)的成本增加。
本文所述的示例避免了使用二进制加权电阻器组，因此，与使用二进制加权电阻器的情况相比，总的修整电路更小且成本更低。一个示例使用电阻式数模转换器(RDAC)来修整偏移电压。另一个示例使用电流数模转换器(IDAC)来修整偏移电压。
图1示出电路100。电路100代表运算放大器的输入级，尽管本文所述的修整技术适用于除运算放大器以外的其他类型的电路。电路100包括晶体管M1、M2、M3、M4、M5和M6、电流源装置I1、I2和I3以及修整电路130。在该示例中，晶体管M1和M2包括p型金属氧化物半导体场效应晶体管(pMOS)，以及晶体管M3-M6包括n型金属氧化物半导体场效应晶体管(nMOS)，尽管示例包括不同类型的晶体管nMOS代替pMOS，反之亦然，双极结型晶体管代替MOS装置等。每个电流源装置I1-I3包括一个或更多个晶体管，其漏极电流被控制到预定电平。
晶体管包括控制输入和一对电流端子。在MOS装置的情况下，晶体管包括栅极、漏极和源极。在双极结装置的情况下，晶体管包括基极、发射极和集电极。由于附图中所示的晶体管包括MOS装置，因此在本文中引用栅极、漏极和源极，但是通常，该原理适用于晶体管控制输入和电流端子。
M1和M2的源极耦合在一起，并经由电流源I3耦合到电源节点(VDD)。M1的栅极被配置为接收第一输入信号(IN1)，而M2的栅极被配置为接收第二输入信号(IN2)。M5和M6的栅极耦合在一起并接收偏置电压(VBIAS)。来自运算放大器的输出信号(OUT)用作M5的漏极(I1和M5之间的节点)上的电压。M5的漏极经由电流源I1耦合到VDD，并且M6的漏极经由电流源I2耦合到VDD。M5的源极在节点115处耦合到M3的漏极，M3的源极在节点125处耦合到R2。R2耦合到接地节点。类似地，M6的源极在节点111处耦合到M4的漏极，M43的源极在节点121处耦合到R1。R1耦合到接地节点。M1的漏极在节点115处耦合到M5的源极和M3的漏极。M2的漏极在节点111处耦合到M6的源极和M4的漏极。
R1和R2是修整电路130的一部分或耦合到修整电路130。修整电路130还包括电阻式数模转换器(RDAC)132。修整电路132耦合在M3的源极与接地节点之间，并且还耦合在M4的源极和接地节点之间。修整码140用于配置RDAC电路132以修整偏移电压。修整码140存储在存储装置中，该存储装置耦合到修整电路130或在修整电路130内提供。修整码140可以通过使用例如运算放大器耦合到的测试夹具(test fixture)来确定。可以通过从初始状态递增或递减修整码并测量在测试设置下(例如，将已知电压或电流连接到运算放大器的输入端子)由运算放大器产生的电流来迭代地确定修整码。一旦测得的电流(或电压)达到预定义状态，在该点处的修整码就会被加载到包含运算放大器的管芯上的存储器(例如一次性可编程存储器)中。
I1电流(“I1”既指电流源装置，也指其电流大小/幅值)流过M5和M3，通过修整电路130接地。类似地，I2电流流过M6和M4，通过修整电路130接地。基于IN1和IN2的相对电压，电流也从VDD通过输入M1流入节点115，然后通过修整电路130接地，以及从VDD通过晶体管M2流入节点111并通过修整电路130接地。
由于组件不匹配，相对于通过M2的信号路径，在从I3到M1的信号路径中可能存在偏移电压。修整电路130的RDAC 132修整偏移电压以将其减小到大约零伏。图2示出了修整电路130的一个示例实施方式。RDAC电路132包括R-2R阶梯(ladder)，其包括多个R-2R阶梯段201、202、203。除了阶梯段201之外，其余阶梯段202和203包括：单元电阻器Rx，其耦合到具有电阻为单元电阻器的电阻的两倍的电阻器(2Rx)。阶梯段201包括具有2Rx值的两个电阻器。
如图所示，一对开关串联耦合并且耦合到每个R-2R阶梯段。如图所示，开关对SW1和SW2串联耦合在节点121和125之间，其中开关之间的节点耦合到2Rx电阻中的一个。开关SW1和SW2中的一个在任何时间点都取决于修整码的相应位值而闭合。与SW和SW2相邻的标记“B0”指示的是修整码的位0被用于控制SW1和SW2的状态。在SW1闭合(而SW2断开)的情况下，R1与阶梯段201的2Rx电阻器的串联组合进行并联耦合。然而，在SW2闭合(而SW1断开)的情况下，R2与阶梯段201的2Rx电阻器的串联组合进行并联耦合。在一个示例中，B0为逻辑0导致SW1闭合而SW2断开，而B0为逻辑1导致SW1断开且SW2闭合(反之亦然)。
类似地，每个随后的开关组(SW3/SW4、SWn-1/SWn)耦合到不同的阶梯段。如图所示，SW3和SW4串联耦合在节点121和125之间，其中开关之间的节点耦合到阶梯段202的2Rx电阻器。SWn-1和SWn也串联耦合在节点121和125之间，其中开关之间节点耦合到阶梯段203的2Rx电阻器。修整码的位B1控制开关SW3和SW4的状态(在任何时间点只有一个开关闭合(接通))。位Bn(例如，修整码的最高有效位)控制开关SWn-1和SWn的接通/断开状态。
在图2的示例中，阶梯段的数量对应于(例如，等于)修整码的位数。对于5位修整码，例如，RDAC电路132将具有五个R-2R阶梯段。每个阶梯段都根据相应的修整位的状态耦合到电阻器R1或R2。
如在图2中可以看到的，RDAC电路132中的电阻器包括单元电阻器Rx或2Rx电阻器。RDAC电路132中的电阻器从Rx到2RX到4Rx，等等，到(2N)*Rx没有进行二进制加权，其中N是修整码的位数。RDAC阶梯132的总电阻为(3N+1)/Rx。如果改为采用二进制加权RDAC，则RDAC的总电阻将为2(N+2)*R1。对于RDAC电路132的R-2R阶梯实施方式，RDAC的总电阻为(3N+1)*Rx。在一些应用中，RDAC电路132中的单元电阻器Rx的值是R1/3(即，R1的电阻的三分之一)，因此，图2的RDAC电路132的总电阻是(3N+1)*R1/3。在10位修整码(N＝10)的示例中，二进制加权的RDAC的总电阻将为4196*R1，而图2的R-2R阶梯RDAC的总电阻在31*R1/3或大约10*R1时会小得多。随着修整码的位数增加，常规二进制加权RDAC和R-2R阶梯RDAC电路132之间的相对大小差变大。
图3示出了类似于图2的修整电路的修整电路130的一个示例。不同之处在于，图3中的RDAC电路132包括耦合到节点305的电流源I4，而不是如图2中的耦合到接地的2Rx电阻器。图3的RDAC电路132的总电阻器大小比图2的总电阻器小一些(小于2Rx电阻器的大小)。
图4示出了IC 400的另一个示例，针对该IC 400修整了偏移电压。图4的电路示例类似于图1的电路示例，在于，两个IC都是运算放大器，因此包括如上所述的耦合在一起的相同的晶体管M1-M6、电阻器R1和R2以及电流源I1-I3。图4中的差异是修整电路430。图4中的修整电路430耦合在VDD电源节点和节点111(M6的源极和M4的漏极)和节点121(M5的源极和M3的漏极)之间。修整电路430包括电流数模转换器(IDAC)电路432和434。IDAC电路432耦合到节点111和121，并且操作用于将电流注入节点111和121两者。由IDAC电路432注入到节点111和121中的电流大小是基于修整码440。IDAC电路434耦合到节点115和125，并且操作用于将电流注入节点115和125中。由IDAC电路434注入到节点115和125中的电流大小也基于修整码440。相同或不同的修整码440可以被提供给IDAC电路432和434。通过控制注入到节点111、115、121和125的电流量，偏移电压可以被修整到零或大约零伏。修整码440存储在IC 400内的非易失性存储装置中。图4的修整电路430示出了两个IDAC电路432和434。在另一个实施方式中，仅一个IDAC电路用于将电流注入到节点111或节点121中的一个。
图5是IDAC电路432的示例实施方式的示意图。IDAC电路434用相同或相似的电路实施。图5的示例IDAC电路432包括电流源装置I7、R-2R阶梯510、晶体管M7-M9和开关SW520-SW530。R-2R阶梯的每个阶梯段都耦合到相应晶体管M7-M9的源极。晶体管M7-M9的栅极耦合在一起并接收相同的偏置电压VBIAS2。每个晶体管具有沟道宽度W和沟道长度L。晶体管的大小由其沟道宽度与沟道长度之比即W/L指代。晶体管M7-M9的大小是二进制加权的。晶体管M7的大小指定为“1”(不是其W/L等于1，而是其W/L值被归一化为1)，而链中的下一个晶体管的大小是M7的大小的两倍，之后的下一个晶体管的大小是M7的大小的四倍，依此类推。最后两个晶体管M8和M9的大小分别为M7的大小的2N-1和2N倍，其中N为修整码的位数。对于8位修整码，M9的大小(其宽度与长度之比)是M7大小的256倍。流过每个晶体管的电流大小在一定程度上为晶体管的W/L值的函数。
一对开关耦合到每个晶体管M7-M9的漏极。SW520和SW522耦合到M7的漏极。SW524和SW526耦合到M8的漏极。SW528和SW530耦合到M9的漏极。修整码的每一位控制一对开关。例如，修整码的最低有效位可用于控制SW528和SW530中的哪个被接通。SW528和SW530中的一个，但不是两个，基于修整位的值接通。修调码的每一位控制不同的晶体管对。一对给定的开关接通，依据开关耦合到的哪个节点，导致来自其相应晶体管的电流流经该开关进入节点111或121。对于耦合到节点111并接通(通过它们各自的修整位)的所有开关，来自其集合晶体管的电流加在一起，然后总电流流入相应的节点111或121，从而修整偏移电压。
因为使用R-2R阶梯用于实施每个IDAC电路432和434，所以总电阻器的大小小于使用二进制加权晶体管的情况。上面关于图2的修整电路130的大小分析和益处也适用于图5的IDAC电路432。
图6示出了IDAC电路432的另一个示例实施方式(其也可以用作IDAC电路434的实施方式)。图6的示例IDAC电路在某些方面类似于图5的IDAC电路，并且在其他方面不同。相似之处包括电流源装置I7、R-2R阶梯510、晶体管M7-M9和开关SW520-SW530的使用，它们的耦合均与图5所示相同。区别在于，图6的电路包括附加开关SW610和SW620。SW610将SW522、SW526和SW530耦合到节点111，SW620将SW522、SW526和SW530耦合到节点121。这样，某些R-2R阶梯段可以连接到节点111或121中的一个，具体取决于开关SW610和SW620中的哪个闭合。修整码中的“符号”位用于控制SW610和SW620的接通/断开状态(仅控制那些开关的闭合/接通状态)。因此，符号位选择修整电流要被注入到哪个节点111或121，并且修整码的其余部分用于控制开关SW520-SW530的状态以定义电流校正的幅值。
在对运算放大器进行功率循环时(或在其他时间)，修整码是从包括运算放大器的集成电路内的存储装置中获得的。基于修整码，如上所解释的来控制RDAC或IDAC电路内的开关(取决于实施方式)。
在该说明书中，术语“耦合”是指间接或直接连接。因此，如果第一装置耦合到第二装置，则该连接可以是通过直接连接或通过经由其他装置和连接的间接连接。在权利要求的范围内，在所描述的实施例中修改是可能的，并且在其他实施例是可能的。

Claims (25)

1.一种电路，其包括：
第一晶体管，其具有用于接收第一输入信号的第一控制输入，并具有第一电流端子；
第二晶体管，其具有用于接收第二输入信号的第二控制输入，并且具有第二电流端子；
第三晶体管，其具有第三控制输入以及第三电流端子和第四电流端子；
第四晶体管，其具有第四控制输入以及第五电流端子和第六电流端子；
第一电流源装置，其耦合在第一电源节点和所述第三电流端子之间；
第二电流源装置，其耦合在所述第一电源节点和所述第五电流端子之间；以及
修整电路，其耦合在所述第四电流端子与第二电源节点之间，并且耦合在所述第六电流端子与所述第二电源节点之间，所述修整电路包括电阻式数模转换器电路即RDAC电路。
2.根据权利要求1所述的电路，其中，所述修整电路包括：
第一电阻器，其耦合在所述第六电流端子和所述第二电源节点之间；和
第二电阻器，其耦合在所述第四电流端子和所述第二电源节点之间；
其中，所述RDAC电路与所述第一电阻器以及与所述第二电阻器并联耦合。
3.根据权利要求2所述的电路，其中，所述RDAC电路包括：
第一R-2R阶梯段；
第二R-2R阶梯段；
耦合到所述第一R-2R阶梯段的第一对开关；和
耦合到所述第二R-2R阶梯段的第二对开关。
4.根据权利要求3所述的电路，其中，所述第一对中的一个开关耦合在所述第一电阻器和所述第一R-2R阶梯段的第一节点之间，并且所述第一对中的另一个开关耦合在所述第二电阻器与所述第一节点之间。
5.根据权利要求3所述的电路，其进一步包括第三电流源装置，所述第三电流源装置耦合在所述第一电源节点和所述RDAC电路内部的节点之间。
6.根据权利要求3所述的电路，其进一步包括存储装置，所述存储装置经配置以存储修整码，所述修整码的第一位经配置以控制所述第一对开关，以及所述修整码的第二位经配置以控制所述第一对开关。
7.根据权利要求6所述的电路，其中：
所述修整码的所述第一位识别所述第一对开关中的哪个开关要被闭合；和
所述修整码的所述第二位识别所述第二对开关中的哪个开关要被闭合。
8.一种电路，其包括：
第一电阻装置，其耦合在第一晶体管的第一电流端子之间；
第二电阻装置，其耦合在第二晶体管的第二电流端子之间；和
电阻式数模转换器电路即RDAC电路，其耦合在所述第一电流端子和电源节点之间，并且耦合在所述第二电流端子和所述电源节点之间，所述RDAC电路包括R-2R阶梯，并且被配置为修整流过所述第一电阻装置和所述第二电阻装置的电流。
9.根据权利要求8所述的电路，其中，所述RDAC电路与所述第一电阻装置并联耦合并且与所述第二电阻装置并联耦合。
10.根据权利要求8所述的电路，其中，所述R-2R阶梯包括：
第一R-2R阶梯段；
第二R-2R阶梯段；
耦合到所述第一R-2R阶梯段的第一对开关；和
耦合到所述第二R-2R阶梯段的第二对开关。
11.根据权利要求10所述的电路，其中，所述第一对中的一个开关耦合在所述第一电阻装置与所述第一R-2R阶梯段的第一节点之间，并且所述第一对中的另一个开关耦合在所述第二电阻装置和所述第一节点之间。
12.根据权利要求10所述的电路，其进一步包含存储装置，所述存储器经配置以存储修整码，所述修整码的第一位经配置以控制所述第一对开关，以及所述修整码的第二位经配置以控制所述第一对开关。
13.根据权利要求12所述的电路，其中：
所述修整码的所述第一位识别所述第一对开关中的哪个开关要被闭合；和
所述修整码的所述第二位识别所述第二对开关中的哪个开关要被闭合。
14.一种方法，其包括：
从集成电路即IC上的存储装置获得修整码；和
基于所述修整码，控制电阻式数模转换器电路即RDAC电路内的开关，所述RDAC电路与第一电阻装置和第二电阻装置并联耦合，并配置为耦合在第一晶体管的第一电流端子和电源节点之间，并耦合在第二晶体管的第二电流端子和所述电源节点之间。
15.根据权利要求14所述的方法，其中，所述RDAC电路包括第一R-2R阶梯段、第二R-2R阶梯段，耦合到所述第一R-2R阶梯段的第一对开关，以及耦合到所述第二R-2R阶梯段的第二对开关，并且其中控制所述开关包括基于所述修整码的第一位接通所述第一对开关中的一个，以及基于所述修整码的第二位接通所述第二对开关中的一个。
16.一种电路，其包括：
第一晶体管，其具有用于接收第一输入信号的第一控制输入，并具有第一电流端子；
第二晶体管，其具有用于接收第二输入信号的第二控制输入，并且具有第二电流端子；
第三晶体管，其具有第三控制输入以及第三电流端子和第四电流端子；
第四晶体管，其具有第四控制输入以及第五电流端子和第六电流端子；
第一电流源装置，其耦合在第一电源节点和所述第三电流端子之间；
第二电流源装置，其耦合在所述第一电源节点与所述第五电流端子之间。
第一电阻器，其耦合在所述第六电流端子与第二电源节点之间；
第二电阻器，其耦合在所述第四电流端子与所述第二电源节点之间；和
修整电路，其耦合在所述第一电源节点和所述第四电流端子之间，并且耦合在所述第一电源节点和第六电流端子之间，所述修整电路包括电流数模转换器电路即IDAC电路。
17.根据权利要求16所述的电路，其中，所述IDAC电路包括：
第三电流源装置，其耦合到所述第一电源节点；
R-2R阶梯，其耦合到所述第三电流源装置；和
开关网络，其耦合在所述R-2R阶梯和所述第五电流端子之间，以及耦合在所述R-2R阶梯和所述第六电流端子之间。
18.根据权利要求17所述的电路，其中，所述IDAC电路包括：
第四电流源装置，其耦合到所述第一电源节点；
第二R-2R阶梯，其耦合到所述第四电流源装置；和
第二开关网络，其耦合在所述第二R-2R阶梯和所述第三电流端子之间，以及耦合在所述第二R-2R阶梯和所述第四电流端子之间。
19.根据权利要求17所述的电路，其进一步包括二进制加权晶体管组，其耦合在所述R-2R阶梯与所述开关网络之间。
20.一种电路，其包括：
电流源装置；
R-2R阶梯，其耦合到所述电流源装置；
开关网络；和
二进制加权晶体管组，其耦合在所述R-2R阶梯和所述开关网络之间。
21.根据权利要求20所述的电路，其中：
所述R-2R包括第一R-2R臂和第二R-2R臂；
所述二进制加权晶体管组中的第一晶体管包括耦合到所述第一臂的第一电流端子；和
所述二进制加权晶体管组中的第二晶体管包括耦合到所述第二臂的第二电流端子。
22.根据权利要求21所述的电路，其中，所述开关网络包括：
第一开关和第二开关，其耦合到所述第一电流端子；和
第三开关和第四开关，其耦合到所述第二电流端子。
23.根据权利要求22所述的电路，其进一步包含经配置以存储修整码的存储装置，其中所述修整码的第一位经配置以接通所述第一开关和所述第二开关中的一个，并且所述修整码的第二位经配置以接通所述第三开关和所述第四开关中的一个。
24.一种方法，其包括：
从集成电路即IC上的存储装置获得修整码；和
基于所述修整码，控制耦合到第一电阻装置和第二电阻装置的电流数模转换器电路即IDAC电路内的开关。
25.根据权利要求24所述的方法，其中，所述IDAC电路包括电流源装置、耦合到所述电流源装置的R-2R阶梯、开关网络以及耦合在所述R-2R阶梯和所述开关网络之间的二进制加权晶体管组，其中所述开关网络包括耦合到所述二进制加权晶体管组中的第一晶体管的第一电流端子的第一开关和第二开关，并且所述开关网络包括耦合到所述二进制加权晶体管组中的第二晶体管的第二电流端子的第三开关和第四开关，并且其中控制所述开关包括：
基于所述修整码的第一位接通所述第一开关和所述第二开关中的一个；和
基于所述修调码的第二位接通所述第三开关和所述第四开关中的一个。
CN201911027376.0A 2018-10-30 2019-10-28 运算放大器偏移修整 Pending CN111130543A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862752576P 2018-10-30 2018-10-30
US62/752,576 2018-10-30
US16/275,105 US10868504B2 (en) 2018-10-30 2019-02-13 Operational amplifier offset trim
US16/275,105 2019-02-13

Publications (1)

Publication Number Publication Date
CN111130543A true CN111130543A (zh) 2020-05-08

Family

ID=70325712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911027376.0A Pending CN111130543A (zh) 2018-10-30 2019-10-28 运算放大器偏移修整

Country Status (2)

Country Link
US (2) US10868504B2 (zh)
CN (1) CN111130543A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114246A (zh) * 2021-04-09 2021-07-13 成都华微电子科技有限公司 高精度微电流线性校准电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082012B2 (en) * 2019-05-10 2021-08-03 Cirrus Logic, Inc. Highly linear input and output rail-to-rail amplifier
US11929769B2 (en) 2021-05-28 2024-03-12 Skyworks Solutions, Inc. Power amplifier trimming based on coefficients for digital pre-distortion
US12040758B2 (en) 2022-06-30 2024-07-16 Avago Technologies International Sales PTE, Limited Current sensing circuit with integrated resistor and switch matrix

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134400A (en) * 1991-01-07 1992-07-28 Harris Corporation Microwave multiplying D/A converter
JP2002009623A (ja) * 2000-06-27 2002-01-11 Nec Corp ディジタルアナログ変換回路
US8736369B2 (en) * 2012-06-26 2014-05-27 Allegro Microsystems, Llc Electronic circuit for adjusting an offset of a differential amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114246A (zh) * 2021-04-09 2021-07-13 成都华微电子科技有限公司 高精度微电流线性校准电路

Also Published As

Publication number Publication date
US20200136577A1 (en) 2020-04-30
US20210067114A1 (en) 2021-03-04
US11742811B2 (en) 2023-08-29
US10868504B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
US11742811B2 (en) Operational amplifier offset trim
JP4607636B2 (ja) アナログ／ディジタル変換回路
JP6198823B2 (ja) 差動増幅器のオフセットを調整するための電子回路
US6388521B1 (en) MOS differential amplifier with offset compensation
US6414616B1 (en) Architecture for voltage scaling DAC
US6222473B1 (en) Method and apparatus for digital to analog converters with improved switched R-2R ladders
US6266001B1 (en) Method and apparatus for switching low voltage CMOS switches in high voltage digital to analog converters
US7019585B1 (en) Method and circuit for adjusting a reference voltage signal
CN110874113B (zh) 电流生成电路
US5353028A (en) Differential fuse circuit and method utilized in an analog to digital converter
WO1997043833A1 (en) Improved switch architecture for r/2r digital to analog converters
US7696786B2 (en) Precision differential level shifter
US7920011B1 (en) Voltage trimming circuit
CN112187214B (zh) Fpga的io阻抗校准电路及其方法
EP0252321A2 (en) Digital-to-analog converter with gain compensation
US20030085758A1 (en) Nonlinear digital differential amplifier offset calibration
US10340941B1 (en) Trim digital-to-analog converter (DAC) for an R2R ladder DAC
US10014874B1 (en) System and method of minimizing differential non-linearity (DNL) for high resolution current steering DAC
KR20020059803A (ko) 디지털/아날로그 변환기
US20230170914A1 (en) Digital-to-analog converter circuit
US6784651B2 (en) Current source assembly controllable in response to a control voltage
CN111565049B (zh) 二进制加权电流产生电路及数模转换器
US20080278346A1 (en) Single-Pin Multi-Bit Digital Circuit Configuration
US20190131996A1 (en) Digital-to-analog converters having a resistive ladder network
US7639168B1 (en) Systems and methods for switch resistance control in digital to analog converters (DACs)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination