CN111008133B - 粗粒度数据流架构执行阵列的调试方法及装置 - Google Patents
粗粒度数据流架构执行阵列的调试方法及装置 Download PDFInfo
- Publication number
- CN111008133B CN111008133B CN201911205445.2A CN201911205445A CN111008133B CN 111008133 B CN111008133 B CN 111008133B CN 201911205445 A CN201911205445 A CN 201911205445A CN 111008133 B CN111008133 B CN 111008133B
- Authority
- CN
- China
- Prior art keywords
- breakpoint
- debugging
- data
- command
- debugger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004891 communication Methods 0.000 claims abstract description 7
- 230000004044 response Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3644—Debugging of software by instrumenting at runtime
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种粗粒度数据流架构执行阵列的调试装置,包括:执行阵列,包括多个执行单元,该执行单元根据程序的数据流图获取程序块,并根据调试命令对程序块进行断点调试以获取断点数据;该程序块为该程序以粗粒度进行划分的程序分块;处理器,用于生成该调试命令,并接收该断点数据;集中调试器,分别与该处理器和该执行阵列通讯连接,用于将该调试命令转发给对应的执行单元,以及将该断点数据转发给该处理器。
Description
技术领域
本发明涉及计算机体系结构领域,特别涉及一种数据流架构执行阵列的调试方法及装置。
背景技术
粗粒度数据流结构相较于细粒度数据流结构,是将整个程序分块,程序块间采取数据流的方式进行数据交互,多个程序块构成了数据流图,程序块内采取传统控制流的方式,采用程序计数器,逐条指令进行执行。粗粒度数据流结构一般采用执行阵列的方式进行组织,每个执行单元(Process Element,PE)上执行若干程序块,程序块使用任务编号(taskid)、块编号(block id)来区分,便于进行调度。每个程序块可能会被重复执行多次,使用执行次数(instance)来区分多次的执行。
粗粒度数据流处理器通过PE阵列执行相互依赖的程序块,完成对应用的执行。由于数据流程序并不是像传统处理器一样利用程序计数器顺序执行,无法采用传统的断点设置方式进行停止运行,定位问题,所以对于程序问题的定位比较困难。粗粒度数据流处理器采用多个PE的组织结构,类似于传统处理器的众核系统,在出现错误之后对错误的定位比较困难,所以调试系统对于粗粒度数据流执行阵列很重要。
发明内容
本发明基于粗粒度数据流执行阵列作为加速器的前提,提出一种针对性的调试系统及方法,使用特定的断点设置方式,采用独立的调试控制器,接收CPU的调试命令,来观察执行阵列上的执行情况,达到调试和定位问题的目的。
具体来说,本发明提出一种粗粒度数据流架构执行阵列的调试装置,包括:执行阵列,包括多个执行单元,该执行单元根据程序的数据流图获取程序块,并根据调试命令对程序块进行断点调试以获取断点数据;该程序块为该程序以粗粒度进行划分的程序分块;处理器,用于生成该调试命令,并接收该断点数据;集中调试器,分别与该处理器和该执行阵列通讯连接,用于将该调试命令转发给对应的执行单元,以及将该断点数据转发给该处理器。
本发明所述的调试装置,其中每个该执行单元中均设置有局部调试器,该局部调试器根据该调试命令对该程序块设置断点,并在该程序块运行时执行中断以获取该断点数据。
本发明所述的调试装置,其中每个该执行单元的局部调试器在该程序块的一个运行周期内仅设置一个断点。
本发明所述的调试装置,其中所有该执行单元使用菊花链的拓扑方式通过调试总线串联,该集中调试器分别与该菊花链的首个执行单元和末个执行单元通讯连接,以通过该菊花链向指定的执行单元发送该调试命令,并通过该菊花链接收指定的执行单元获取的断点数据。
本发明所述的调试装置,其中该集中调试器设置有控制寄存器,该控制寄存器用于存储该调试命令。
本发明所述的调试装置,其中该集中调试器通过BUS总线接收该处理器生成的调试命令,以及将该断点数据发送至该处理器。
本发明还提出一种粗粒度数据流架构执行阵列的调试方法,用于通过如前所述的调试装置对粗粒度数据流进行断点调试,该调试方法包括:通过处理器生成第一调试命令,通过集中调试器将该第一调试命令分发给执行阵列中指定的执行单元;通过该执行单元的局部调试器执行程序块,并根据该第一调试命令对该程序块进行断点调试以获取断点数据;通过该处理器生成第二调试命令,通过集中调试器将该第二调试命令发送给需要读取的断点数据所在的执行单元,以根据该第二调试命令读取该断点数据至该处理器。
本发明所述的调试方法,其中该调试命令中,于每个该执行单元执行对应程序块的一个运行周期内仅设置一个断点。
本发明所述的调试方法,其中该第一调试命令包括:设置断点的指令、断点所在的执行单元的编号、断点于该程序块中的具体地址、该程序块的执行次数、指定断点的调试次数。
本发明所述的调试方法,其中该第二调试命令包括:读取断点数据的指令、需要读取的断点数据所在执行单元的编号、需要读取的断点数据所在寄存器的编号。
附图说明
图1是本发明的粗粒度数据流架构执行阵列的调试装置结构示意图。
图2是本发明实施例的设置断点流程图。
图3是本发明实施例的读取断点数据流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图,对本发明提出的粗粒度数据流架构执行阵列的调试装置和方法进一步详细说明。应当理解,此处所描述的具体实施方法仅仅用以解释本发明,并不用于限定本发明。
本发明基于粗粒度数据流执行阵列作为加速器的前提,提出一种针对性的调试系统及方法,使用特定的断点设置方式,采用独立的调试控制器,接收CPU的调试命令,来观察执行阵列上的执行情况,达到调试和定位问题的目的
本发明的PE执行阵列使用菊花链(Daisy Chain)的拓扑方式,将PE通过调试总线串联,实现CPU对粗粒度数据流执行阵列进行调试的调试机制及方法,设计调试命令以及控制寄存器:每个执行单元中设置一个局部调试器(Local Debugger),用于接收控制命令、采集断点数据并返回给集中调试器(Top Debugger)。
具体来说,本发明提出了一种针对粗粒度数据流架构执行阵列的调试装置,图1是本发明的粗粒度数据流架构执行阵列的调试装置结构示意图。如图1所示,本发明的调试装置包括:
执行阵列,具有多个执行单元,每个执行单元中均设置有局部调试器,每个执行单元根据程序的数据流图获取程序块,执行单元的局部调试器根据调试命令对程序块进行断点调试以获取断点数据;基于粗粒度数据流程序的运行特点,在任一执行单元内,局部调试器在对应程序块的一个运行周期内仅设置一个断点;
执行阵列中,所有执行单元使用菊花链的拓扑方式通过调试总线串联,集中调试器分别与菊花链的首个执行单元和末个执行单元通讯连接,以通过菊花链向指定的执行单元发送调试命令,并通过菊花链接收指定的执行单元获取的断点数据;
于本发明实施例中,执行单元中的程序块为需要调试的程序以粗粒度进行划分的程序分块;
处理器,用于生成调试命令,接收断点数据;
集中调试器,分别与处理器和执行阵列通讯连接,用于通过BUS总线接收该处理器生成的调试命令,并将调试命令转发给对应的执行单元,以及通过BUS总线将断点数据转发给该处理器;其中集中调试器设置有控制寄存器,控制寄存器用于存储调试命令。
本发明还提出了一种粗粒度数据流架构执行阵列的调试方法,包括:
通过处理器生成第一调试命令(断点调试命令),通过集中调试器将第一调试命令分发给执行阵列中指定的执行单元;该第一调试命令包括:设置断点的指令、断点所在的执行单元的编号、断点于该程序块中的具体地址、该程序块的执行次数、指定断点的调试次数;基于粗粒度数据流程序的运行特点,第一调试命令中,在执行单元执行对应程序块的一个运行周期内仅设置一个断点;
通过执行单元的局部调试器执行程序块,并根据第一调试命令对程序块进行断点调试以获取断点数据;
通过处理器生成第二调试命令(信息读取命令),通过集中调试器将第二调试命令发送给需要读取的断点数据所在的执行单元,以根据第二调试命令读取该断点数据至处理器;第二调试命令包括:读取断点数据的指令、需要读取的断点数据所在执行单元的编号、需要读取的断点数据所在寄存器的编号。
下面结合附图对本发明的调试装置及调试方法做进一步说明。
一、控制寄存器及调试命令
为了实现灵活设置断点,本发明的调试方法支持对PE阵列中的一个或多个PE(例如是PE阵列的部分PE,或全部PE)同时设置断点,并支持对任一个PE在不同调试周期设置断点或不设置断点,但是对一个PE的一个调试周期内最多只能设置一个断点;设置断点时,根据数据流程序的特点,需要设置PE编号、PC(Program Counter,程序计数器)、instance、task loop(任务循环次数)。
在集中调试中设置的控制寄存器定义如表1所示,需要执行的命令类型如表2所示:
表1
编址 | 命名 | 功能描述 |
0 | 断点PE编号 | 需要设置断点的PE编号 |
1 | 断点PC | 需要设置断点的PC |
2 | 断点instance | 需要设置断点的执行instance,即在task内部的block执行的次数 |
3 | 断点task loop | 需要设置断点的task loop次数,即task执行的次数 |
4 | 寄存器号 | 需要观察的寄存器号 |
5 | PE编号 | 需要观察的寄存器所在的PE |
6 | 命令寄存器 | 设置需要进行的命令 |
表2
命令 | 功能描述 |
设置断点 | 设置指令断点,包括PE编号、PC、instance以及task loop值 |
读数据 | 从PE中读取断点处的数据,需要提供寄存器号及PE编号 |
数据回应 | 返回断点数据 |
断点回应 | 某个指定的PE达到断点时,给集中调试器的反馈 |
二、调试机制
由于数据流架构执行阵列的特点,程序块之间根据数据依赖关系自动进行执行,无法像传统的处理器一样设置断点,将执行阵列的运行停止,再进行修改或者读取数据的操作,本发明的调试方法仅支持设置需要观察的断点,并读取断点处相关数据的方式。
1、图2是本发明实施例的设置断点流程图。如图2所示,CPU设置断点的方式及过程如下:
(1)写命令寄存器(6号寄存器),控制命令为“设置断点”;
(2)写断点PE编号寄存器(0号寄存器),设置断点的PE编号(仅限16个PE,格式为Y-X);
(3)写断点PC寄存器(1号寄存器),指定PE上断点的具体指令地址;
(4)写断点instance寄存器(2号寄存器),指定断点的Instance;
(5)写断点task loop(3号寄存器),指定断点的task loop值;
(6)集中调试器收到以上所有信息之后,会将断点数据发给对应的局部调试器;一个断点设置成功,如需要设置其他断点,重复(2)-(5)。
2、图3是本发明实施例的读取断点数据流程图。如图3所示,CPU读取断点数据的方式及过程如下:
CPU收到断点数据准备好的信号之后(如图1中所示“中断信号”),才可以进行数据读取:
(1)写命令寄存器(6号寄存器),控制命令为“读数据”;
(2)写PE编号寄存器(5号寄存器),指定要读取的PE编号(此PE必须是之前设置过断点的PE,否则报错);
(3)写“寄存器号”寄存器(4号寄存器),指定要读取的寄存器号,具体寄存器编号需要依据PE内部寄存器;
(4)集中调试器收到1)-3)的信息,将读取数据的命令发到指定的PE;局部控制器会将对应的数据返回,再由集中调试器将数据发给CPU;
(5)CPU收到数据后,如需读取其他寄存器值,重复(1)-(4)。
三、局部以及集中调试器
1、局部调试器
局部调试器负责接收、解析并执行集中调试器发来的命令,以及侦测PE的断点等功能;局部调试器如图1左侧部分所示结构,内部设有断点数据侦测逻辑、调试寄存器堆、命令包解析逻辑、输出信息打包逻辑等4部分结构,各部分结构的具体功能如下:
(1)命令包解析逻辑:
接收输入的调试信息,并进行解析,解析出的内容有以下几种,并做对应的处理机制:
a)编号并不是当前的PE编号,则将调试信息的输入数据缓存一拍之后,直接输出,转发给调试链上的下一个PE;
b)编号是当前PE编号并且为设置断点的信息,将设置的PC、instance、task loop值写入断点数据侦测逻辑中的控制寄存器;
c)编号是当前PE并且为读取寄存器的信息,则根据寄存器号从调试寄存器堆选择对应的寄存器内容,打包输出;
(2)断点数据侦测逻辑:
根据断点的设置,进行断点检测(判断PC、instance、task loop)、其中本地的taskloop计数需要增加一个计数器,当计数器值达到设置的task loop断点时,进行寄存器值的锁存:
a)对比PC及instance及有效位(如果设置了断点则有效位置1,初始化为零),及task loop计数(初始化为0),如果一致,则将寄存器值保存到调试寄存器堆中,如果只有task loop不相等,则本地的task loop值加1;
b)如果检测到断点,除了保存断点数据外,还需要发“断点回应”信息给集中控制器;
(3)输出信息打包逻辑:
调试信息输出包括3种信息:
a)转发的访问其他PE或者集中调试器的信息,直接从调试输入的寄存器中转发;
b)读出的寄存器值;
c)到达断点的反馈信息。
(4)调试寄存器堆:
需要观察的PE内部的寄存器值,需要将达到断点的所有寄存器值保存在这个寄存器堆里,便于CPU读取观察。
2、集中调试器
集中调试器作为PE阵列调试模式的总控制模块,内部包含如表1所示的控制寄存器,主要负责接收从CPU发来的控制信息,对PE阵列发出控制和读写命令,以及PE发来的反馈和数据信息,通知CPU。
集中调试器在接收到设置断点的信息时,需要计数,记录有几个PE被设置了断点,每接收到一个“断点回应”信息,就做减一操作,直到为零时,将断点全部结束的信息发给CPU,通知CPU断点都已经达到,执行结束,可以读取断点数据。
集中调试器的具体功能有以下几个:
(1)接收总线的读写信息,
a)对于写入数据,根据寄存器号写入数据,但是需要标记有效位,写全了0-3号寄存器,可以发出设置断点的信息,同时记录断点的个数;写全4-5即可以读寄存器信息;6号命令寄存器控制需要作出的操作;
b)对于读出数据,需要先写4-5寄存器,指定PE及内部寄存器编号,PE返回的数据存储在集中控制器的数据寄存器里;然后CPU通过总线发读命令,读数据寄存器,将数据读回。
(2)与PE阵列的数据交互通过调试总线进行读写,通过CPU总线发来的命令,给PE阵列发对应的消息,并收集来自PE阵列的“断点回应”或者“数据回应”的消息。收到“断点回应”信息,就将断点的计数器减一,收到“数据回应”的信息,将数据填入数据寄存器的同时,拉高给CPU的通知信号,返回数据。
四、本发明的具体工作流程
1、CPU通过总线设置需要断点的PE、PC、instance和task loop,可以设置多个PE+PC+instance+task_loop的断点,但是需要多次设置,每次对同一个PE只支持一个断点的设置;
2、PE阵列的集中调试器收到设置断点的命令,每收到一组PE+PC+instance+task_loop,就通过专用的debug总线,将设置断点的命令发出,命令格式为“命令+PE+信息”,其中设置断点的信息格式为“PC+instance”;
3、CPU启动PE阵列的执行;
4、各个PE收到debug信息包之后,解析信息包的含义:
(1)首先需要判断PE index是否本地,若否,则直接通过debug总线转发出去;如果是,则解析是设置断点还是读取reg的操作;
(2)设置断点的操作,将PC及Instance写入到PE本地的断点寄存器中;
(3)读取reg操作,则根据需要读取的寄存器号,将数据通过debug总线送出,并将消息类型变为“数据回应”,目的地址则是集中调试器;
5、PE收到断点设置信息之后,需要进行动作包括:
(1)检测每一拍的PC及Instance是否有符合断点设置的值;
(2)如果存在符合的值,则将需要观察的寄存器值都存储到调试寄存器(每个PE本地)中,同时,需要将断点已经达到的消息通过debug总线送出;但是此时PE阵列并不停止运行。
(3)收到读取reg的命令,将对应的数据通过debug总线送到集中调试器;
6、执行阵列的集中调试器收到的断点个数需要计数,同时置成debug模式;每收到一个断点到达的信息,则进行减一操作,计数器达到0时,表示当前断点都已经执行结束,集中调试器需要给CPU发送执行结束的信息;
7、CPU通过总线读取关心的寄存器(需提供寄存器编号表),并进行显示输出。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变形,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (6)
1.一种粗粒度数据流架构执行阵列的调试装置,其特征在于,包括:
执行阵列,包括多个执行单元,该执行单元根据程序的数据流图获取程序块,并根据调试命令对该程序块进行断点调试以获取断点数据;该程序块为该程序以粗粒度进行划分的程序分块;该执行单元中设置有局部调试器,该局部调试器根据该调试命令对该程序块设置断点,并在该程序块运行时执行中断以获取该断点数据,每个该执行单元的局部调试器在该程序块的一个运行周期内仅设置一个断点;所有该执行单元使用菊花链的拓扑方式通过调试总线串联;
处理器,用于生成该调试命令,并接收该断点数据;
集中调试器,分别与该处理器和该执行阵列通讯连接,用于将该调试命令转发给对应的执行单元,以及将该断点数据转发给该处理器;其中,该集中调试器分别与该菊花链的首个执行单元和末个执行单元通讯连接,以通过该菊花链向指定的执行单元发送该调试命令,并通过该菊花链接收指定的执行单元获取的断点数据。
2.如权利要求1所述的调试装置,其特征在于,该集中调试器设置有控制寄存器,该控制寄存器用于存储该调试命令。
3.权利要求2所述的调试装置,其特征在于,该集中调试器通过BUS总线接收该处理器生成的调试命令,以及将该断点数据发送至该处理器。
4.一种粗粒度数据流架构执行阵列的调试方法,用于通过如权利要求1-3任一项所述的调试装置对粗粒度数据流进行断点调试,其特征在于,该调试方法包括:
通过处理器生成第一调试命令,通过集中调试器将该第一调试命令分发给执行阵列中指定的执行单元;该第一调试命令包括:设置断点的指令、断点所在的执行单元的编号、断点于该程序块中的具体地址、该程序块的执行次数、指定断点的调试次数,该第一调试命令中,于每个该执行单元执行对应程序块的一个运行周期内仅设置一个断点;
通过该执行单元的局部调试器执行程序块,并根据该第一调试命令对该程序块进行断点调试以获取断点数据;
通过该处理器生成第二调试命令,通过集中调试器将该第二调试命令发送给需要读取的断点数据所在的执行单元,以根据该第二调试命令读取该断点数据至该处理器;该第二调试命令包括:读取断点数据的指令、需要读取的断点数据所在执行单元的编号、需要读取的断点数据所在寄存器的编号。
5.如权利要求4所述的调试方法,其特征在于,于该集中调试器设置控制寄存器以存储该第一调试命令和该第二调试命令。
6.如权利要求5所述的调试方法,其特征在于,该集中调试器通过BUS总线接收该处理器生成的该第一调试命令和该第二调试命令,以及将该断点数据发送至该处理器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911205445.2A CN111008133B (zh) | 2019-11-29 | 2019-11-29 | 粗粒度数据流架构执行阵列的调试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911205445.2A CN111008133B (zh) | 2019-11-29 | 2019-11-29 | 粗粒度数据流架构执行阵列的调试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111008133A CN111008133A (zh) | 2020-04-14 |
CN111008133B true CN111008133B (zh) | 2021-04-27 |
Family
ID=70112222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911205445.2A Active CN111008133B (zh) | 2019-11-29 | 2019-11-29 | 粗粒度数据流架构执行阵列的调试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111008133B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113032011B (zh) * | 2021-03-12 | 2023-06-27 | 北京睿芯数据流科技有限公司 | 一种数据流架构中循环程序执行的方法及系统 |
CN118312408B (zh) * | 2023-12-14 | 2024-11-05 | 中国人民解放军国防科技大学 | 一种数据处理流程调试方法、系统及设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105867994A (zh) * | 2016-04-20 | 2016-08-17 | 上海交通大学 | 一种用于粗粒度可重构架构编译器的指令调度优化方法 |
CN106326084A (zh) * | 2016-08-17 | 2017-01-11 | 上海交通大学 | 一种用于粗粒度可重构阵列的系统级功耗建模方法 |
CN109672524A (zh) * | 2018-12-12 | 2019-04-23 | 东南大学 | 基于粗粒度可重构架构的sm3算法轮迭代系统及迭代方法 |
CN110321162A (zh) * | 2019-07-01 | 2019-10-11 | 无锡沐创集成电路设计有限公司 | 基于粗粒度可重构计算单元的present加密算法实现方法及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8136096B1 (en) * | 2004-07-23 | 2012-03-13 | Green Hills Software, Inc. | Backward post-execution software debugger |
CN101192193A (zh) * | 2006-11-27 | 2008-06-04 | 国际商业机器公司 | 用于实现观察点的方法和系统 |
CN102662644B (zh) * | 2012-02-29 | 2015-03-18 | 浙江大学 | 一种使用流程图生成测试案例的方法 |
KR20140005526A (ko) * | 2012-07-04 | 2014-01-15 | 삼성전자주식회사 | 재구성 가능 프로세서의 소스 레벨 디버깅 장치 및 방법 |
CN105676808B (zh) * | 2015-12-31 | 2018-06-26 | 北京四方继保自动化股份有限公司 | 一种工业控制系统逻辑断点调试功能的实现方法 |
-
2019
- 2019-11-29 CN CN201911205445.2A patent/CN111008133B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105867994A (zh) * | 2016-04-20 | 2016-08-17 | 上海交通大学 | 一种用于粗粒度可重构架构编译器的指令调度优化方法 |
CN106326084A (zh) * | 2016-08-17 | 2017-01-11 | 上海交通大学 | 一种用于粗粒度可重构阵列的系统级功耗建模方法 |
CN109672524A (zh) * | 2018-12-12 | 2019-04-23 | 东南大学 | 基于粗粒度可重构架构的sm3算法轮迭代系统及迭代方法 |
CN110321162A (zh) * | 2019-07-01 | 2019-10-11 | 无锡沐创集成电路设计有限公司 | 基于粗粒度可重构计算单元的present加密算法实现方法及系统 |
Non-Patent Citations (1)
Title |
---|
《一种面向科学计算的数据流优化方法》;申小伟等;《高性能计算》;20171114;第40卷(第9期);第2181-2196页 * |
Also Published As
Publication number | Publication date |
---|---|
CN111008133A (zh) | 2020-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9507688B2 (en) | Execution history tracing method | |
CN102360329B (zh) | 总线监控与调试控制装置及进行总线监控与总线调试的方法 | |
US9342437B2 (en) | Backward post-execution software debugger | |
US7536605B2 (en) | Injection of software faults into an operational system | |
US8914777B2 (en) | Forward post-execution software debugger | |
CN100449477C (zh) | 用于嵌入式系统的实时调试器接口 | |
JP4094724B2 (ja) | ソフトウェアをデバッグする際に例外を識別するための装置および方法 | |
US7836435B2 (en) | Checking for memory access collisions in a multi-processor architecture | |
TWI566090B (zh) | Debugging firmware / software to produce tracking systems and methods, recording media and computer program products | |
US20130159977A1 (en) | Open kernel trace aggregation | |
CN103810074A (zh) | 一种片上系统芯片及相应的监控方法 | |
CN101084485A (zh) | 用于改善片上仿真系统中高级语言的仿真速度的装置和方法 | |
US10474552B2 (en) | Hardware and software debug using data dependency tracing | |
CN111008133B (zh) | 粗粒度数据流架构执行阵列的调试方法及装置 | |
JP2008033849A (ja) | 障害解析システム | |
JP2001236245A (ja) | 異なる命令セットフィールドに固有のハードウエアでの実行時にエミュレートされた命令セットのトレースを再生成するための方法および装置 | |
US20080184150A1 (en) | Electronic circuit design analysis tool for multi-processor environments | |
CN101751327A (zh) | 嵌入式处理器的跟踪调试方法 | |
CN202267954U (zh) | 总线监控与调试控制装置 | |
JPH11110255A (ja) | ソフトウェアをデバッグするための装置および方法 | |
US8468393B2 (en) | Triggering diagnostic operations within a data processing apparatus | |
US20030177471A1 (en) | System and method for graphically developing a program | |
CN117707969B (zh) | 一种基于ARMv8的操作系统调测系统 | |
WO2018175139A1 (en) | Enabling breakpoints on entire data structures | |
CN114780409A (zh) | 基于程序运行进程的断点设置方法、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231215 Address after: 215125 11-303, creative industrial park, No. 328, Xinghu street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee after: Suzhou Ruixin integrated circuit technology Co.,Ltd. Address before: 100080 No. 6 South Road, Zhongguancun Academy of Sciences, Beijing, Haidian District Patentee before: Institute of Computing Technology, Chinese Academy of Sciences |
|
TR01 | Transfer of patent right |