CN110993789A - 一种扇出型半导体封装结构 - Google Patents
一种扇出型半导体封装结构 Download PDFInfo
- Publication number
- CN110993789A CN110993789A CN201911292332.0A CN201911292332A CN110993789A CN 110993789 A CN110993789 A CN 110993789A CN 201911292332 A CN201911292332 A CN 201911292332A CN 110993789 A CN110993789 A CN 110993789A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- annular groove
- layer
- fan
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000001746 injection moulding Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000009517 secondary packaging Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种扇出型半导体封装结构，本发明使用下层介电层形成环形凹槽结构，并在环形凹槽内形成环形MIM电容器，其有效的提高电容量且不影响扇出型封装的电引出，并使得凸块形成在环形凹槽内，保证凸块的体积较大的基础上，可以实现薄型化、防止凸块的剥离风险。
Description
技术领域
本发明涉及半导体封装领域，具体涉及一种扇出型半导体封装结构。
背景技术
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点，因此被广泛使用。而随着封装器件的功能需要，往往要求芯片和电容器进行互联组装。现有的组装方式往往是利用单独的电容器和单独的芯片封装进行二次封装，或者在芯片制造的后道工艺中集成MIM电容器，对于前者而言，其不利于提高集成度，而对于后者而言，如何有效的利用芯片表面的面积以提高电容量是研究的方向。并且现有的后道集成电容的方法，其芯片的表面介电层较多，厚度较大，凸块则远离芯片表面，不利于薄型化，且极易使得所凸块剥离。
发明内容
基于解决上述问题，本发明提供了一种扇出型半导体封装方法，其特征在于，其包括以下步骤：
(1)提供芯片基体，在所述芯片基体的顶面具有焊盘；
(2)在所述顶面上形成下层介质层；
(3)在所述下层介质层中形成第一通孔和第一环形凹槽，所述第一环形凹槽环绕所述第一通孔，所述第一通孔电连接所述焊盘；
(4)在所述第一环形凹槽内形成MIM电容器，在所述下层介质层上形成第一布线层，其中，所述第一布线层与所述MIM电容器的底层金属层同时形成，且所述第一布线层电连接所述第一通孔和所述MIM电容器；
(5)形成上层介质层，其覆盖所述第一布线层、MIM电容器和上层介质层上，其中，所述上层介质层中具有第二通孔和对应于所述第一环形凹槽的第二环形凹槽；
(6)形成第二布线层，其至少部分延伸至所述第二环形凹槽内，且通过第二通孔电连接至所述第一布线层和所述MIM电容器；
(7)形成多个凸块，所述多个凸块均形成于所述第二环形凹槽内。
本发明还提供了一种扇出型半导体封装结构，其使用上述的扇出型半导体封装方法制造形成，包括：
芯片基体，在其顶面具有焊盘；
下层介质层，形成于所述顶面上，其中，所述下层介质层中具有第一通孔和第一环形凹槽，所述第一环形凹槽环绕所述第一通孔，所述第一通孔电连接所述焊盘；
MIM电容器，形成于所述第一环形凹槽内；
第一布线层，设置于所述下层介质层上，且电连接所述第一通孔和所述MIM电容器；
上层介质层，其覆盖所述第一布线层、MIM电容器和上层介质层上，其中，所述上层介质层中具有第二通孔和对应于所述第一环形凹槽的第二环形凹槽；
第二布线层，其至少部分延伸至所述第二环形凹槽内，且通过第二通孔电连接至所述第一布线层和所述MIM电容器；
多个凸块，所述多个凸块均形成于所述第二环形凹槽内。
本发明的优点如下：
本发明使用下层介电层形成环形凹槽结构，并在环形凹槽内形成环形MIM电容器，其有效的提高电容量且不影响扇出型封装的电引出，并使得凸块形成在环形凹槽内，保证凸块的体积较大的基础上，可以实现薄型化、防止凸块的剥离风险。
附图说明
图1为本发明的扇出型半导体封装结构的剖视图；
图2为本发明的MIM电容器结构的放大图；
图3为本发明的扇出型半导体封装结构的剖视图对应的俯视图；
图4-15为本发明的扇出型半导体封装方法的示意图。
具体实施方式
参见图1-3，本发明的扇出型封装结构集成了MIM电容器8，该MIM电容器8为环形电容器，且形成于第一环形凹槽6中，具体结构包括芯片基体1，该芯片基体1为具有芯片的板状结构，例如所述芯片基体1为内部形成有芯片的硅衬底或者是塑封有芯片的注塑体，所述硅衬底可以是由晶圆直接单体化得到，而所述注塑体使用后道工序的树脂封装工艺所述密封形成的芯片密封体，该密封体上表面必须露出电引出结构。在所述芯片基体1的顶面具有多个焊盘2，该焊盘2为芯片基体1的芯片的引出焊盘。
在所述芯片基体1的所述顶面上设置有第一介质层3和第二介质层4(共同构成上层介质层)，所述第一介质层3和第二介质层4的材质可以选自氧化硅、氮化硅、氮氧化硅等无机材料，也可以选自PBO、PI等聚合物材料，并且所述第一和第二介质层3、4的材质可以相同，也可以不同。为了保护第一介质层3的侧面，所述第二介质层4包覆所述第一介质层3的侧面。并且为了保证最终的凹槽的深度(例如第二环形凹槽的深度)，所述第二介质层4的厚度大于所述第一介质层3的厚度且大于所述上层介质层9的厚度。
其中，第一通孔5贯穿所述第一和第二介质层，所述第一通孔5电连接所述焊盘2，所述第一通孔5可以通过蚀刻钻孔或激光钻孔等技术形成开口并进行填充导电材料形成，优选的，所述第一通孔5的材质为铜。所述第二介质层4中还具有第一环形凹槽6(参见图3)，所述第一环形凹槽6还可以部分嵌入所述第一介质层3中(未示出)，并且该第一环形凹槽6环绕所述第一通孔5。
在第一环形凹槽6内形成有MIM电容器8，并且该MIM电容器8在所述第一环形凹槽6的底面和侧面延伸至所述第二介质层4的上表面，且在所述第二介质层4上设置有第一布线层7，该第一布线层7电连接所述第一通孔和所述MIM电容器；其中，所述MIM电容器8包括第一金属层71、电容介质层72和第二金属层73，其中所述第一布线层7与所述第一金属层71在同一电镀、气相沉积等步骤中形成。所述MIM电容器8也是环形结构。
在所述第一布线层7、MIM电容器8和第二介质层4上覆盖覆盖有上层介质层9，其中，所述上层介质层9中具有第二通孔10、111和对应于所述第一环形凹槽6的第二环形凹槽。该第二环形凹槽可以是共形的形成，无需额外的开槽。所述第二通孔10将第一布线层7与在所述上层介质层9的第二布线层12电互连，所述第二通孔11将MIM电容器8的第二金属层73电连接至第二布线层12。其中所述上层介质层9的材质可以与第一和第二介质层3、4的材质相同，其也可以采用相同的方法形成。所述第二布线层12，其至少部分延伸至所述第二环形凹槽内，该延伸的部分至少是凹下去的形状。
还包括设置于所述第二布线层12和所述上层介质层9上的钝化层13，所述钝化层13具有多个开口16，所述多个开口16的底部露出所述第二布线层12的延伸的部分。多个凸块14形成于所述第二环形凹槽内，所述多个凸块14为焊料凸块，其中，所述多个凸块14嵌入所述上层介质层9的深度为h，h的值应当大于所述上层介质层9的厚度，如此，使得所述多个凸块14可以深入所述第一环形凹槽6的一部分，保证接合力。
下面介绍本发明的封装方法，其实现较为简单，依次包括以下步骤：
参见图4，提供芯片基体1，在所述芯片基体1的顶面具有焊盘2；芯片基体1的具体结构不在赘述。
参见图5，在所述顶面上形成第一介质层3和第二介质层4，其中所述第二介质层4包覆所述第一介质层3的侧面；该形成方法可以采用本领域熟知的例如沉积的方法实现。
参见图6，在所述第二介质层4内钻孔形成开口17和第一环形凹槽6，所述开口17对应于所述焊盘2的位置。
参见图7，对所述开口17位置的第一介质层3进行钻孔形成贯穿所述第一和第二介质层3、4的开口18。
参见图8，在所述开口18内填充导电材料形成第一通孔5，所述第一通孔5电连接所述焊盘2。
参见图9，在所述第一环形凹槽6内形成MIM电容器8，在所述第二介质层4上形成第一布线层7，其中，所述第一布线层7与所述MIM电容器8的第二金属层73同时形成，且所述第一布线层7电连接所述第一通孔5和所述MIM电容器8。
参见图10，形成上层介质层9，其覆盖所述第一布线层7、MIM电容器8和第二介质层4上，其中，所述上层介质层9中具有对应于所述第一环形凹槽6的第二环形凹槽。
参见图11，在所述上层介质层9内形成第二通孔10、11，以电互连所述第一布线层7和MIM电容器8。
参见图12，在所述上层介质层9上形成第二布线层12，其至少部分延伸至所述第二环形凹槽内。
参见图13，在所述上层介质层9上形成钝化层13，所述钝化层13具有一环形槽15，
参见图14，在环形槽15的位置形成开口16，该开口16露出所述第二布线层12。
参见图15，形成多个凸块14，所述多个凸块14均形成于所述第二环形凹槽内。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (8)
1.一种扇出型半导体封装方法，其特征在于，其包括以下步骤：
(1)提供芯片基体，在所述芯片基体的顶面具有焊盘；
(2)在所述顶面上形成下层介质层；
(3)在所述下层介质层中形成第一通孔和第一环形凹槽，所述第一环形凹槽环绕所述第一通孔，所述第一通孔电连接所述焊盘；
(4)在所述第一环形凹槽内形成MIM电容器，在所述下层介质层上形成第一布线层，其中，所述第一布线层与所述MIM电容器的底层金属层同时形成，且所述第一布线层电连接所述第一通孔和所述MIM电容器；
(5)形成上层介质层，其覆盖所述第一布线层、MIM电容器和上层介质层上，其中，所述上层介质层中具有第二通孔和对应于所述第一环形凹槽的第二环形凹槽；
(6)形成第二布线层，其至少部分延伸至所述第二环形凹槽内，且通过第二通孔电连接至所述第一布线层和所述MIM电容器；
(7)形成多个凸块，所述多个凸块均形成于所述第二环形凹槽内。
2.一种扇出型半导体封装结构，其使用权利要求1所述的扇出型半导体封装方法制造形成，包括：
芯片基体，在其顶面具有焊盘；
下层介质层，形成于所述顶面上，其中，所述下层介质层中具有第一通孔和第一环形凹槽，所述第一环形凹槽环绕所述第一通孔，所述第一通孔电连接所述焊盘；
MIM电容器，形成于所述第一环形凹槽内；
第一布线层，设置于所述下层介质层上，且电连接所述第一通孔和所述MIM电容器；
上层介质层，其覆盖所述第一布线层、MIM电容器和上层介质层上，其中，所述上层介质层中具有第二通孔和对应于所述第一环形凹槽的第二环形凹槽；
第二布线层，其至少部分延伸至所述第二环形凹槽内，且通过第二通孔电连接至所述第一布线层和所述MIM电容器；
多个凸块，所述多个凸块均形成于所述第二环形凹槽内。
3.根据权利要求2所述的扇出型半导体封装结构，其特征在于：所述底层介质层包括依次设置于所述顶面上的第一介质层和第二介质层，其中所述第二介质层包覆所述第一介质层的侧面。
4.根据权利要求3所述的扇出型半导体封装结构，其特征在于：所述第二介质层的厚度大于所述第一介质层的厚度且大于所述上层介质层的厚度。
5.根据权利要求2所述的扇出型半导体封装结构，其特征在于：还包括设置于所述第二布线层和所述上层介质层上的钝化层，所述钝化层具有多个开口，所述多个凸块形成于所述多个开口内。
6.根据权利要求5所述的扇出型半导体封装结构，其特征在于：所述多个凸块嵌入所述上层介质层的深度大于所述上层介质层的厚度。
7.根据权利要求2所述的扇出型半导体封装结构，其特征在于：所述芯片基体为内部形成有芯片的硅衬底或者是塑封有芯片的注塑体。
8.根据权利要求2所述的扇出型半导体封装结构，其特征在于：所述MIM电容器为环形电容器结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911292332.0A CN110993789A (zh) | 2019-12-16 | 2019-12-16 | 一种扇出型半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911292332.0A CN110993789A (zh) | 2019-12-16 | 2019-12-16 | 一种扇出型半导体封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110993789A true CN110993789A (zh) | 2020-04-10 |
Family
ID=70093916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911292332.0A Withdrawn CN110993789A (zh) | 2019-12-16 | 2019-12-16 | 一种扇出型半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110993789A (zh) |
-
2019
- 2019-12-16 CN CN201911292332.0A patent/CN110993789A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871925B2 (en) | Stack package and method for manufacturing the same | |
| TWI438883B (zh) | 封膠中有埋入式柱的半導體封裝及其製造方法 | |
| CN110085523B (zh) | 半导体器件以及其制造方法 | |
| CN101330068B (zh) | 模制重配置晶片、使用其的叠置封装及该封装的制造方法 | |
| US5126286A (en) | Method of manufacturing edge connected semiconductor die | |
| EP1247294B1 (en) | Packaging of integrated circuits and vertical integration | |
| CN109192718B (zh) | 多晶圆键合结构及键合方法 | |
| KR20190062243A (ko) | 패키지 구조체 및 그 제조 방법 | |
| CN106356339A (zh) | 晶片封装体及其制造方法 | |
| CN107644859A (zh) | 整合扇出型封装 | |
| US20020056924A1 (en) | Semiconductor package having an insulating region on an edge of a chip to prevent shorts | |
| US20140332908A1 (en) | Chip package and method for forming the same | |
| US20070249153A1 (en) | Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same | |
| CN104882417A (zh) | 集成无源倒装芯片封装 | |
| US11538801B2 (en) | Semiconductor package | |
| US10014240B1 (en) | Embedded component package and fabrication method | |
| US20180096969A1 (en) | Method of producing an interposer-chip-arrangement for dense packaging of chips | |
| US20090206466A1 (en) | Semiconductor device | |
| CN111128920A (zh) | 一种半导体装置及其制造方法 | |
| CN113629022A (zh) | 一种六轴集成传感器的封装结构及其封装方法 | |
| CN217822823U (zh) | 电子器件 | |
| CN111081554A (zh) | 一种嵌入式封装结构及其制造方法 | |
| CN110993789A (zh) | 一种扇出型半导体封装结构 | |
| CN216054656U (zh) | 一种六轴集成传感器的封装结构 | |
| US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200410 |
|
| WW01 | Invention patent application withdrawn after publication |