CN110928736A - 内存参数调试方法及装置 - Google Patents
内存参数调试方法及装置 Download PDFInfo
- Publication number
- CN110928736A CN110928736A CN201911244452.3A CN201911244452A CN110928736A CN 110928736 A CN110928736 A CN 110928736A CN 201911244452 A CN201911244452 A CN 201911244452A CN 110928736 A CN110928736 A CN 110928736A
- Authority
- CN
- China
- Prior art keywords
- value
- memory
- tested
- working frequency
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2247—Verification or detection of system hardware configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供了一种内存参数调试方法及装置,针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该K值下每个字节的内存驱动参数。进而对内存控制器进行内存读写测试,获取在该K值对应的内存驱动参数下内存控制器的最大工作频率与最小工作频率,最后根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值;该K值所对应内存驱动参数即为内存控制器的内存驱动参数。由于K值实际受PCB板材、走线铜厚、走线线宽、过孔和温度环境等多重因素的影响,因此通过上述方式得到的内存驱动参数,可以充分考量实际环境下各内存驱动参数的优劣,从而得到工作性能优良的内存驱动参数。
Description
技术领域
本申请涉及参数调试技术领域,具体而言,涉及一种内存参数调试方法及装置。
背景技术
随着通信技术的发展,电子设备的数据处理容量越来越大,带宽要求越来越高,传输时延要求越来越小,可靠性要求越来越高,环境适应范围要求越来越宽。控制器的内存单元作为电子设备最核心的组成单元之一,其访问速率直接影响控制器的整体处理性能和时延,内存频率越高,内存访问带宽越大,控制器处理性能越快,但是高速率又会带来可靠性降低的问题,环境适应范围小的问题。如何设计出高速率、高可靠性、宽温的内存控制器接口成为数据通信领域中的设计难题。
在给定的控制器平台上,内存的高速率、高可靠性和高适应性主要取决于内存控制器驱动参数和设计的匹配度。匹配度越好,获得的性能和可靠性就越高,环境适应范围越宽,速率越高。如何获得匹配度好的内存控制器驱动参数成为了目前内存控制领域的重要课题。
发明内容
本申请实施例的目的在于提供一种内存参数调试方法及装置,用以解决如何获得匹配度好的内存控制器驱动参数的问题。
本申请实施例提供了一种内存参数调试方法,包括:
针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数;所述K值为根据理论电气信号单位传播速度确定的电气信号单位传播速度;
对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值;所述工作性能最优的K值所对应内存驱动参数为所述内存控制器的内存驱动参数。
在上述实现过程中,可以针对每一个待测试的K值,根据预存的各字节的DQS(Bi-directional Data Strobe,双向数据控制引脚)引脚和CK(时钟信号)引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数,进而对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下内存控制器的最大工作频率与最小工作频率。进而即可根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值,以工作性能最优的K值所对应内存驱动参数作为内存控制器的内存驱动参数。由于K为理论上的电气信号单位传输延迟时间,实际受PCB(Printed Circuit Board,印制电路板)板材、走线铜厚、走线线宽、过孔和温度环境等多重因素的影响,因此通过上述方式得到的内存驱动参数,可以充分考量实际环境因素下各内存驱动参数的优劣,从而得到工作性能优良(即匹配度优良)的内存驱动参数。
进一步地,所述针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数包括:针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差;根据所述每个字节的CK引脚和DQS引脚的信号传输时间差,得到该待测试的K值下每个字节的内存驱动参数。
在上述实现过程中,可以根据各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差,从而以及每个字节的CK引脚和DQS引脚的信号传输时间差,可以求得相应的每个字节的内存驱动参数。这样得到的内存驱动参数与每个字节的CK引脚和DQS引脚的实际传输时间差关联起来,从而使得得到的内存驱动参数更符合实际的参数需要。
进一步地,所述针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差包括:针对每一个待测试的K值,获取预存的各字节的DQS引脚的走线长度与该待测试的K值的商值;所述商值为每个字节的DQS引脚的信号传输时间;针对每一个待测试的K值,获取预存的各字节的CK引脚的走线长度与该待测试的K值的商值;所述商值为每个字节的CK引脚的信号传输时间;获取每个字节的CK引脚的信号传输时间与DQS引脚的信号传输时间的差值,得到每个字节的CK引脚和DQS引脚的信号传输时间差。
在上述实现过程中,通过获取各字节的DQS引脚的走线长度与该待测试的K值的商值,得到各字节的DQS引脚的信号传输时间;通过获取各字节的CK引脚的走线长度与该待测试的K值的商值,得到各字节的CK引脚的信号传输时间,进而得到每个字节的CK引脚和DQS引脚的信号传输时间差。这样得到的CK引脚和DQS引脚的信号传输时间差准确而可靠,且方案实现简单,能满足内存的时序要求,具有很好的实际应用价值。
进一步地,所述内存驱动参数包括预设的CK时延,以及待确定的DQS时延和DQ时延;所述根据所述每个字节的CK引脚和DQS引脚的信号传输时间差,得到该待测试的K值下每个字节的内存驱动参数包括:按照公式DQS_delay=[D1/(1/f)]/N+CK_delay,以及DQ_delay=k×DQS_delay,得到该待测试的K值下每个字节的DQS时延和DQ时延;其中:
所述DQS_delay为待确定的DQS时延,D1为每个字节的CK引脚和DQS引脚的信号传输时间差,f为所述内存控制器进行内存读写测试时的工作频率,N为所述内存控制器的传输延时粒度,CK_delay为预设的CK时延,DQ_delay为待确定的DQ时延,k为预设的比例系数。
在上述实现过程中,内存驱动参数包括CK时延、DQS时延和DQ(数据线)时延。CK时延可以预先设定好,而基于预先设定好的CK时延,求得的每个字节的CK引脚和DQS引脚的信号传输时间差,以及内存控制器进行内存读写测试时的工作频率即可得到每个字节的DQS时延,进而基于DQS时延DQ时延之间预先设定好的比例关系,即可得到每个字节的DQ时延。这样得到的内存驱动参数考虑了CK引脚和DQS引脚的信号传输时间差,因此更贴合实际需要,能满足内存的时序要求。
进一步地,所述根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:
确定最大工作频率大于预设第一限制值的K值;在所述最大工作频率大于预设第一限制值的K值中,确定所述最大工作频率与最小工作频率之差最大的K值作为工作性能最优的K值;
或,
确定最大工作频率与最小工作频率之差大于预设第二限制值的K值;在所述最大工作频率与最小工作频率之差大于预设第二限制值的K值中,确定所述最大工作频率最大的K值作为工作性能最优的K值。
在上述实现过程中,综合考量了各K值对应的最大工作频率和工作频率范围,从而得到工作性能最优的K值,以该K值所对应内存驱动参数为所述内存控制器的内存驱动参数。这样,即可使得调试后的内存控制器,不仅仅能满足内存的时序基本要求,而且可以调试出更高要求的内存高工作频率,内存工作频率的提高可以直接提高内存带宽,提升内存控制器的整体处理性能。
进一步地,所述根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:根据各K值下所述内存控制器的最大工作频率,以及所述最大工作频率与最小工作频率之差,计算各K值对应的工作性能评分;根据所述工作性能评分确定出工作性能最优的K值。
在上述实现过程中,综合考量了各K值对应的最大工作频率和工作频率范围,从而得到工作性能最优的K值,以该K值所对应内存驱动参数为所述内存控制器的内存驱动参数。使得调试后的内存控制器,不仅仅能满足内存的时序基本要求,而且可以调试出更高要求的内存高工作频率,内存工作频率的提高可以直接提高内存带宽,提升内存控制器的整体处理性能。
进一步地,所述对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率包括:在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
对应的,根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:根据不同环境中,各待测试的K值下所述内存控制器的最大工作频率与最小工作频率,分别确定出不同环境中工作性能最优的K值;以不同环境中工作性能最优的K值的中位数作为最终确认的工作性能最优的K值。
在上述实现过程中,可以在不同环境中进行适配,获得考虑到应用于不同环境中时,相对匹配度最优的内存驱动参数,从而提高电子设置的环境适应范围。
进一步地,所述对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率包括:在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
对应的,根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:根据不同环境中各待测试的K值下所述内存控制器的最大工作频率与最小工作频率,确定出工作性能最优的K值。
在上述实现过程中,可以在不同环境中进行适配,获得考虑到应用于不同环境中时,相对匹配度最优的内存驱动参数,从而提高电子设置的环境适应范围。
本申请实施例还提供了一种内存参数调试装置,包括:驱动参数计算模块、边界扫描模块和驱动参数确定模块;
所述驱动参数计算模块用于针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数;所述K值为根据理论电气信号单位传播速度确定的电气信号单位传播速度;
所述边界扫描模块用于对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
所述驱动参数确定模块用于根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值;所述工作性能最优的K值所对应内存驱动参数为所述内存控制器的内存驱动参数。
在上述实现结构中,驱动参数计算模块可以针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数,进而边界扫描模块可以对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下内存控制器的最大工作频率与最小工作频率。进而驱动参数确定模块即可根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值,以工作性能最优的K值所对应内存驱动参数作为内存控制器的内存驱动参数。由于K为理论上的电气信号单位传输延迟时间,实际受PCB(Printed Circuit Board,印制电路板)板材、走线铜厚、走线线宽、过孔和温度环境等多重因素的影响,因此通过上述方式得到的内存驱动参数,可以充分考量实际环境因素下各内存驱动参数的优劣,从而得到工作性能优良(即匹配度优良)的内存驱动参数。
进一步的,边界扫描模块具体用于,在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
所述驱动参数确定模块具体用于,根据不同环境中,各待测试的K值下所述内存控制器的最大工作频率与最小工作频率,分别确定出不同环境中工作性能最优的K值;以不同环境中工作性能最优的K值的中位数作为最终确认的工作性能最优的K值。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种内存参数调试方法的流程示意图;
图2为本申请实施例提供的一种其余设备对需要进行内存参数调试的电子设备进行调试时的结构示意图;
图3为本申请实施例提供的一种内存参数调试装置的结构示意图;
图4为本申请实施例提供的一种具体的内存参数调试装置的结构示意图;
图5为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
实施例一:
本申请实施例中提供了一种内存参数调试方法,可以参见图1所示,内存参数调试方法包括:
S101:针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数。
需要说明的是,本申请实施例中的各个待测试的K值为根据预设的理论电气信号单位传播速度确定出的电气信号单位传播速度。
应当说明的是,在实际应用中,工程师可以预先根据内存以及内存控制器的相关数据(如走线铜厚、走线线宽、介电常数等)确定出一个电气信号单位传播速度,该电气信号单位传播速度即为理论电气信号单位传播速度。但是由于实际应用中,受PCB板材、走线铜厚、走线线宽、过孔和温度环境等多重因素的影响,实际的电气信号单位传播速度往往与确定得到的理论电气信号单位传播速度之间存在偏差。因此,为了得到最贴合实际使用需要的电气信号单位传播速度,工程师可以基于理论电气信号单位传播速度不断进行取值,得到各个待测试的电气信号单位传播速度,即得到各个待测试的K值。
需要注意的是,为了防止取值过大,工程师可以根据理论电气信号单位传播速度设定一个K值的取值范围Kmin(最小K值)至Kmax(最大K值),进而从Kmin至Kmax中取各个待测试的K值。在本申请实施例的一种可行实施方式中,可以预先设定好取值间隔,以理论电气信号单位传播速度为中心,按照该取值间隔依次在Kmin至Kmax范围内进行取值。在取值时,一种示例中,需要取Kmin和Kmax两端值。还需要说明的是,取值间隔设定的越小,则最终得到的工作性能最优的K值就越准确,但相应的实现过程中所需要的工作量就越大。对于取值间隔的设置可以由工程师根据实际需要进行设置。
应当理解的是,在目前市面上流转的内存中,通常16位的DDR(Double Data RateSDRAM,双倍速率同步动态随机存取内存)颗粒包括2个字节,8位的DDR颗粒为1个字节,且每个字节中的DQS引脚和DQ引脚在PCB板上的走线长度是等长的,因此只需要记录DQS引脚的走线长度即得到了DQS引脚和DQ引脚在PCB板上的走线长度;而每个字节中的CK引脚和地址引脚、命令引脚在PCB板上的走线长度等长,因此只需要记录每个字节中CK引脚的走线长度即可得到CK引脚、地址引脚、命令引脚在PCB板上的走线长。
内存控制器一般有32位和64位模式。32位模式下包括4个字节,即本申请的方案中需要预先保存4个DQS引脚的走线长度和4个CK引脚的走线长度。64位模式包括8个字节,即本申请的方案中需要预先保存8个DQS引脚的走线长度和8个CK引脚的走线长度。
在本申请实施例中,可以针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差。进而再根据每个字节的CK引脚和DQS引脚的信号传输时间差,得到该待测试的K值下每个字节的内存驱动参数。
在本申请实施例中,可以针对每一个待测试的K值,获取预存的各字节的DQS引脚的走线长度与该待测试的K值的商值,该商值即为每个字节的DQS引脚的信号传输时间。针对每一个待测试的K值,获取预存的各字节的CK引脚的走线长度与该待测试的K值的商值,该商值即为每个字节的CK引脚的信号传输时间。再获取每个字节的CK引脚的信号传输时间与DQS引脚的信号传输时间的差值,即可得到每个字节的CK引脚和DQS引脚的信号传输时间差。
应当理解的是,K值为理论电气信号单位传播速度,其单位为mm/ns(毫米每纳秒),表征电气信号在PCB介质上1ns时间所能传播的距离或长度,因此各字节的DQS引脚的走线长度与该待测试的K值的商值,即为每个字节的DQS引脚的信号传输时间。同理,各字节的CK引脚的走线长度与该待测试的K值的商值,即为每个字节的CK引脚的信号传输时间。
在本申请实施例中,内存驱动参数包括但不限于CK时延、DQS时延和DQ时延中的一种或多种。需要理解的是,CK时延是指CK引脚输出数据的时延,DQS时延是指DQS引脚输出数据的时延,DQ时延是指DQ引脚输出数据的时延。
在本申请实施例的一种可行实施方式中,内存驱动参数可以包括CK时延、DQS时延和DQ时延。此时,CK时延可以由工程师根据实际需要进行预先设定,比如可以设定为0。所需求取的内存驱动参数为DQS时延和DQ时延。对于DQS时延,可以根据公式DQS_delay=[D1/(1/f)]/N+CK_delay求取得到每个字节对应的DQS时延(式中DQS_delay为待确定的DQS时延,D1为每个字节的CK引脚和DQS引脚的信号传输时间差,f为内存控制器的工作频率,N为内存控制器的传输延时粒度,CK_delay为预设的CK时延)。而对于DQ时延,可以根据公式DQ_delay=k×DQS_delay求取得到每个字节对应的DQ时延(式中DQ_delay为待确定的DQ时延,k为预设的比例系数)。
需要说明的是,比例系数k的设定可以由工程师根据实际需要进行设置,例如其为了使得各个字节中的DQS引脚输出的数据和DQ引脚输出的数据之间的相位保持1/4个周期,保证信号完整性,可以设置k值为3/4。又例如,仍旧为了保证信号完整性,也可以使得各个字节中的DQS引脚输出的数据和DQ引脚输出的数据之间的相位保持1/5个周期,此时即可以设置k值为4/5。
还需要说明的是,本可行实施方式中,D1为前述计算得到的定值,N和CK_delay均为设定的定值,因此DQS时延和DQ时延的取值均依赖于内存控制器的工作频率f,当内存器的工作频率f变化时,则对应的DQS时延和DQ时延即相应变化。应理解的,在后续对内存控制器进行内存读写测试的过程中,内存驱动参数会跟随所测试的工作频率相应变化。
S102:对内存控制器进行内存读写测试,获取在该待测试的K值对应的内存驱动参数下内存控制器的最大工作频率与最小工作频率。
在本申请实施例中,进行测试时,可以在一个K值对应的内存驱动参数下,取一个工作频率(记为工作频率f1)对特定的内存地址空间进行读写测试,若读写测试通过,则在该工作频率f1的基础上增加一定值,得到工作频率f2,在工作频率f2的基础上进行下一次对特定的内存地址空间的读写测试。若读写测试通过,则继续在工作频率f2的基础上再增加一定值对特定的内存地址空间的读写测试。不断重复前述步骤,直到工作频率递增到读写测试失败时为止,此时记录得到的最大工作频率fmax。
当fmax确定后,在工作频率f1的基础上减少一定值,得到工作频率f3,在工作频率f3的基础上进行对特定的内存地址空间的读写测试。若读写测试通过,则继续在工作频率f3的基础上再减少一定值对特定的内存地址空间的读写测试。不断重复前述步骤,直到工作频率减少到读写测试失败时为止,此时记录得到的最小工作频率fmin。
应当理解的是,实际测试过程中也可以先测试得到fmin,再测试得到fmax。此外,对于所增加或减少的值的确定,可以由工程师根据实际需要进行设定。该值设定的越小,则测得的fmax和fmin越准确,但相应的测试工作量就越大。
还应当理解的是,通常内存控制器中会给定一个工作频率范围,本申请实施例中,对于工作频率f1的取值可以根据该给定的工作频率范围进行取值。
需要注意的是,本申请实施例中需要针对每一个待测试的K值均进行上述fmax和fmin的测试。
S103:根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值。
在本申请实施例中,所确定出的工作性能最优的K值所对应内存驱动参数即为内存控制器的内存驱动参数。本申请实施例中会将该工作性能最优的K值所对应内存驱动参数写入内存控制器,从而使得内存控制器得以按照所写入的内存驱动参数进行工作。
在本申请实施例中,根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值的方式包括但不限于以下几种方式:
方式一:可以确定最大工作频率大于预设第一限制值的K值,并在最大工作频率大于预设第一限制值的K值中,确定最大工作频率与最小工作频率之差(即工作频率范围)最大的K值作为工作性能最优的K值。
方式二:可以确定工作频率范围大于预设第二限制值的K值,并在工作频率范围大于预设第二限制值的K值中,确定最大工作频率最大的K值作为工作性能最优的K值。
需要注意的是,在方式一和方式二中,第一限制值和第二限制值可以由工程师根据实际需要进行设定。
方式三:可以根据各K值下内存控制器的最大工作频率,以及最大工作频率与最小工作频率之差,计算各K值对应的工作性能评分,进而根据工作性能评分确定出工作性能最优的K值。示例性的,可以计算最大工作频率与预设的理想最大工作频率之商,得到针对最大工作频率的评分;计算最大工作频率与最小工作频率之差与预设的理想工作频率范围大小之商,得到针对工作频率范围的评分,以各K值下两个评分之和作为各K值对应的工作性能评分。
需要注意的是,上述三种方式仅是本申请实施例中所示例的三种工作性能最优的K值的确定方式,不代表本申请实施例中仅可采用这三种方式来实现。事实上,只要能够根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值的方式均可被本申请实施例所采用,例如还可以诸如通过构建数学模型等的方式实现对工作性能最优的K值的确认。
值得注意的是,在本申请实施例的一种可行实施方式中,还可以在不同环境下,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率。
此时,一种可行的示例方式是:可以根据不同环境中,各待测试的K值下内存控制器的最大工作频率与最小工作频率,分别确定出不同环境中工作性能最优的K值,进而以不同环境中工作性能最优的K值的中位数作为最终确认的工作性能最优的K值。例如,可以在高温、常温和低温环境中分别针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率,并分别确定出这三种环境中工作性能最优的K值(分别记为K1、K2和K3),取K1、K2和K3的中位数作为最终确认的工作性能最优的K值。假设K1<K2<K3,则取K2作为最终确认的工作性能最优的K值。
应当理解的是,在上述可行示例方式,也可以在分别得到三种环境中工作性能最优的K值后,对其进行记录。并由具有内存控制器的电子设备根据实际工作环境自动选择相应的K值所对应的内存驱动参数进行工作。示例性的,电子设备可以通过内存控制器当前所处环境温度(内存控制器通常为处理器,目前大多数电子设备均具有处理器温度检测功能,若不具有该功能,则可以通过在内存控制器外增设温度传感器等方式来实现温度检测)是处于预设的高温范围内,或是常温范围内,或是低温范围内,从而确定出当前所处的环境,进而选取该环境中工作性能最优的K值。
需要注意的是,在本申请实施例的另一种可行的示例方式中,也可以按照前文描述的任一种对工作性能最优的K值的确认方式,将不同环境中,各待测试的K值下内存控制器的最大工作频率与最小工作频率作为一个数据集,从中选取工作性能最优的K值。
应当理解的是,本申请实施例的方案可以应用于具有内存控制器和内存的电子设备中,但是也可以应用于可以与具有内存控制器和内存的电子设备进行交互,并对该电子设备中的内存控制器进行内存参数调试的其他设备中,例如图2所示。
综上,通过本申请实施例所提供的内存参数调试方法,可以针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数,进而对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下内存控制器的最大工作频率与最小工作频率。进而即可根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值,以工作性能最优的K值所对应内存驱动参数作为内存控制器的内存驱动参数。由于K为理论上的电气信号单位传输延迟时间,实际受PCB板材、走线铜厚、走线线宽、过孔和温度环境等多重因素的影响,因此通过上述方式得到的内存驱动参数,可以充分考量实际环境因素下,各内存驱动参数的优劣,从而得到工作性能优良的内存驱动参数。
实施例二:
本实施例在实施例一的基础上,以一种较具体的内存驱动参数调试过程为例,为本申请做进一步示例说明。
设:内存驱动参数包括CK时延、DQS时延和DQ时延。CK时延预设为0。
首先,读取每一个内存字节对应的DQSx、CKx走线长度,根据K值计算出DQSx、CKx的信号传输时间,再将计算出的传输时间差值换算为内存驱动参数,使得每一个字节对应的DQSx和CKx的传输时间相等。文中x表征字节号,如DQSx、CKx即表明对应第一个字节的DQS引脚和CK引脚。K值取预设的Kmin至Kmax中的值。
假设内存控制器的第1个字节CK1长度为100毫米,DQS1长度为50毫米,可以得到:CK1的信号传输时间为100毫米/K,DQS1的信号传输时间为50毫米/K。(其中,K表示单位传输时间,单位为:mm/ps)。CK1和DQS1的传输时间差D1=100/K-50/K,单位为ps。据此,第1个字节的内存驱动参数DQS_delay为:DQS_delay=[D1/(1/f)]/N=[(50/K)/(1/f)]/N。其中,f为内存控制器工作频率,N为内存控制的传输延时粒度。
本申请实施例中,为了保证DQSx和DQx的时序关系,DQx的延时驱动参数为3/4×DQSx_delay,使得DQSx和DQx之间的相位保持1/4个周期。据此,第1个字节的内存驱动参数DQ_delay为:3/4×[((50/K)/(1/f))/N]。
在得到一组K值对应的CK时延、DQS时延和DQ时延后,取初始工作频率f1,得到基于f1的CK时延、DQS时延和DQ时延值写入内存控制器中,并对工作频率f1进行内存读写测试。若读写测试通过,则在该工作频率f1的基础上增加一定值,得到工作频率f2,在工作频率f2的基础上,重新在内存控制器中写入基于f2得到的CK时延、DQS时延和DQ时延值,进行下一次对特定的内存地址空间的读写测试。若读写测试通过,则继续在工作频率f2的基础上再增加一定值对特定的内存地址空间的读写测试。不断重复前述步骤,直到工作频率递增到读写测试失败时为止,此时记录得到的最大工作频率fmax。同理,对工作频率f1不断进行递减,以进行内存读写测试,直到读写测试出错时记录下最小边界频率fmin。
将K值、fmax、fmin管理记录下来,并对新的K值重复上述过程。
在获取到Kmin至Kmax内的所有K值对应的fmax、fmin后,确定最大工作频率大于预设第一限制值的K值,并在最大工作频率大于预设第一限制值的K值中,确定最大工作频率与最小工作频率之差(即工作频率范围)最大的K值作为工作性能最优的K值。该K值所对应内存驱动参数即为内存控制器的内存驱动参数。
通过上述方案调试出的内存驱动参数,不仅仅能满足内存的时序基本要求,而且可以调试出更高要求的内存工作频率,内存工作频率的提高可以直接提高内存带宽,提升处理器的整体处理性能和电子设备的专访延时。
此外,本方案对于不支持内存训练算法的内存控制器或FPGA(Field-Programmable Gate Array,即现场可编程门阵列)很有效,对于支持内存训练的控制器,也可以通过关闭内存训练算法后,使用本方案获得最佳的内存驱动参数。本方案只需要设计者录入内存颗粒对应每个字节在PCB上的走线长度,即可快速实现内存驱动参数的自动化调试,节省了人力投入成本。
实施例三:
基于同一发明构思,本申请实施例中还提供内存参数调试装置100。请参阅图3所示,图3示出了采用图1所示的方法的内存参数调试装置。应理解,内存参数调试装置100具体的功能可以参见上文中的描述,为避免重复,此处适当省略详细描述。内存参数调试装置100包括至少一个能以软件或固件的形式存储于存储器中或固化在内存参数调试装置100的操作系统中的软件功能模块。具体地:
参见图3所示,内存参数调试装置100包括:驱动参数计算模块101、边界扫描模块102和驱动参数确定模块103;
驱动参数计算模块101用于针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数;K值是根据预设的理论电气信号单位传播速度确定的电气信号单位传播速度;
边界扫描模块102用于对内存控制器进行内存读写测试,获取在该待测试的K值对应的内存驱动参数下内存控制器的最大工作频率与最小工作频率;
驱动参数确定模块103用于根据各待测试的K值下内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值;工作性能最优的K值所对应内存驱动参数为内存控制器的内存驱动参数。
在本申请实施例的一种可行实施方式中,驱动参数计算模块101具体用于针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差;根据每个字节的CK引脚和DQS引脚的信号传输时间差,得到该待测试的K值下每个字节的内存驱动参数。
在上述可行实施方式中,驱动参数计算模块101具体用于针对每一个待测试的K值,获取预存的各字节的DQS引脚的走线长度与该待测试的K值的商值;商值为每个字节的DQS引脚的信号传输时间;针对每一个待测试的K值,获取预存的各字节的CK引脚的走线长度与该待测试的K值的商值;商值为每个字节的CK引脚的信号传输时间;获取每个字节的CK引脚的信号传输时间与DQS引脚的信号传输时间的差值,得到每个字节的CK引脚和DQS引脚的信号传输时间差。
在上述可行实施方式中,内存驱动参数包括预设的CK时延,以及待确定的DQS时延和DQ时延。驱动参数计算模块101具体用于按照公式DQS_delay=[D1/(1/f)]/N+CK_delay,以及DQ_delay=k×DQS_delay,得到该待测试的K值下每个字节的DQS时延和DQ时延;其中:
DQS_delay为待确定的DQS时延,D1为每个字节的CK引脚和DQS引脚的信号传输时间差,f为内存控制器进行内存读写测试时的工作频率,N为内存控制器的传输延时粒度,CK_delay为预设的CK时延,DQ_delay为待确定的DQ时延,k为预设的比例系数。
在本申请实施例的一种可行实施方式中,驱动参数确定模块103具体用于确定最大工作频率大于预设第一限制值的K值;在最大工作频率大于预设第一限制值的K值中,确定最大工作频率与最小工作频率之差最大的K值作为工作性能最优的K值;
或,确定最大工作频率与最小工作频率之差大于预设第二限制值的K值;在最大工作频率与最小工作频率之差大于预设第二限制值的K值中,确定最大工作频率最大的K值作为工作性能最优的K值。
在本申请实施例的一种可行实施方式中,驱动参数确定模块103具体用于根据各K值下内存控制器的最大工作频率,以及最大工作频率与最小工作频率之差,计算各K值对应的工作性能评分;根据工作性能评分确定出工作性能最优的K值。
在本申请实施例的一种可行实施方式中,边界扫描模块102具体用于在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的内存驱动参数下内存控制器的最大工作频率与最小工作频率。
驱动参数确定模块103具体用于根据不同环境中,各待测试的K值下内存控制器的最大工作频率与最小工作频率,分别确定出不同环境中工作性能最优的K值;以不同环境中工作性能最优的K值的中位数作为最终确认的工作性能最优的K值。
在本申请实施例的一种可行实施方式中,边界扫描模块102具体用于在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的内存驱动参数下内存控制器的最大工作频率与最小工作频率。
驱动参数确定模块103具体用于根据不同环境中各待测试的K值下内存控制器的最大工作频率与最小工作频率,确定出工作性能最优的K值。
在本申请实施例的一种可行实施方式中,参见图4所示,内存参数调试装置100还可以包括内存颗粒走线长度存储模块104。内存颗粒走线长度存储模块104用于存储各字节的DQS引脚和CK引脚的走线长度。驱动参数计算模块101具体用于从内存颗粒走线长度存储模块104中读取各字节的DQS引脚和CK引脚的走线长度。
需要理解的是,出于描述简洁的考量,部分实施例一中描述过的内容在本实施例中不再赘述。
实施例四:
本实施例提供了一种电子设备,参见图5所示,其包括处理器501、存储器502以及通信总线503。其中:
通信总线503用于实现处理器501和存储器502之间的连接通信。
处理器501用于执行存储器502中存储的一个或多个程序,以实现上述实施例一/实施例二中的内存参数调试方法。
可以理解,图5所示的结构仅为示意,电子设备还可包括比图5中所示更多或者更少的组件,或者具有与图5所示不同的配置。例如,电子设备可以为设置有内存控制器以及内存的电子设备,但也可以为能与具有内存控制器和内存的电子设备进行交互,并对该电子设备中的内存控制器进行内存参数调试的其他设备。此外,可以理解的是电子设备可以具有诸如数据通信接口等部件。
本实施例还提供了一种可读存储介质,如软盘、光盘、硬盘、闪存、U盘、SD(SecureDigital Memory Card,安全数码卡)卡、MMC(Multimedia Card,多媒体卡)卡等,在该可读存储介质中存储有实现上述各个步骤的一个或者多个程序,这一个或者多个程序可被一个或者多个处理器执行,以实现上述实施例一/实施例二中的内存参数调试方法。在此不再赘述。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本文中,多个是指两个或两个以上。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种内存参数调试方法,其特征在于,包括:
针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数;所述K值是根据预设的理论电气信号单位传播速度确定的电气信号单位传播速度;
对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值;所述工作性能最优的K值所对应内存驱动参数为所述内存控制器的内存驱动参数。
2.如权利要求1所述的内存参数调试方法,其特征在于,所述针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数包括:
针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差;
根据所述每个字节的CK引脚和DQS引脚的信号传输时间差,得到该待测试的K值下每个字节的内存驱动参数。
3.如权利要求2所述的内存参数调试方法,其特征在于,所述针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,得到该待测试的K值下每个字节的CK引脚和DQS引脚的信号传输时间差包括:
针对每一个待测试的K值,获取预存的各字节的DQS引脚的走线长度与该待测试的K值的商值;所述商值为每个字节的DQS引脚的信号传输时间;
针对每一个待测试的K值,获取预存的各字节的CK引脚的走线长度与该待测试的K值的商值;所述商值为每个字节的CK引脚的信号传输时间;
获取每个字节的CK引脚的信号传输时间与DQS引脚的信号传输时间的差值,得到每个字节的CK引脚和DQS引脚的信号传输时间差。
4.如权利要求2所述的内存参数调试方法,其特征在于,所述内存驱动参数包括预设的CK时延,以及待确定的DQS时延和DQ时延;
所述根据所述每个字节的CK引脚和DQS引脚的信号传输时间差,得到该待测试的K值下每个字节的内存驱动参数包括:
按照公式DQS_delay=[D1/(1/f)]/N+CK_delay,以及DQ_delay=k×DQS_delay,得到该待测试的K值下每个字节的DQS时延和DQ时延;其中:
所述DQS_delay为待确定的DQS时延,D1为每个字节的CK引脚和DQS引脚的信号传输时间差,f为所述内存控制器进行内存读写测试时的工作频率,N为所述内存控制器的传输延时粒度,CK_delay为预设的CK时延,DQ_delay为待确定的DQ时延,k为预设的比例系数。
5.如权利要求1所述的内存参数调试方法,其特征在于,所述根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:
确定最大工作频率大于预设第一限制值的K值;
在所述最大工作频率大于预设第一限制值的K值中,确定所述最大工作频率与最小工作频率之差最大的K值作为工作性能最优的K值;
或,
确定最大工作频率与最小工作频率之差大于预设第二限制值的K值;
在所述最大工作频率与最小工作频率之差大于预设第二限制值的K值中,确定所述最大工作频率最大的K值作为工作性能最优的K值。
6.如权利要求1所述的内存参数调试方法,其特征在于,所述根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:
根据各K值下所述内存控制器的最大工作频率,以及所述最大工作频率与最小工作频率之差,计算各K值对应的工作性能评分;
根据所述工作性能评分确定出工作性能最优的K值。
7.如权利要求1-6任一项所述的内存参数调试方法,其特征在于,所述对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率包括:
在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
对应的,根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:
根据不同环境中,各待测试的K值下所述内存控制器的最大工作频率与最小工作频率,分别确定出不同环境中工作性能最优的K值;
以不同环境中工作性能最优的K值的中位数作为最终确认的工作性能最优的K值。
8.如权利要求1-6任一项所述的内存参数调试方法,其特征在于,所述对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率包括:
在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
对应的,根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值包括:
根据不同环境中各待测试的K值下所述内存控制器的最大工作频率与最小工作频率,确定出工作性能最优的K值。
9.一种内存参数调试装置,其特征在于,包括:驱动参数计算模块、边界扫描模块和驱动参数确定模块;
所述驱动参数计算模块,用于针对每一个待测试的K值,根据预存的各字节的DQS引脚和CK引脚的走线长度,获得该待测试的K值下每个字节的内存驱动参数;所述K值是根据理论电气信号单位传播速度确定的电气信号单位传播速度;
所述边界扫描模块,用于对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
所述驱动参数确定模块,用于根据各待测试的K值下所述内存控制器的最大工作频率与最小工作频率确定出工作性能最优的K值;所述工作性能最优的K值所对应内存驱动参数为所述内存控制器的内存驱动参数。
10.如权利要求9所述的内存参数调试装置,其特征在于,
所述边界扫描模块具体用于,在不同环境中,针对每一个待测试的K值,对内存控制器进行内存读写测试,获取在该待测试的K值对应的所述内存驱动参数下所述内存控制器的最大工作频率与最小工作频率;
所述驱动参数确定模块具体用于,根据不同环境中,各待测试的K值下所述内存控制器的最大工作频率与最小工作频率,分别确定出不同环境中工作性能最优的K值;以不同环境中工作性能最优的K值的中位数作为最终确认的工作性能最优的K值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911244452.3A CN110928736B (zh) | 2019-12-06 | 2019-12-06 | 内存参数调试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911244452.3A CN110928736B (zh) | 2019-12-06 | 2019-12-06 | 内存参数调试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110928736A true CN110928736A (zh) | 2020-03-27 |
CN110928736B CN110928736B (zh) | 2022-07-12 |
Family
ID=69858404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911244452.3A Active CN110928736B (zh) | 2019-12-06 | 2019-12-06 | 内存参数调试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110928736B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115061860A (zh) * | 2022-05-20 | 2022-09-16 | 飞腾信息技术有限公司 | 单路系统内存调试方法、装置及介质 |
WO2022252987A1 (zh) * | 2021-05-31 | 2022-12-08 | 华为技术有限公司 | 一种内存芯片的测试方法及装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359306A (zh) * | 2008-09-26 | 2009-02-04 | 华硕电脑股份有限公司 | 内存调整结果检测方法及其计算机系统 |
US20090307521A1 (en) * | 2008-06-06 | 2009-12-10 | Jung Lee | DDR memory controller |
CN102347081A (zh) * | 2010-07-30 | 2012-02-08 | 联芯科技有限公司 | 用于ddr控制器中dqs延迟的相位校准方法及装置 |
CN108646984A (zh) * | 2018-05-16 | 2018-10-12 | 华为技术有限公司 | 一种dqs位置调整方法和装置 |
CN108874686A (zh) * | 2017-05-08 | 2018-11-23 | 龙芯中科技术有限公司 | 内存参数调节方法、装置及设备 |
CN109960616A (zh) * | 2017-12-22 | 2019-07-02 | 龙芯中科技术有限公司 | 基于处理器的内存参数的调试方法及系统 |
CN110070906A (zh) * | 2019-04-10 | 2019-07-30 | 晶晨半导体(上海)股份有限公司 | 一种存储系统的信号调试方法 |
US20190312800A1 (en) * | 2015-07-27 | 2019-10-10 | Datagrid Systems, Inc. | Method, apparatus and system for real-time optimization of computer-implemented application operations using machine learning techniques |
-
2019
- 2019-12-06 CN CN201911244452.3A patent/CN110928736B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090307521A1 (en) * | 2008-06-06 | 2009-12-10 | Jung Lee | DDR memory controller |
CN101359306A (zh) * | 2008-09-26 | 2009-02-04 | 华硕电脑股份有限公司 | 内存调整结果检测方法及其计算机系统 |
CN102347081A (zh) * | 2010-07-30 | 2012-02-08 | 联芯科技有限公司 | 用于ddr控制器中dqs延迟的相位校准方法及装置 |
US20190312800A1 (en) * | 2015-07-27 | 2019-10-10 | Datagrid Systems, Inc. | Method, apparatus and system for real-time optimization of computer-implemented application operations using machine learning techniques |
CN108874686A (zh) * | 2017-05-08 | 2018-11-23 | 龙芯中科技术有限公司 | 内存参数调节方法、装置及设备 |
CN109960616A (zh) * | 2017-12-22 | 2019-07-02 | 龙芯中科技术有限公司 | 基于处理器的内存参数的调试方法及系统 |
CN108646984A (zh) * | 2018-05-16 | 2018-10-12 | 华为技术有限公司 | 一种dqs位置调整方法和装置 |
CN110070906A (zh) * | 2019-04-10 | 2019-07-30 | 晶晨半导体(上海)股份有限公司 | 一种存储系统的信号调试方法 |
Non-Patent Citations (2)
Title |
---|
叶庆等: "如何有效地在ATE上提高DDR存储器接口测试覆盖率", 《中国集成电路》 * |
闻达等: "基于RTX的虚拟无线电高速数据接口实时性研究", 《科学技术与工程》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022252987A1 (zh) * | 2021-05-31 | 2022-12-08 | 华为技术有限公司 | 一种内存芯片的测试方法及装置 |
CN115061860A (zh) * | 2022-05-20 | 2022-09-16 | 飞腾信息技术有限公司 | 单路系统内存调试方法、装置及介质 |
CN115061860B (zh) * | 2022-05-20 | 2023-08-29 | 飞腾信息技术有限公司 | 单路系统内存调试方法、装置及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN110928736B (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7689879B2 (en) | System and method for on-board timing margin testing of memory modules | |
CN112331253A (zh) | 一种芯片的测试方法、终端和存储介质 | |
US7596730B2 (en) | Test method, test system and assist board | |
CN110928736B (zh) | 内存参数调试方法及装置 | |
US9640278B1 (en) | Testability/manufacturing method to adjust output skew timing | |
US8589717B1 (en) | Serial peripheral interface | |
CN103246588B (zh) | 一种自校验串行总线控制器和自校验串行总线实现方法 | |
US20150318059A1 (en) | Memory tester design for soft error rate (ser) failure analysis | |
US8036874B2 (en) | Software executing device and co-operation method | |
US8751853B2 (en) | Quad-data rate controller and implementing method thereof | |
JP5975811B2 (ja) | 計測した信号トレースデータのインテグリティ・チェック | |
CN117290165A (zh) | 一种芯片测试的方法、系统、装置及存储介质 | |
US20140365809A1 (en) | Semiconductor circuit apparatus and electronic apparatus | |
WO2017152534A1 (zh) | 一种获取ddr odt参数的方法和装置 | |
TWI734150B (zh) | 記憶體介面電路、記憶體儲存裝置及訊號產生方法 | |
US20230342274A1 (en) | Modular test system | |
CN117330942B (zh) | 芯片调试方法及相关装置 | |
CN113849060B (zh) | 存储设备、cpld器件、存储设备的复位方法和存储介质 | |
US20220190844A1 (en) | Method and apparatus to perform cyclic redundancy check training in a memory module | |
JP5888177B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
US20230017161A1 (en) | Method and apparatus to perform training on a data bus between a dynamic random access memory (dram) and a data buffer on a buffered dual in-line memory module | |
US20240021228A1 (en) | Clock multiplexer device, controller, and storage device | |
CN112309445B (zh) | 存储器接口电路、存储器存储装置及信号产生方法 | |
US10192634B2 (en) | Wire order testing method and associated apparatus | |
CN115048251A (zh) | 数据通路延迟值的获取方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |