CN110071110A - 层间介质层的刻蚀方法 - Google Patents
层间介质层的刻蚀方法 Download PDFInfo
- Publication number
- CN110071110A CN110071110A CN201910399028.XA CN201910399028A CN110071110A CN 110071110 A CN110071110 A CN 110071110A CN 201910399028 A CN201910399028 A CN 201910399028A CN 110071110 A CN110071110 A CN 110071110A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- interlayer dielectric
- groove
- layer
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 title claims abstract description 206
- 239000011229 interlayer Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000007667 floating Methods 0.000 claims abstract description 107
- 238000005530 etching Methods 0.000 claims abstract description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 229920000642 polymer Polymers 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000003628 erosive effect Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- 230000008602 contraction Effects 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000006227 byproduct Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种层间介质层的刻蚀方法，包括：在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；在层间介质层上形成图案化的光刻胶层，以光刻胶层为掩模，对层间介质层进行第一次刻蚀，在层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离浮栅多晶硅层处到所述浮栅多晶硅层处收缩；以图案化的光刻胶层为掩模，对层间介质层进行第二次刻蚀，使第一沟槽形成具有第二深度的第二沟槽，第二沟槽沿其深度方向的截面从远离浮栅多晶硅层处到靠近浮栅多晶硅层处收缩；此时，第二沟槽内部沉积有聚合物，第二沟槽底部残留有部分层间介质层；去除聚合物。本发明能够在层间介质层中形成具有预定形貌的沟槽。
Description
技术领域
本发明涉及半导体制造技术领域，尤其是涉及一种层间介质层的刻蚀方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。闪存为一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存己经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比叠栅闪存在擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免"过擦除"等优点，应用尤为广泛。在传统的工艺中，容易出现层间介质层中的用于形成浮栅的沟槽形貌不稳定，且在所述沟槽内形成大量的残留的刻蚀副产物，导致刻蚀中断，不能形成预定形貌的所述沟槽的问题。
发明内容
本发明的目的在于提供一种层间介质层的刻蚀方法，用以解决现有技术中，在层间介质层中无法形成具有预定形貌的沟槽的问题。
为了解决上述问题，本发明通过以下技术方案实现：
一种层间介质层的刻蚀方法，包括：提供一半导体衬底，在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；在所述层间介质层上形成图案化的光刻胶层，所述图案化的光刻胶层形成有第一开口，以所述图案化的光刻胶层为掩模，对所述层间介质层进行第一次刻蚀，在所述层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；以所述图案化的光刻胶层为掩模，对所述层间介质层进行第二次刻蚀，以使所述第一沟槽形成具有第二深度的第二沟槽，所述第二沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽内部沉积有聚合物，所述第二沟槽底部残留有部分所述层间介质层；以及去除所述聚合物。
进一步的，还包括：以所述图案化的光刻胶层为掩模，对所述层间介质层进行第三次刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中；去除所述图案化的光刻胶层。
进一步的，所述第一深度小于第二深度。
进一步的，所述第一深度等于四分之三倍的第二深度。
进一步的，所述第一次刻蚀为干法刻蚀，所述刻蚀气体选自Ar、CF4、CHF3和O2中的一种或多种。
进一步的，所述刻蚀工艺参数包括：压力范围为：50mTorr～100mTorr，电压功率范围为500W～1kW，磁场为0G，CF4的气体流量范围为30sccm～40sccm，CHF3的气体流量范围为15sccm～30sccm，Ar气体流量范围为80sccm～100sccm，O2气体流量范围为2sccm～5sccm，以及刻蚀时间范围为60s～80s。
进一步的，所述第二次刻蚀为干法刻蚀，所述刻蚀气体选自：Ar、CF4、CHF3和O2中的一种或多种。
进一步的，所述第二次刻蚀工艺参数包括：压力范围为50mTorr～100mTorr，电压范围为500W～1kW，磁场为0G，CF4的气体流量范围为40sccm～50sccm，CHF3的气体流量范围为8sccm～20sccm，Ar的气体流量范围为80sccm，O2的气体流量范围为2sccm～5sccm，以及刻蚀时间范围为10s～20s。
进一步的，所述第二沟槽沿其深度方向呈倒梯形。
进一步的，所述第二沟槽的槽底与其侧壁之间的夹角范围在95°～100°之间。
本发明与现有技术相比具有以下优点：
本发明通过采用两步主刻蚀(第一次刻蚀和第二次刻蚀)工艺对所述层间介质层进行刻蚀，第一主刻蚀工艺(第一次刻蚀)用于在所述层间介质层中形成用于形成浮栅结构的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩，即所述第一沟槽底部与侧壁之间具有夹角，其夹角可以为钝角。所述第二主刻蚀工艺(第二次刻蚀)用于形成具有预定形貌的所述第二沟槽的同时，减少所述刻蚀副产物和/或聚合物产生以及沉积。去除所述刻蚀副产物和/或聚合物，为下一步的过刻蚀(第三次刻蚀)做准备。之后采用过刻蚀工艺对所述第二沟槽进行刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中。即使得经过第二主刻蚀步骤后，残留在所述第二沟槽底部的层间介质层的材料完全去除，暴露出所述浮栅浮栅多晶硅层的表面。
进一步的由于通过上述刻蚀工艺所述形成的所述第二沟槽具有预定形貌，即增大了第二沟槽在后续形成浮栅结构时所填充氧化物的填充窗口，从而避免了在第二沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成后续的浮栅结构的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。
附图说明
图1为本发明一实施例的层间介质层的刻蚀方法的流程示意图；
图2a-2d为本发明一实施例的层间介质层的刻蚀方法中的各步骤对应的器件剖面示意图。
具体实施方式
承如背景技术所述，采用现有技术的刻蚀工艺对所述层间介质层进行刻蚀时，容易出现层间介质层中的用于形成浮栅的沟槽形貌不稳定，且在所述沟槽内形成大量的残留的刻蚀副产物，导致刻蚀中断，不能形成预定形貌的所述沟槽的问题。具体的，现有的用于形成分栅式闪存的浮栅结构的工艺步骤中，包括在层间介质层(氮化硅层)形成用于形成所述浮栅的沟槽的工艺，如下：提供一半导体衬底，在所述半导体衬底上依次形成耦合氧化层(浮栅介质层)、浮栅多晶硅层和氮化硅层。采用浮栅光罩光刻、刻蚀所述氮化硅层，刻蚀停止在部分深度的浮栅多晶硅层中，以形成环形的第一凹槽，所述第一凹槽是垂直沟槽，即，所述第一凹槽的开口处形状与其槽底的形状，所述第一凹槽的开口处面积与其槽底的面积相同。在所述第一凹槽中填充氧化物，所述氧化物通过沉积的方式填充所述第一凹槽，并对溢出所述第一凹槽的氧化物进行化学机械平坦化处理，以形成环形的第一氧化层；刻蚀位于所述第一氧化层内侧的氮化硅层和浮栅多晶硅层，以形成第二凹槽，所述第二凹槽暴露出所述耦合氧化层；刻蚀所述第二凹槽侧壁上的第一氧化层，以形成浮栅尖端，所述浮栅尖端与第一氧化层之间形成包裹环状；在所述浮栅尖端上形成第二氧化层，并在所述第二凹槽中形成擦除栅(Erase Gate，EG)，以形成分栅快闪存储器。
发明人研究发现，由于所述第一凹槽是垂直沟槽，即，所述第一凹槽的开口处形状与其槽底的形状相同，所述第一凹槽的开口处面积与其槽底的面积相同。因此，在第一凹槽中填充氧化物时，由于第一凹槽开口处的氧化物沉积速度较第一凹槽其他位置的氧化物沉积速度快，因此，在第一凹槽中很容易出现气泡状孔洞。影响后续制程，还有分栅快闪存储器的性能稳定性和制程稳定性。
发明人还发现，为了形成更好的浮栅尖端，以提高浮栅的擦除效率，在对所述第一凹槽侧壁上的第一氧化层进行刻蚀时，在浮栅尖端下方的耦合氧化层中出现了横向凹陷的问题，该凹陷造成了分栅式闪存的数据保持能力较差。
发明人还发现，为了解决上述问题，现有技术通常采用重聚合物(polymer)气体来改变所述第一凹槽的形貌使其符合预定形貌，但由于采用重聚合物(polymer)气体对所述氮化硅层进行刻蚀时，会导致有大量的刻蚀副产物和/或聚合物沉积在所述第一凹槽内部，导致刻蚀工艺中断，即使增加刻蚀时间，也无法继续对所述第一凹槽进行刻蚀，因此采用上述方法所形成的第一凹槽的形貌不稳定，且得不到具有预设形貌的第一凹槽。
基于上述研究，本发明提供一种层间介质层的刻蚀方法，在所述层间介质层的刻蚀方法中，通过采用两步主刻蚀(main etch,ME)工艺对所述层间介质层进行刻蚀，第一主刻蚀工艺用于在所述层间介质层中形成用于形成浮栅结构的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩，即所述第一沟槽底部与侧壁之间具有夹角，其夹角可以为钝角。所述第二主刻蚀工艺用于形成具有预定形貌的所述第二沟槽的同时，减少所述刻蚀副产物和/或聚合物产生以及沉积。去除所述刻蚀副产物和/或聚合物，为下一步的过刻蚀(Over etch,OE)做准备。之后采用过刻蚀工艺对所述第二沟槽进行刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中。即使得经过第二主刻蚀步骤后，残留(residue)在所述第二沟槽底部的层间介质层的材料完全去除，暴露出所述浮栅浮栅多晶硅层的表面。
进一步的由于通过上述刻蚀工艺所述形成的所述第二沟槽具有预定形貌，即增大了第二沟槽在后续形成浮栅结构时所填充氧化物的填充窗口，从而避免了在第二沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成后续的浮栅结构的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。
如图1所示，本实施例一种层间介质层的刻蚀方法，包括：
步骤S1、提供一半导体衬底，在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层。
步骤S2、在所述层间介质层上形成图案化的光刻胶层，所述图案化的光刻胶层形成有第一开口，以所述图案化的光刻胶层为掩模，对所述层间介质层进行第一次刻蚀，在所述层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩。
步骤S3、以所述图案化的光刻胶层为掩模，对所述层间介质层进行第二次刻蚀，以使所述第一沟槽形成具有第二深度的第二沟槽，所述第二沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽内部沉积有聚合物，所述第二沟槽底部残留有部分所述层间介质层；去除所述聚合物。
步骤S4、以所述图案化的光刻胶层为掩模，对所述层间介质层进行第三次刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中；去除所述图案化的光刻胶层。
其中，在所述层间介质层的刻蚀方法中，通过采用两步主刻蚀(第一次刻蚀和第二次刻蚀)工艺对所述层间介质层进行刻蚀，第一主刻蚀工艺(第一次刻蚀)用于在所述层间介质层中形成用于形成浮栅结构的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩，即所述第一沟槽底部与侧壁之间具有夹角，其夹角可以为钝角。所述第二主刻蚀工艺(第二次刻蚀)用于形成具有预定形貌的所述第二沟槽的同时，减少所述刻蚀副产物和/或聚合物产生以及沉积。去除所述刻蚀副产物和/或聚合物，为下一步的过刻蚀(第三次刻蚀)做准备。之后采用过刻蚀工艺对所述第二沟槽进行刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中。即使得经过第二主刻蚀步骤后，残留在所述第二沟槽底部的层间介质层的材料完全去除，暴露出所述浮栅浮栅多晶硅层的表面。
进一步的由于通过上述刻蚀工艺所述形成的所述第二沟槽具有预定形貌，即增大了第二沟槽在后续形成浮栅结构时所填充氧化物的填充窗口，从而避免了在第二沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成后续的浮栅结构的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。
具体请参阅图2a～2d，其中示意出了层间介质层的刻蚀方法中的各步骤对应的器件剖面示意图。
如图2a所示，提供一半导体衬底100，在半导体衬底100上依次形成有浮栅介质层200、浮栅多晶硅层300和层间介质层400。
具体的，首先，提供一半导体衬底100，所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。接着，在所述半导体衬底100上采用低压化学气相沉积、原子层沉积、热氧化或分子束外延等方法在所述半导体衬底100的表面上形成(浮栅介质层)耦合氧化层200，并采用化学气相沉积或者原子层沉积等工艺在所述浮栅介质层200上形成浮栅多晶硅层300，所述浮栅介质层200的材料包括但不限于二氧化硅，优选的为二氧化硅，有利于增加层与层之间的界面粘附性，所述浮栅介质层200用于隔离所述半导体衬底100和浮栅多晶硅层300，其厚度可以根据具体的工艺需求进行变换，所述浮栅多晶硅层300用于形成浮栅(FG)，能够俘获或失去电子，从而能够使最终形成的快闪存储器具有存储以及擦除的功能，其厚度可以根据工艺需求而定。接着，采用化学气相沉积工艺或物理气相沉积工艺等在所述浮栅多晶硅层300上沉积层间介质层400。所述其他层间介质层400的材料可以为氧化硅、氮化硅、氮氧化硅、低k介质、超低k介质中的一种或几种组合。在本实施例中，所述层间介质层400优选为氮化硅，该材料利于制造，成本相对较低。
如图2b所示，在所述层间介质层400上形成图案化的光刻胶层500，所述图案化的光刻胶层500形成有第一开口，以所述图案化的光刻胶层500为掩模，对所述层间介质层400进行第一次刻蚀，在所述层间介质层400内形成具有第一深度的第一沟槽410，所述第一沟槽410沿其深度方向的截面从远离所述浮栅多晶硅层300处到靠近所述浮栅多晶硅层300处收缩。
具体的，形成所述图案化的光刻胶层包括：可以在所述层间介质层400上涂覆光刻胶薄膜(图中未示出)，并采用浮栅光罩(FG mask)进行曝光、显影等处理以在所述层间介质层400上形成所述图案化的光刻胶层500。为了提高光刻工艺的关键尺寸均一性，可以在所述图案化的光刻胶层500和所述层间介质层400之间形成底部抗反射层(BARC)。
所述第一次刻蚀为干法刻蚀，所述刻蚀气体选自：Ar、CF4、CHF3和O2中的一种或多种；所述第一次刻蚀的工艺参数为：压力50mTorr～100mTorr，电压功率范围例如为500W～1kW，磁场为0G，CF4的气体流量范围例如为30sccm～40sccm，CHF3的气体流量范围例如为15sccm～30sccm，Ar的气体流量范围例如为80sccm～100sccm，O2的气体流量范围例如为2sccm～5sccm，刻蚀时间范围例如为60s～80s。采用此工艺参数对所属氮化硅层进行刻蚀，有利于形成收缩的浮栅氮化硅层结构，为下一步工艺制程提供条件。
如图2c所示，以所述图案化的光刻胶层500为掩模，对所述层间介质层400进行第二次刻蚀，以使所述第一沟槽410变成具有第二深度的第二沟槽410’，所述第二沟槽410’沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽410’内部沉积有聚合物(图中未示出)，所述第二沟槽410’底部残留有部分所述层间介质层(图中未示出)；去除所述聚合物。
具体的，所述第二次刻蚀为干法刻蚀，所述刻蚀气体选自：Ar、CF4、CHF3和O2中的一种或多种；所述第二次刻蚀的工艺参数为：压力范围例如为50mTorr～100mTorr，电压功率范围例如为500W～1kW，磁场例如为0G，CF4气体流量范围例如为40sccm～50sccm，CHF3气体流量范围例如为8sccm～20sccm，Ar的气体流量范围例如为80sccm～100sccm，O2气体流量范围例如为2sccm～5sccm，刻蚀时间范围例如为10s～20s。采用此刻蚀方法可以减少产生的聚合物，从而减少沉积在所述第二沟槽410’内的聚合物。
所述去除所述聚合物采用氧气清洁(treatment)工艺，即通过在刻蚀工艺所使用的刻蚀腔体内通入氧气并施加电压，使得氧气与所述聚合物进行反应生成低分子量气体，并引出所述刻蚀腔体外部，完成所述去除聚合物的过程。在本实施例中，所述氧气清洁工艺中的电压的电压功率范围例如为200W～400W。
通过去除所述聚合物的步骤，使得由于聚合物的存在，导致的所述第二沟槽410’底部所残留的氮化硅层(层间介质层)暴露出来。为下一步进行过刻蚀工艺做好准备。
步骤S4、以所述图案化的光刻胶层500为掩模，对所述层间介质层400进行第三次刻蚀(过刻蚀)，以使所述第二沟槽410’的底部形成在部分深度的所述浮栅多晶硅层300中；去除所述图案化的光刻胶层500。
具体的，在本实施例中，所述第三次刻蚀为干法刻蚀，所述刻蚀气体选自：Ar,CH3F,O2；所述第三次刻蚀的工艺参数为：压力范围例如为50mTorr～100mTorr，电压功率范围例如为100W～300W，磁场例如为10G，Ar气体流量范围例如为40sccm～80sccm，CH3F气体流量范围例如为30sccm～50sccm，O2气体流量范围例如为5sccm～20sccm,刻蚀时间范围例如为40s～80s。经过此过程，完全去除了所述第二沟槽410’底部所残留的氮化硅层(层间介质层)。并且形成了具有预定形貌的所述第二沟槽410’。
所述过刻蚀工艺会去除厚度范围为40埃～50埃的所述浮栅多晶硅层300，用以确保将所述残留的氮化硅层完全去除。
所述去除所述图案化的光刻胶层500的方法可以采用灰化工艺多次去除部分的光刻胶，以调整所述开口的宽度，具体地，可以通过氧气等与光刻胶中的碳、氢、氧、氮元素进行反应，生成二氧化碳、水、氮气等挥发性物质排出，以将光刻胶去除。
所述所述第二沟槽410’的槽底与其侧壁之间的夹角α的范围在95°～100°之间。即所述第二沟槽410’的侧壁与所述浮栅多晶硅层的平面夹角为80°～85°。所述第二沟槽沿其深度方向呈倒梯形。由于通过上述刻蚀工艺所述形成的所述第二沟槽具有预定形貌，即增大了第二沟槽在后续形成浮栅结构时所填充氧化物的填充窗口，从而避免了在第二沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。
综上所述，本发明所述的层间介质层的刻蚀方法，通过采用两步主刻蚀(第一次刻蚀和第二次刻蚀)工艺对所述层间介质层进行刻蚀，第一主刻蚀工艺(第一次刻蚀)用于在所述层间介质层中形成用于形成浮栅结构的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩，即所述第一沟槽底部与侧壁之间具有夹角，其夹角可以为钝角。所述第二主刻蚀工艺(第二次刻蚀)用于形成具有预定形貌的所述第二沟槽的同时，减少所述刻蚀副产物和/或聚合物产生以及沉积。去除所述刻蚀副产物和/或聚合物，为下一步的过刻蚀(第三次刻蚀)做准备。之后采用过刻蚀工艺对所述第二沟槽进行刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中。即使得经过第二主刻蚀步骤后，残留在所述第二沟槽底部的层间介质层的材料完全去除，暴露出所述浮栅浮栅多晶硅层的表面。
进一步的由于通过上述刻蚀工艺所述形成的所述第二沟槽具有预定形貌，即增大了第二沟槽在后续形成浮栅结构时所填充氧化物的填充窗口，从而避免了在第二沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成后续的浮栅结构的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种层间介质层的刻蚀方法，其特征在于，包括：
提供一半导体衬底，在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；
在所述层间介质层上形成图案化的光刻胶层，所述图案化的光刻胶层形成有第一开口，以所述图案化的光刻胶层为掩模，对所述层间介质层进行第一次刻蚀，在所述层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；以及
以所述图案化的光刻胶层为掩模，对所述层间介质层进行第二次刻蚀，以使所述第一沟槽形成具有第二深度的第二沟槽，所述第二沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽内部沉积有聚合物，所述第二沟槽底部残留有部分所述层间介质层；去除所述聚合物。
2.如权利要求1所述的层间介质层的刻蚀方法，其特征在于，还包括：
以所述图案化的光刻胶层为掩模，对所述层间介质层进行第三次刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中；去除所述图案化的光刻胶层。
3.如权利要求1所述的层间介质层的刻蚀方法，其特征在于，所述第一深度小于第二深度。
4.如权利要求3所述的层间介质层的刻蚀方法，其特征在于，所述第一深度等于四分之三倍的第二深度。
5.如权利要求4所述的层间介质层的刻蚀方法，其特征在于，所述第一次刻蚀为干法刻蚀，所述刻蚀气体选自Ar、CF4、CHF3和O2中的一种或多种。
6.如权利要求5所述的层间介质层的刻蚀方法，其特征在于，所述刻蚀工艺参数包括：压力范围为：50mTorr～100mTorr，电压功率范围为500W～1kW，磁场为0G，CF4的气体流量范围为30sccm～40sccm，CHF3的气体流量范围为15sccm～30sccm，Ar气体流量范围为80sccm～100sccm，O2气体流量范围为2sccm～5sccm，以及刻蚀时间范围为60s～80s。
7.如权利要求1或6所述的层间介质层的刻蚀方法，其特征在于，所述第二次刻蚀为干法刻蚀，所述刻蚀气体选自：Ar、CF4、CHF3和O2中的一种或多种。
8.如权利要求7所述的层间介质层的刻蚀方法，其特征在于，所述第二次刻蚀工艺参数包括：压力范围为50mTorr～100mTorr，电压范围为500W～1kW，磁场为0G，CF4的气体流量范围为40sccm～50sccm，CHF3的气体流量范围为8sccm～20sccm，Ar的气体流量范围为80sccm～100sccm，O2的气体流量范围为2sccm～5sccm，以及刻蚀时间范围为10s～20s。
9.如权利要求8所述的层间介质层的刻蚀方法，其特征在于，
所述第二沟槽沿其深度方向呈倒梯形。
10.如权利要求9所述的层间介质层的刻蚀方法，其特征在于，所述第二沟槽的槽底与其侧壁之间的夹角为95°～100°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910399028.XA CN110071110A (zh) | 2019-05-14 | 2019-05-14 | 层间介质层的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910399028.XA CN110071110A (zh) | 2019-05-14 | 2019-05-14 | 层间介质层的刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110071110A true CN110071110A (zh) | 2019-07-30 |
Family
ID=67370747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910399028.XA Pending CN110071110A (zh) | 2019-05-14 | 2019-05-14 | 层间介质层的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110071110A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839795A (zh) * | 2014-03-06 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 浮栅的制作方法和浮栅晶体管的制作方法 |
| CN104217985A (zh) * | 2013-05-31 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和浅沟槽的制作方法 |
| CN105489480A (zh) * | 2014-09-16 | 2016-04-13 | 中芯国际集成电路制造(上海)有限公司 | 采用双重图形化技术形成栅极的方法 |
| CN108573974A (zh) * | 2017-03-14 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
-
2019
- 2019-05-14 CN CN201910399028.XA patent/CN110071110A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104217985A (zh) * | 2013-05-31 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和浅沟槽的制作方法 |
| CN103839795A (zh) * | 2014-03-06 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 浮栅的制作方法和浮栅晶体管的制作方法 |
| CN105489480A (zh) * | 2014-09-16 | 2016-04-13 | 中芯国际集成电路制造(上海)有限公司 | 采用双重图形化技术形成栅极的方法 |
| CN108573974A (zh) * | 2017-03-14 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105679713B (zh) | 闪存器件的制造方法 | |
| CN106206451B (zh) | 分栅式闪存器件制造方法 | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| CN106783866B (zh) | 闪存器件的制造方法 | |
| CN105448841B (zh) | 半导体结构的形成方法 | |
| CN104124137B (zh) | 半导体器件的形成方法 | |
| CN105336622B (zh) | 半浮栅器件及其形成方法 | |
| CN109545790A (zh) | 三维存储器的沟道孔的形成方法 | |
| CN105590859B (zh) | 半导体结构及其形成方法 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| CN104979295B (zh) | 嵌入式分栅闪存器件的制造方法 | |
| CN106206596B (zh) | 分栅式闪存器件制造方法 | |
| CN108573974A (zh) | 存储器及其形成方法 | |
| CN107204339B (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN107039447B (zh) | 存储单元及其形成方法 | |
| CN105140389A (zh) | 一种三轴磁传感器的制造方法 | |
| CN106684031A (zh) | 半导体结构的制造方法 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| CN105990121B (zh) | 掺杂多晶硅层的形成方法以及半导体器件的形成方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN104517890A (zh) | 快闪存储器的浅沟槽隔离结构的形成方法 | |
| CN105140229B (zh) | 一种闪存器件的制造方法 | |
| CN105655341B (zh) | 半导体器件的形成方法 | |
| CN110071110A (zh) | 层间介质层的刻蚀方法 | |
| CN110010610A (zh) | 分栅快闪存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190730 |