CN110018789B - 动态适配NAND的Tr和Tprom时间的方法、装置及存储介质 - Google Patents

动态适配NAND的Tr和Tprom时间的方法、装置及存储介质 Download PDF

Info

Publication number
CN110018789B
CN110018789B CN201910232073.6A CN201910232073A CN110018789B CN 110018789 B CN110018789 B CN 110018789B CN 201910232073 A CN201910232073 A CN 201910232073A CN 110018789 B CN110018789 B CN 110018789B
Authority
CN
China
Prior art keywords
time
read
write
nand
adaptation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910232073.6A
Other languages
English (en)
Other versions
CN110018789A (zh
Inventor
马越
冯元元
周晨杰
周强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN201910232073.6A priority Critical patent/CN110018789B/zh
Publication of CN110018789A publication Critical patent/CN110018789A/zh
Application granted granted Critical
Publication of CN110018789B publication Critical patent/CN110018789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种动态适配NAND的Tr和Tprom时间的方法、装置及存储介质，方法包括：下发读写描述符；通过定时器统计对应的读写时间；判断读写操作是否正常完成；若未正常完成，则动态计算适配时间，并将适配时间配置到等待寄存器；若正常完成，计算读写时间与基准值的偏差是否满足要求；在满足要求时，执行下发读写描述符步骤；在不满足要求时，则动态计算适配时间，并将适配时间配置到等待寄存器。本方案通过获取实际的读写时间，然后更加准确的动态适配NAND的Tr和Tprom时间，使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变，而导致的SSD读写性能下降的情况，提高了NAND的利用率，有效提升了SSD的读写性能。

Description

动态适配NAND的Tr和Tprom时间的方法、装置及存储介质
技术领域
本发明涉及到固态硬盘数据读写领域，特别是涉及到一种动态适配NAND的Tr和Tprom时间的方法、装置及存储介质。
背景技术
NAND是一种非易失性存储技术，即断电后仍能保存数据。NAND分为两个部分，一部分为cache缓存寄存器，另一部分为存储单元。当需要写入或读出数据时，都需要将数据先放入cache缓存寄存器中，再搬入NAND中。
因为NAND本身的特性，Tr和Tprom时间可能会根据环境因素改变而改变，设定特定的适配时间并不能实时适配。当设定的适配时间大于Tr或Tprom时间很多时，会影响SSD读写周期时间，从而影响SSD性能。当设定的适配时间小于Tr或Tprom时间时，容易产生查询不到NAND状态的情况，严重时会导致数据传输错误。
现有的技术方案是获取到NAND的Tr和Tprom时间后，再通过软件手动配置硬件等待NAND的Tr和Tprom时间，以达到适配的效果。但是，通过软件手动适配NAND的Tr和Tprom时间存在着许多安全隐患，且操作过于复杂。
因此，有必要根据实际的Tr和Tprom时间来动态调整适配时间，保证固态硬盘读写性能。
发明内容
为了解决上述现有技术的缺陷，本发明的目的是提供一种动态适配NAND的Tr和Tprom时间的方法、装置及存储介质，动态适配Tr和Tprom时间，提升固态硬盘的读写效率。
为达到上述目的，本发明的技术方案是：
本发明提出来一种固态硬盘动态适配NAND Tr和Tprom时间的方法，其特征在于，包括以下步骤：
下发读写描述符；
通过定时器统计对应的读写时间；
判断读写操作是否正常完成；
若未正常完成，则动态计算适配时间，并将适配时间配置到等待寄存器；
若正常完成，计算读写时间与基准值的偏差是否满足要求；
在满足要求时，执行下发读写描述符步骤；
在不满足要求时，则动态计算适配时间，并将适配时间配置到等待寄存器。
进一步地，所述动态计算适配时间，并将适配时间配置到等待寄存器步骤，包括，
获取定时器实时统计的读写时间；
将读写时间作为适配时间，并将适配时间配置到等待寄存器中。
进一步地，所述通过定时器统计对应的读写时间步骤，包括，
在发送读写描述符的同时，开始定时器计时；
在读写描述符触发NFC的R/B中断时，停止定时器计时，得到读写时间。
进一步地，所述计算读写时间与基准值的偏差是否满足要求步骤，包括，
将获取到的读写时间与基准值相减得到实际偏差值；
将实际偏差值与预设偏差范围相比较，确定偏差是否满足要求。
本发明还提出一种固态硬盘动态适配NAND Tr和Tprom时间的装置，包括，
下发单元，用于下发读写描述符；
计时单元，用于通过定时器统计对应的读写时间；
完成判断单元，用于判断读写操作是否正常完成；
动态适配单元，在读写操作未正常完成时，用于动态计算适配时间，并将适配时间配置到等待寄存器；
偏差判断单元，用于若读写操作正常完成，计算读写时间与基准值的偏差是否满足要求，在满足要求时，执行下发单元；在不满足要求时，执行动态适配单元。
进一步地，所述动态适配单元包括时间获取模块和时间适配模块，
所述时间获取模块，用于获取定时器实时统计的读写时间；
所述时间适配模块，用于将读写时间作为适配时间，并将适配时间配置到等待寄存器中。
进一步地，所述计时单元包括开始计时模块和停止计时模块，
所述开始计时模块，用于在发送读写描述符的同时，开始定时器计时；
所述停止计时模块，用于在读写描述符触发NFC的R/B中断时，停止定时器计时，得到读写时间。
进一步地，所述偏差判断单元包括偏差计算模块和偏差比较模块，
所述偏差计算模块，用于将获取到的读写时间与基准值相减得到实际偏差值；
所述偏差比较模块，用于将实际偏差值与预设偏差范围相比较，确定偏差是否满足要求。
本发明还提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上任一项所述的动态适配NAND的Tr和Tprom时间的方法。
本发明还提出了一种固态硬盘动态适配NAND Tr和Tprom时间的系统，包括服务器，人工智能设备；其中，所述服务器包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的用于实现如上任一项所述的动态适配NAND的Tr和Tprom时间的方法的程序。
本发明的有益效果是：本方案通过获取实际的读写时间，然后更加准确的动态适配NAND的Tr和Tprom时间，使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变，而导致的SSD读写性能下降的情况，提高了NAND的利用率，有效提升了SSD的读写性能。
附图说明
图1为NAND的结构原理图；
图2为NAND的Tprom时间产生原理图；
图3为NAND的Tr时间产生原理图；
图4为本发明一实施例一种动态适配NAND的Tr和Tprom时间的方法的方法流程图；
图5为本发明通过定时器统计对应的读写时间步骤的具体流程图；
图6为本发明动态计算适配时间，并将适配时间配置到等待寄存器步骤的具体流程图；
图7为本发明计算读写时间与基准值的偏差是否满足要求步骤的具体流程图；
图8为本发明另一实施例一种动态适配NAND的Tr和Tprom时间的装置的结构原理框图；
图9为本发明一种计时单元的结构原理框图；
图10为本发明一种动态适配单元的结构原理框图；
图11为本发明一种偏差判断单元的结构原理框图。
具体实施方式
为阐述本发明的思想及目的，下面将结合附图和具体实施例对本发明做进一步的说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后等)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
如无特别说明，本文中的“/”代表含义为“或”。
NAND闪存是一种非易失性存储技术，即断电后仍能保存数据。
R/B：Ready/Busy，中文解释为：就绪/忙。
参照图1-7，本发明一具体实施例提出了一种动态适配NAND的Tr和Tprom时间的方法，包括以下步骤：
S10、下发读写描述符；
S20、通过定时器统计对应的读写时间；
S30、判断读写操作是否正常完成；
若未正常完成，则执行S40、动态计算适配时间，并将适配时间配置到等待寄存器；
若正常完成，则执行S50、计算读写时间与基准值的偏差是否满足要求；
在满足要求时，重复执行步骤S10；
在不满足要求时，则执行步骤S40。
具体的，NAND结构如图1所示，NAND分为2部分，一部分为cache缓存寄存器，另一部分为存储单元。当需要写入或读出数据时，都需要先将数据先放入cache缓存寄存器中，再搬入NAND中或从cache缓存寄存器读取。
具体的，Tprom时间就是数据从cache缓存寄存器到NAND存储单元的内部写入时间。Tprom时间产生如图2所示，当有数据需要写入NAND时，通过命令序列告知NAND需要进行Program操作，并将需要写入NAND数据准备好，放入NAND的cache中，再经过Tprom后，NAND自行从cache中将数据搬移到存储单元中。
具体的，Tr时间就是从NAND存储单元的内部读出到cache寄存器的读取时间。Tr时间产生如图3所示，当有数据需要写入NAND时，通过命令序列告知NAND需要进行Read操作，并将需要的NAND数据准备好，经过Tr时间后，放入NAND的cache中，外部单元再从cache中读取数据。
由于NAND的特性，Tr和Tprom时间可能会根据环境因素改变而改变，设定特定的等待时间(适配时间)并不能实时适配，当设定的等待时间大于Tr或Tprom时间很多时，会影响SSD读写周期时间，从而影响SSD性能。当设定的等待时间小于Tr或Tprom时间时，容易产生查询不到NAND状态的情况，严重时会导致数据传输错误。
对于步骤S10和S20，通过定时器，在下发描述符的时候进行计时，同时NAND进行读/写操作，当描述符下发时NFC会触发NFC的R/B(READY/BUSY)的中断，在触发中断后停止计时，得到的时间为读写时间，读写时间用来适配Tr和Tprom时间恰为合适。
参考图5，步骤S20包括以下步骤：
S21、在发送读写描述符的同时，开始定时器计时；
S22、在读写描述符触发NFC的R/B中断时，停止定时器计时，得到读写时间。
对于步骤S21和S22，NFC全称为Nand flash controller，用于操控NAND颗粒，下发读写描述符用于控制NAND进行数据的读写，在下发读写描述符的同时，考试定时器的计时，在读写描述符触发NFC的R/B中断时，停止定时器计时，将该时间差作为读写时间，用于后续动态调整适配时间存放在等待寄存器中。
对于步骤S30-S50，通过判断读写操作是否完成来进一步判断是否需要调整适配时间，如果读写操作正常完成，则可对适配时间进行调整也可不进行调整，需要通过步骤S50，进一步判断读写时间与基准值的偏差大小，根据偏差大小来确定是否需要进行调整，而在读写未正常完成时，则直接动态计算适配时间，并将适配时间配置到等待寄存器，其中适配时间根据获取到的读写时间来确定，可以跟随NAND的数据实际读写时间来动态调整，快速将适配时间调整到与NAND的Tr和Tprom时间相适配，提高SSD读写性能，同时保证SSD读写稳定性。
参考图6，步骤40，包括以下步骤：
S41、获取定时器实时统计的读写时间；
S42、将读写时间作为适配时间，并将适配时间配置到等待寄存器中。
对于步骤S41-S42，通过定时器计时获取实际读取时间，再根据实际读写时间来动态调整适配时间，也就是将读写时间作为适配时间配置到等待寄存器中，保证固态硬盘中NAND数据读写的连续性和高效性。
参考图7，步骤S50，包括以下步骤：
S51、将获取到的读写时间与基准值相减得到实际偏差值；
S52、将实际偏差值与预设偏差范围相比较，确定偏差是否满足要求。
对于步骤S51-S52，在判定读写操作正常完成后，再将通过定时器统计到的读写时间与基准值进行比较，具体是计算出读写时间与基准值的偏差值，再将偏差值与预设偏差范围进行比较，如果偏差值落在预设偏差范围内，则代表偏差符合要求，如果偏差值不在预设偏差范围内，则代表偏差不符合要求。当偏差符合要求时，重复进行数据读写也就是重复执行步骤S10，当偏差不符合要求时，则需要执行步骤S40，动态计算新的适配时间，以保证数据读写的高效进行。
本方案通过获取实际的读写时间，然后更加准确的动态适配NAND的Tr和Tprom时间，使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变，而导致的SSD读写性能下降的情况，提高了NAND的利用率，有效提升了SSD的读写性能。
参考图8-11，本发明还提出一种盘动态适配NAND的Tr和Tprom时间的装置，包括，
下发单元10，用于下发读写描述符；
计时单元20，用于通过定时器统计对应的读写时间；
完成判断单元30，用于判断读写操作是否正常完成；
动态适配单元40，在读写操作未正常完成时，用于动态计算适配时间，并将适配时间配置到等待寄存器；
偏差判断单元50，用于若读写操作正常完成，计算读写时间与基准值的偏差是否满足要求，在满足要求时，执行下发单元10；在不满足要求时，执行动态适配单元40。
具体的，NAND结构如图1所示，NAND分为2部分，一部分为cache缓存寄存器，另一部分为存储单元。当需要写入或读出数据时，都需要先将数据先放入cache缓存寄存器中，再搬入NAND中或从cache缓存寄存器读取。
具体的，Tprom时间就是数据从cache缓存寄存器到NAND存储单元的内部写入时间。Tprom时间产生如图2所示，当有数据需要写入NAND时，通过命令序列告知NAND需要进行Program操作，并将需要写入NAND数据准备好，放入NAND的cache中，再经过Tprom后，NAND自行从cache中将数据搬移到存储单元中。
具体的，Tr时间就是从NAND存储单元的内部读出到cache寄存器的读取时间。Tr时间产生如图3所示，当有数据需要写入NAND时，通过命令序列告知NAND需要进行Read操作，并将需要的NAND数据准备好，经过Tr时间后，放入NAND的cache中，外部单元再从cache中读取数据。
由于NAND的特性，Tr和Tprom时间可能会根据环境因素改变而改变，设定特定的等待时间(适配时间)并不能实时适配，当设定的等待时间大于Tr或Tprom时间很多时，会影响SSD读写周期时间，从而影响SSD性能。当设定的等待时间小于Tr或Tprom时间时，容易产生查询不到NAND状态的情况，严重时会导致数据传输错误。
对于下发单元10和计时单元20，通过定时器，在下发描述符的时候进行计时，同时NAND进行读/写操作，当描述符下发时NFC会触发NFC的R/B(READY/BUSY)的中断，在触发中断后停止计时，得到的时间为读写时间，读写时间用来适配Tr和Tprom时间恰为合适。
参考图9，计时单元20包括开始计时模块21和停止计时模块22。
开始计时模块21，用于在发送读写描述符的同时，开始定时器计时；
停止计时模块22，用于在读写描述符触发NFC的R/B中断时，停止定时器计时，得到读写时间。
对于开始计时模块21和停止计时模块22，NFC全称为Nand flash controller，用于操控NAND颗粒，下发读写描述符用于控制NAND进行数据的读写，在下发读写描述符的同时，考试定时器的计时，在读写描述符触发NFC的R/B中断时，停止定时器计时，将该时间差作为读写时间，用于后续动态调整适配时间存放在等待寄存器中。
对于完成判断单元30、动态适配单元40和偏差判断单元50，通过判断读写操作是否完成来进一步判断是否需要调整适配时间，如果读写操作正常完成，则可对适配时间进行调整也可不进行调整，需要通过步骤S50，进一步判断读写时间与基准值的偏差大小，根据偏差大小来确定是否需要进行调整，而在读写未正常完成时，则直接动态计算适配时间，并将适配时间配置到等待寄存器，其中适配时间根据获取到的读写时间来确定，可以跟随NAND的数据实际读写时间来动态调整，快速将适配时间调整到与NAND的Tr和Tprom时间相适配，提高SSD读写性能，同时保证SSD读写稳定性。
参考图10，动态适配单元40包括时间获取模块41和时间适配模块42。
时间获取模块41，用于获取定时器实时统计的读写时间；
时间适配模块42，用于将读写时间作为适配时间，并将适配时间配置到等待寄存器中。
对于获取模块41和时间适配模块42，通过定时器计时获取实际读取时间，再根据实际读写时间来动态调整适配时间，也就是将读写时间作为适配时间配置到等待寄存器中，保证固态硬盘中NAND数据读写的连续性和高效性。
参考图11，偏差判断单元50包括偏差计算模块51和偏差比较模块52。
偏差计算模块51，用于将获取到的读写时间与基准值相减得到实际偏差值；
偏差比较模块52，用于将实际偏差值与预设偏差范围相比较，确定偏差是否满足要求。
对于偏差计算模块51和偏差比较模块52，在判定读写操作正常完成后，再将通过定时器统计到的读写时间与基准值进行比较，具体是计算出读写时间与基准值的偏差值，再将偏差值与预设偏差范围进行比较，如果偏差值落在预设偏差范围内，则代表偏差符合要求，如果偏差值不在预设偏差范围内，则代表偏差不符合要求。当偏差符合要求时，重复进行数据读写也就是重复执行步骤S10，当偏差不符合要求时，则需要执行步骤S40，动态计算新的适配时间，以保证数据读写的高效进行。
本方案通过获取实际的读写时间，然后更加准确的动态适配NAND的Tr和Tprom时间，使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变，而导致的SSD读写性能下降的情况，提高了NAND的利用率，有效提升了SSD的读写性能。
本发明还提出了一种固态硬盘动态适配NAND的Tr和Tprom时间的系统，包括服务器，人工智能设备；其中，所述服务器包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的用于实现如上所述的动态适配NAND的Tr和Tprom时间的方法的程序。存储器可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其它类型的静态存储设备，随机存取存储器(random access memory，RAM))或者可存储信息和指令的其它类型的动态存储设备，也可以是电可擦可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其它光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其它磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质，但不限于此。存储器可以是独立存在，通过通信总线与处理器相连接。存储器也可以和处理器集成在一起。
本发明还提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述的动态适配NAND的Tr和Tprom时间的方法。所述存储介质可以是前述服务器的内部存储单元，例如服务器的硬盘或内存。所述存储介质也可以是所述设备的外部存储设备，例如所述设备上配备的插接式硬盘，智能存储卡(Smart MediaCard,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储介质还可以既包括所述设备的内部存储单元也包括外部存储设备。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种动态适配NAND的Tr和Tprom时间的方法，其特征在于，包括以下步骤：
下发读写描述符；
通过定时器统计对应的读写时间；
判断读写操作是否正常完成；
若未正常完成，则动态计算适配时间，并将适配时间配置到等待寄存器；
若正常完成，计算读写时间与基准值的偏差是否满足要求；
在满足要求时，执行下发读写描述符步骤；
在不满足要求时，则动态计算适配时间，并将适配时间配置到等待寄存器；
所述动态计算适配时间，并将适配时间配置到等待寄存器步骤，包括，
获取定时器实时统计的读写时间；
将读写时间作为适配时间，并将适配时间配置到等待寄存器中；
所述Tr时间是指数据从NAND存储单元的内部读出到cache寄存器的读取时间，所述Tprom时间是指数据从cache缓存寄存器到NAND存储单元的内部写入时间。
2.如权利要求1所述的动态适配NAND的Tr和Tprom时间的方法，其特征在于，所述通过定时器统计对应的读写时间步骤，包括，
在发送读写描述符的同时，开始定时器计时；
在读写描述符触发NFC的R/B中断时，停止定时器计时，得到读写时间。
3.如权利要求1所述的动态适配NAND的Tr和Tprom时间的方法，其特征在于，所述计算读写时间与基准值的偏差是否满足要求步骤，包括，
将获取到的读写时间与基准值相减得到实际偏差值；
将实际偏差值与预设偏差范围相比较，确定偏差是否满足要求。
4.一种动态适配NAND的Tr和Tprom时间的装置，其特征在于，包括，
下发单元，用于下发读写描述符；
计时单元，用于通过定时器统计对应的读写时间；
完成判断单元，用于判断读写操作是否正常完成；
动态适配单元，在读写操作未正常完成时，用于动态计算适配时间，并将适配时间配置到等待寄存器；
偏差判断单元，用于若读写操作正常完成，计算读写时间与基准值的偏差是否满足要求，在满足要求时，执行下发单元；在不满足要求时，执行动态适配单元；
所述动态适配单元包括时间获取模块和时间适配模块，
所述时间获取模块，用于获取定时器实时统计的读写时间；
所述时间适配模块，用于将读写时间作为适配时间，并将适配时间配置到等待寄存器中。
5.如权利要求4所述的动态适配NAND的Tr和Tprom时间的装置，其特征在于，所述计时单元包括开始计时模块和停止计时模块，
所述开始计时模块，用于在发送读写描述符的同时，开始定时器计时；
所述停止计时模块，用于在读写描述符触发NFC的R/B中断时，停止定时器计时，得到读写时间。
6.如权利要求4所述的动态适配NAND的Tr和Tprom时间的装置，其特征在于，所述偏差判断单元包括偏差计算模块和偏差比较模块，
所述偏差计算模块，用于将获取到的读写时间与基准值相减得到实际偏差值；
所述偏差比较模块，用于将实际偏差值与预设偏差范围相比较，确定偏差是否满足要求。
7.一种非临时性计算机可读存储介质，其特征在于，其上存储有计算机程序，该程序被处理器执行时实现如权利要求1-3中任一项所述的动态适配NAND的Tr和Tprom时间的方法。
8.一种固态硬盘动态适配NAND Tr和Tprom时间的系统，其特征在于，包括服务器，人工智能设备；其中，所述服务器包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的用于实现如权利要求1-3中任一项所述的动态适配NAND的Tr和Tprom时间的方法的程序。
CN201910232073.6A 2019-03-26 2019-03-26 动态适配NAND的Tr和Tprom时间的方法、装置及存储介质 Active CN110018789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910232073.6A CN110018789B (zh) 2019-03-26 2019-03-26 动态适配NAND的Tr和Tprom时间的方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910232073.6A CN110018789B (zh) 2019-03-26 2019-03-26 动态适配NAND的Tr和Tprom时间的方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN110018789A CN110018789A (zh) 2019-07-16
CN110018789B true CN110018789B (zh) 2022-03-25

Family

ID=67190000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910232073.6A Active CN110018789B (zh) 2019-03-26 2019-03-26 动态适配NAND的Tr和Tprom时间的方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN110018789B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443151A (zh) * 2022-01-14 2022-05-06 山东云海国创云计算装备产业创新中心有限公司 一种轮询方法、装置及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695199A (zh) * 2002-08-29 2005-11-09 微米技术有限公司 在高速dram中设置和补偿读取等待时间的方法和设备
JP2006119830A (ja) * 2004-10-20 2006-05-11 Sony Corp 記憶装置、データ処理システムおよび記憶制御方法
CN101067968A (zh) * 2007-04-29 2007-11-07 北京中星微电子有限公司 一种自适应控制闪存接口读写速度的装置和方法
CN107548079A (zh) * 2016-06-23 2018-01-05 联芯科技有限公司 定时器时长的动态调整方法、终端设备、无线通信系统
CN107704489A (zh) * 2017-08-21 2018-02-16 北京小米移动软件有限公司 读写超时的处理方法、装置及计算机可读存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695199A (zh) * 2002-08-29 2005-11-09 微米技术有限公司 在高速dram中设置和补偿读取等待时间的方法和设备
JP2006119830A (ja) * 2004-10-20 2006-05-11 Sony Corp 記憶装置、データ処理システムおよび記憶制御方法
CN101067968A (zh) * 2007-04-29 2007-11-07 北京中星微电子有限公司 一种自适应控制闪存接口读写速度的装置和方法
CN107548079A (zh) * 2016-06-23 2018-01-05 联芯科技有限公司 定时器时长的动态调整方法、终端设备、无线通信系统
CN107704489A (zh) * 2017-08-21 2018-02-16 北京小米移动软件有限公司 读写超时的处理方法、装置及计算机可读存储介质

Also Published As

Publication number Publication date
CN110018789A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
EP2763047A2 (en) Method and system for reducing write latency in a data storage system by using a command-push model
US9052835B1 (en) Abort function for storage devices by using a poison bit flag wherein a command for indicating which command should be aborted
CN102270144A (zh) 嵌入式网络设备及其更新固件的方法
CN105378642A (zh) 用于高性能和低成本的闪存转换层的系统和方法
US20150287024A1 (en) Processing method for failing to read data from non-contact ic card and device for implementing the method
CN105677511B (zh) 一种降低同步开销的数据写入方法和装置
US9529536B2 (en) Semiconductor memory device, memory system including the same, and operating method thereof
CN110018789B (zh) 动态适配NAND的Tr和Tprom时间的方法、装置及存储介质
US10146623B2 (en) Indicating rebuild state of storage devices
US9747114B2 (en) Information processing apparatus, boot up method, and computer-readable storage medium storing boot up program
CN103679850B (zh) 一种总线记录仪
CN108198582B (zh) 一种NAND Flash控制方法、装置及SSD
US20140032977A1 (en) Managing operation performance
CN105264608B (zh) 存储数据的方法、内存控制器和中央处理器
CN106844234B (zh) 数据写入方法及装置、双活系统
WO2020224218A1 (zh) 基于hbase的数据写入方法、系统、装置及可读存储介质
CN103294606A (zh) 一种分配内存及检测内存溢出的方法和装置
US20140095825A1 (en) Semiconductor device and operating method thereof
CN106557385B (zh) 数据快照方法和存储设备
CN107766385B (zh) 一种转换虚拟磁盘文件格式的方法与设备
CN109299018B (zh) 一种Flash存储器中历史数据的读取方法及装置
CN109725939A (zh) 一种芯片启动方法、芯片和计算机可读存储介质
CN105205017A (zh) 一种基于pcie ssd的存储控制器
CN111857599A (zh) 一种数据读写方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant