CN109991841B - 飞行控制计算系统及控制信号输出方法、装置和存储介质 - Google Patents

飞行控制计算系统及控制信号输出方法、装置和存储介质 Download PDF

Info

Publication number
CN109991841B
CN109991841B CN201910239275.3A CN201910239275A CN109991841B CN 109991841 B CN109991841 B CN 109991841B CN 201910239275 A CN201910239275 A CN 201910239275A CN 109991841 B CN109991841 B CN 109991841B
Authority
CN
China
Prior art keywords
redundancy
valid
determined
invalid
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910239275.3A
Other languages
English (en)
Other versions
CN109991841A (zh
Inventor
袁豪放
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Lianfei Intelligent Equipment Research Institute Co ltd
Original Assignee
Xi'an Lianfei Intelligent Equipment Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Lianfei Intelligent Equipment Research Institute Co ltd filed Critical Xi'an Lianfei Intelligent Equipment Research Institute Co ltd
Priority to CN201910239275.3A priority Critical patent/CN109991841B/zh
Publication of CN109991841A publication Critical patent/CN109991841A/zh
Application granted granted Critical
Publication of CN109991841B publication Critical patent/CN109991841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明实施例提供了一种飞行控制计算系统及控制信号输出方法、装置和存储介质，其中，飞行控制计算系统，可以包括：第一余度和第二余度；第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，第二余度包括第二CPU和第二可编程逻辑阵列；第一可编程逻辑阵列和第二可编程逻辑阵列，用于根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，目标余度向外部部件输出控制信号，目标余度为第一余度或第二余度。如此，能够提高飞机控制计算系统的兼容性。

Description

飞行控制计算系统及控制信号输出方法、装置和存储介质
技术领域
本发明涉及飞行控制技术领域，特别是涉及一种飞行控制计算系统及控制信号输出方法、装置和存储介质。
背景技术
飞行控制系统，也可以简称为飞控系统，主要包括传感器、中央处理单元(CentralProcessing Unit，CPU)、舵机控制器和伺服舵机等部件，通过这些部件实现对飞机控制舵面的控制。现有比较常见的飞控系统主要为单通道飞控系统，所谓的单通道指的是飞控系统中传感器、CPU、舵机控制器和伺服舵机均是单个配置，如图1所示。单通道飞控系统虽然结构简单，但是所有部件都是单个配置，导致系统信号流只有一个通道，一旦该通道上的任何一个节点出现故障，将导致整个飞控系统无法正常工作，甚至造成无人机“炸机”。
为了提高飞控系统的可靠性，可以使用双余度飞控系统。其中，双余度指的是飞控系统的每个功能由两个相同或相似的部件实现，双余度也可以理解为双通道。当通道上的一个部件发生故障，双余度飞控系统可以自动使用另一个有相同功能的部件实现该功能，如此不会造成整个飞控系统的瘫痪。一种双余度飞控系统如图2所示，包括传感器#1，传感器#2，CPU#1和CPU2组成的双余度飞控计算机，舵机控制器#1，舵机控制器#2，伺服舵机#1，伺服舵机#2，力矩综合机构。其中，双余度飞控计算机也可以称之为飞机控制计算系统，是飞控系统中的核心部分，飞机控制计算系统获取传感器发送的信息，并根据该信息确定控制信号，将控制信号发送给外部部件如舵机控制器，使得舵机控制器根据该控制信号对飞机控制舵面进行控制。
现有的双余度飞控系统中，飞机控制计算系统向舵机控制器发送控制信号的过程中，组成飞机控制计算系统的两个CPU分别向舵机控制器发送控制信号，一个舵机控制器需要通过两个接口分别接收两个CPU分别发送的控制信号，但是已有的舵机控制器中，一般都是单通道产品，即一般只提供一个接口用于接收信号，如此，使得飞机控制计算系统的兼容性较差。
发明内容
本发明实施例的目的在于提供一种飞行控制计算系统及控制信号输出方法、装置和存储介质，以提高飞机控制计算系统的兼容性。具体技术方案如下：
第一方面，本发明实施例提供了一种飞行控制计算系统，包括：第一余度和第二余度；所述第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，所述第二余度包括第二CPU和第二可编程逻辑阵列；
所述第一可编程逻辑阵列和所述第二可编程逻辑阵列，用于根据所述第一余度和所述第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度向所述外部部件输出所述控制信号，所述目标余度为所述第一余度或所述第二余度。
可选的，所述第一可编程逻辑阵列，用于当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；
所述第二可编程逻辑阵列，用于当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。
可选的，所述第一可编程逻辑阵列，用于当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；
所述第二可编程逻辑阵列，用于当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。
可选的，所述第一可编程逻辑阵列，用于在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效，在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；并当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；
所述第二可编程逻辑阵列，用于在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效，在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；并当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的。
可选的，所述第一余度和所述第二余度还分别包括RS422总线驱动模块。
第二方面，本发明实施例提供了一种飞控系统，包括：如第一方面所述的飞行控制计算系统，以及第一传感器，第二传感器，第一舵机控制器，第二舵机控制器，第一伺服舵机和第二伺服舵机。
第三方面，本发明实施例提供了一种飞行控制计算系统中控制信号的输出方法，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，所述方法包括：
根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度为所述第一余度或所述第二余度，其中，所述第一余度包括第一中央处理单元CPU和所述第一可编程逻辑阵列，所述第二余度包括第二CPU和所述第二可编程逻辑阵列；
通过所述目标余度输出所述控制信号。
可选的，所述根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，包括：
所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；
所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。
可选的，所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度，包括：
所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；
所述当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度，包括：
当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；
所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度，包括：
所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；
所述当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度，包括：
当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。
可选的，所述第一可编程逻辑阵列确定所述第一余度有效的步骤，包括：
在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效；
所述第一可编程逻辑阵列确定所述第一余度无效的步骤，包括：
在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；
所述第一可编程逻辑阵列确定所述第二余度有效的步骤，包括：
当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；
所述第一可编程逻辑阵列确定所述第二余度无效的步骤，包括：
当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效；
所述第二可编程逻辑阵列确定所述第二余度有效的步骤，包括：
在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效；
所述第二可编程逻辑阵列确定所述第二余度无效的步骤，包括：
在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；
所述第二可编程逻辑阵列确定所述第一余度有效的步骤，包括：
当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的；
所述第二可编程逻辑阵列确定所述第一余度无效的步骤，包括：
当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效。
第四方面，本发明实施例提供了一种飞行控制计算系统中控制信号的输出装置，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，所述装置包括：
确定模块，用于根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度为所述第一余度或所述第二余度，其中，所述第一余度包括第一中央处理单元CPU和所述第一可编程逻辑阵列，所述第二余度包括第二CPU和所述第二可编程逻辑阵列；
输出模块，用于通过所述目标余度输出所述控制信号。
可选的，所述确定模块，具体用于所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。
可选的，所述确定模块，具体用于所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。
可选的，所述确定模块，具体用于在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效；在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的；当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效。
第五方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第三方面所述的方法步骤。
本发明实施例提供的飞行控制计算系统及控制信号输出方法、装置和存储介质中，可以包括：第一余度和第二余度；第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，第二余度包括第二CPU和第二可编程逻辑阵列。第一可编程逻辑阵列和第二可编程逻辑阵列，用于根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，目标余度向外部部件输出控制信号，目标余度为第一余度或第二余度。本发明实施例中，确定出目标余度即第一余度或第二余度后，飞行控制计算系统中第一余度或第二余度向外部部件输出控制信号，如此，外部部件仅需要一个接口与一个余度连通以接收控制信号，使得与已有的单通道的外部部件能够兼容，能够提高飞机控制计算系统的兼容性。且能够充分利用已有产品，无需对外部部件进行改进，降低飞行控制计算系统应用于飞控系统的研制成本。当然，实施本发明的任一产品或方法必不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中单通道飞控系统的结构示意图；
图2为现有技术中双余度飞控系统的结构示意图；
图3为本发明实施例提供的飞行控制计算系统的结构示意图；
图4为本发明实施例中控制余度输出接通和关闭的流程示意图；
图5为本发明实施例提供的一种具体的飞行控制计算系统的结构示意图；
图6(a)为本发明实施例提供的一种飞控系统的结构示意图；
图6(b)为本发明实施例提供的一种双余度飞控系统的结构示意图；
图7为本发明实施例提供的控制信号的输出方法的流程图；
图8为本发明实施例提供的控制信号的输出装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种飞行控制计算系统，如图3所示，可以包括：第一余度和第二余度；第一余度包括第一中央处理单元CPU301和第一可编程逻辑阵列302，第二余度包括第二CPU303和第二可编程逻辑阵列304。
第一可编程逻辑阵列302和第二可编程逻辑阵列304，用于根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，目标余度向外部部件输出控制信号，目标余度为第一余度或第二余度。
为了防止两个余度的输出信号互相影响，在同一时刻连接到同一个外部部件的两个余度中只有一个能够接通输出，另外一个必须处于关闭状态，即为了使外部部件通过一个接口接收飞行控制计算系统输出的控制信号。本发明实施例中确定第一余度和第二余度中的一个为目标余度。
一种可选的实施例中，第一可编程逻辑阵列302当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，确定第一余度为目标余度。具体地，第一可编程逻辑阵列302当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，控制第一余度的输出接通。
第一可编程逻辑阵列302当确定第一余度无效且第二余度有效时，确定第二余度为目标余度。具体地，第一可编程逻辑阵列302当确定第一余度无效且第二余度有效时，控制第一余度输出的关闭。
其中，本发明实施例中第一余度和第二余度之间通过一组信号线实时地进行余度有效性信号的交叉传输。具体地，第一余度中第一可编程逻辑阵列302将指示第一余度是否有效的第一余度有效性信号传输给第二余度中的第二可编程逻辑阵列304，如此，第二可编程逻辑阵列304可直接根据第一余度有效性信号确定第一余度是否有效。第二余度中的第一可编程逻辑阵列304将指示第二余度是否有效的第二余度有效性信号传输给第一余度中的第一可编程逻辑阵列302。如此，第一可编程逻辑阵列302可直接根据第二余度有效性信号确定第二余度是否有效。具体地，第一余度和第二余度分别通过第一可编程逻辑阵列302和第二可编程逻辑阵列304，利用看门狗电路有效性、CPU自监控有效性和电源有效性的“与”逻辑判断本余度，即分别判断第一余度和第二余度是否有效。
第一可编程逻辑阵列302确定第一余度是否有效可以包括：在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定第一余度有效。在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定第一余度无效。
第一可编程逻辑阵列302确定第二余度是否有效可以包括：当第二余度有效性信号指示第二余度有效时，确定第二余度有效，当第二余度有效性信号指示第二余度无效时，确定第二余度无效，其中，第二余度有效性信号是从第二可编程逻辑阵列接收的。
第二可编程逻辑阵列304当确定第二余度有效且第一余度无效时，确定第二余度为目标余度。具体地，第二可编程逻辑阵列304于当确定第二余度有效且第一余度无效时，控制第二余度的输出接通。
第二可编程逻辑阵列304当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，确定第一余度为目标余度。具体地，第二可编程逻辑阵列304当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，控制第二余度的输出关闭。
其中，第二可编程逻辑阵列304确定第二余度是否有效可以包括：第二可编程逻辑阵列304在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定第二余度有效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定第二余度无效。
第二可编程逻辑阵列304确定第一余度是否有效可以包括：当第一余度有效性信号指示第一余度有效时，确定第一余度有效，当第一余度有效性信号指示第一余度无效时，确定第一余度无效，其中，第一余度有效性信号是从第一可编程逻辑阵列接收的。
本发明实施例中，确定出目标余度即第一余度或第二余度后，飞行控制计算系统中第一余度或第二余度向外部部件输出控制信号，如此，外部部件仅需要一个接口与一个余度连通以接收控制信号，使得与已有的单通道的外部部件能够兼容，能够提高飞机控制计算系统的兼容性。且能够充分利用已有产品，无需对外部部件进行改进，降低飞行控制计算系统应用于飞控系统的研制成本。
双余度飞控系统的飞行控制计算系统中的两个余度采用的是“主-备”工作方式。一种实施例中，如图4所示，第一余度为#1余度，第二余度为#1余度，#1余度包括FPGA(FieldProgrammable Gate Array，可编程逻辑阵列)#1，#2余度包括FPGA#2。
#1余度具有较高的优先级，可以理解为主余度。当#1余度有效或者两个余度都故障时，其中，两个余度都故障，即确定两个余度均无效，都通过#1余度输出控制信号，即确定#1余度为目标余度，控制第一余度的输出接通，第二余度的输出关闭；只有当#1余度无效且#2余度有效时，才由#2余度输出控制信号，即确定#2余度为目标余度，控制第二余度的输出接通，第一余度的输出关闭。
具体地，两个余度分别对应的两个FPGA实现了对应余度输出的接通和关闭，可以包括以下几种情况：
(1)当本余度为#1余度时，如果本余度有效，则FPGA#1接通本余度的控制指令输出信号，即FPGA#1控制#1余度的输出接通，通过#1余度输出控制信号，如控制指令。
(2)当本余度为#1余度时，如果本余度无效且#2余度也无效，则FPGA#1接通本余度的控制指令输出信号，即FPGA#1控制#1余度的输出接通，至少保证有一个余度处于接通状态。
(3)当本余度为#1余度时，如果本余度无效但#2余度有效，则FPGA#1关闭本余度的控制指令输出信号，即FPGA#1控制#1余度的输出关闭，通过#2余度输出控制指令。
(4)当本余度为#2余度时，如果本余度无效，则FPGA#2关闭本余度的控制指令输出信号，即FPGA#2控制#2余度的输出关闭，通过#1余度输出控制指令。
(5)当本余度为#2余度时，如果本余度有效且#1余度有效，则FPGA#2关闭本余度的控制指令输出信号，即FPGA#2控制#2余度的输出关闭，通过#1余度输出控制指令。
(6)当本余度为#2余度时，如果本余度有效但#1余度无效，则FPGA#2接通本余度的指令输出信号，即FPGA#2控制#2余度的输出接通，通过#2余度输出控制指令。
本发明实施例中，使所有接收控制信号的外部部件不需要改变原来的设计结构和接口，只需保持单通道飞控系统中的连接方式，通过一组信号线与飞行控制计算系统，如飞控计算机相连即可接收到两个余度中CPU的控制指令。
当本余度关闭输出后，FPGA输出为高阻态，两个余度的输出不会互相影响。因此连接到外部部件的信号线类型可以包含多种，例如总线、模拟量输出、离散量输出和脉冲宽度调制(Pulse Width Modulation，PWM)等。
一种可选的实施例中，飞行控制计算系统中第一余度和第二余度还分别包括RS422总线驱动模块，如此，飞行控制计算系统通过RS422总线与舵机控制器实现双向通信。
以RS422总线接口和舵机控制器为例，双余度飞控系统中飞行控制计算系统，如双余度飞控计算机通过RS422总线与舵机控制器实现双向通信。如图5所示，该双余度飞控计算机中包括第一余度和第二余度，其中，第一余度包括CPU#1，FPGA#1，以及与FPGA#1相连的RS422总线驱动模块，第二余度包括CPU#2，FPGA#2，以及与FPGA#2相连的RS422总线驱动模块。如此，双余度飞控计算机通过RS422总线与舵机控制器#1通信，具体地，将CPU#1或CPU#2输出的控制信号传输至舵机控制器#1。其中，RS422总线包括4根信号线，发送正(TX+)，发送负(TX-)，接收正(RX+)，接收负(RX-)。
飞行控制计算系统是飞控系统中的一部分，对应于上述实施例提供的飞行控制计算系统，本发明一种实施例中，还提供了一种包括上述实施例中飞行控制计算系统的飞控系统，具体地可以包括飞行控制计算系统，以及第一传感器，第二传感器，第一舵机控制器，第二舵机控制器，第一伺服舵机和第二伺服舵机。如图6(a)所示。
一种可选的实施例中，如图6(b)所示，飞控系统为双余度飞控系统，飞行控制计算系统也可以称为双余度飞控计算机。双余度飞控计算机中包括第一CPU：CPU#1，第二CPU：CPU#2，第一可编程逻辑阵列：FPGA#1，第二可编程逻辑阵列：FPGA#2。双余度飞控系统除包括该双余度飞控计算机，还包括第一传感器：传感器#1，第二传感器：传感器#2，第一舵机控制器：舵机控制器#1，第二舵机控制器：舵机控制器#2，第一伺服舵机：伺服舵机#1和第二伺服舵机：伺服舵机#2。舵机控制器#1和舵机控制器#2可以分别接收双余度飞控计算机输出的控制信号，进而分别对伺服舵机#1和伺服舵机#2进行控制，使得伺服舵机#1和伺服舵机#2的输出通过力矩综合机构后，实现对飞机控制舵面的控制。
本发明实施例中，各个余度的FPGA通过使用简单的余度有效性判断和“接通-关闭”逻辑，判断各自余度的输出权，使两个余度的输出信号线可以合二为一，可以通过一根信号线连接到外部部件上，与传统的双余度飞控系统相比，与连接同一个外部部件的信号线节省了一组，使得本发明实施例中双余度飞控系统可以兼容更多的货架飞控部件产品，如单通道传感器、伺服控制器、飞参记录仪、吊舱等外部设备等，且在获得双余度飞控系统高可靠性的同时，降低系统的复杂度，并且可以使用市场现成的货架产品，降低整个系统的研制成本。
对应于上述实施例提供的飞行控制计算系统，本发明实施例还提供了一种飞行控制计算系统中控制信号的输出方法，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，如图7所示，包括：
S701，根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，目标余度为第一余度或第二余度。
其中，第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，第二余度包括第二CPU和第二可编程逻辑阵列。
S702，通过目标余度输出控制信号。
本发明实施例中，确定出目标余度即第一余度或第二余度后，飞行控制计算系统中第一余度或第二余度向外部部件输出控制信号，如此，外部部件仅需要一个接口与一个余度连通以接收控制信号，使得与已有的单通道的外部部件能够兼容，能够提高飞机控制计算系统的兼容性。且能够充分利用已有产品，无需对外部部件进行改进，降低飞行控制计算系统应用于飞控系统的研制成本。
可选的，根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，包括：
第一可编程逻辑阵列当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，确定第一余度为目标余度；当确定第一余度无效且第二余度有效时，确定第二余度为目标余度；
第二可编程逻辑阵列当确定第二余度有效且第一余度无效时，确定第二余度为目标余度；当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，确定第一余度为目标余度。
可选的，第一可编程逻辑阵列当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，确定第一余度为目标余度，包括：
第一可编程逻辑阵列当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，控制第一余度的输出接通；
当确定第一余度无效且第二余度有效时，确定第二余度为目标余度，包括：
当确定第一余度无效且第二余度有效时，控制第一余度输出的关闭；
第二可编程逻辑阵列当确定第二余度有效且第一余度无效时，确定第二余度为目标余度，包括：
第二可编程逻辑阵列当确定第二余度有效且第一余度无效时，控制第二余度的输出接通；
当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，确定第一余度为目标余度，包括：
当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，控制第二余度的输出关闭。
可选的，第一可编程逻辑阵列确定第一余度有效的步骤，包括：
在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定第一余度有效；
第一可编程逻辑阵列确定第一余度无效的步骤，包括：
在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定第一余度无效；
第一可编程逻辑阵列确定第二余度有效的步骤，包括：
当第二余度有效性信号指示第二余度有效时，确定第二余度有效，其中，第二余度有效性信号是从第二可编程逻辑阵列接收的；
第一可编程逻辑阵列确定第二余度无效的步骤，包括：
当第二余度有效性信号指示第二余度无效时，确定第二余度无效；
第二可编程逻辑阵列确定第二余度有效的步骤，包括：
在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定第二余度有效；
第二可编程逻辑阵列确定第二余度无效的步骤，包括：
在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定第二余度无效；
第二可编程逻辑阵列确定第一余度有效的步骤，包括：
当第一余度有效性信号指示第一余度有效时，确定第一余度有效，其中，第一余度有效性信号是从第一可编程逻辑阵列接收的；
第二可编程逻辑阵列确定第一余度无效的步骤，包括：
当第一余度有效性信号指示第一余度无效时，确定第一余度无效。
对应于上述实施例提供的控制信号的输出方法，本发明实施例还提供了一种飞行控制计算系统中控制信号的输出装置，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，如图8所示，可以包括：
确定模块801，用于根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，目标余度为第一余度或第二余度，其中，第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，第二余度包括第二CPU和第二可编程逻辑阵列；
输出模块802，用于通过目标余度输出控制信号。
本发明实施例中，确定出目标余度即第一余度或第二余度后，飞行控制计算系统中第一余度或第二余度向外部部件输出控制信号，如此，外部部件仅需要一个接口与一个余度连通以接收控制信号，使得与已有的单通道的外部部件能够兼容，能够提高飞机控制计算系统的兼容性。且能够充分利用已有产品，无需对外部部件进行改进，降低飞行控制计算系统应用于飞控系统的研制成本。
可选的，确定模块801，具体用于第一可编程逻辑阵列当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，确定第一余度为目标余度；当确定第一余度无效且第二余度有效时，确定第二余度为目标余度；第二可编程逻辑阵列当确定第二余度有效且第一余度无效时，确定第二余度为目标余度；当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，确定第一余度为目标余度。
可选的，确定模块801，具体用于第一可编程逻辑阵列当确定第一余度有效时，或当确定第一余度无效且第二余度无效时，控制第一余度的输出接通；当确定第一余度无效且第二余度有效时，控制第一余度输出的关闭；第二可编程逻辑阵列当确定第二余度有效且第一余度无效时，控制第二余度的输出接通；当确定第二余度无效时，或当确定第二余度有效且第一余度有效时，控制第二余度的输出关闭。
可选的，确定模块801，具体用于在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定第一余度有效；在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定第一余度无效；当第二余度有效性信号指示第二余度有效时，确定第二余度有效，其中，第二余度有效性信号是从第二可编程逻辑阵列接收的；当第二余度有效性信号指示第二余度无效时，确定第二余度无效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定第二余度有效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定第二余度无效；当第一余度有效性信号指示第一余度有效时，确定第一余度有效，其中，第一余度有效性信号是从第一可编程逻辑阵列接收的；当第一余度有效性信号指示第一余度无效时，确定第一余度无效。
本发明实施例盖还提供了一种计算机可读存储介质，计算机可读存储介质内存储有计算机程序，计算机程序被处理器执行时实现上述实施例中控制信号的输出方法的方法步骤。
本发明实施例中，确定出目标余度即第一余度或第二余度后，飞行控制计算系统中第一余度或第二余度向外部部件输出控制信号，如此，外部部件仅需要一个接口与一个余度连通以接收控制信号，使得与已有的单通道的外部部件能够兼容，能够提高飞机控制计算系统的兼容性。且能够充分利用已有产品，无需对外部部件进行改进，降低飞行控制计算系统应用于飞控系统的研制成本。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法、装置、存储介质实施例而言，由于其基本相似于系统实施例，所以描述的比较简单，相关之处参见系统实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (12)

1.一种飞行控制计算系统，其特征在于，包括：第一余度和第二余度；所述第一余度包括第一中央处理单元CPU和第一可编程逻辑阵列，所述第二余度包括第二CPU和第二可编程逻辑阵列；
所述第一可编程逻辑阵列和所述第二可编程逻辑阵列，用于根据所述第一余度和所述第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度向所述外部部件输出所述控制信号，所述目标余度为所述第一余度或所述第二余度；
所述第一可编程逻辑阵列，用于当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；
所述第二可编程逻辑阵列，用于当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。
2.根据权利要求1所述的飞行控制计算系统，其特征在于，所述第一可编程逻辑阵列，用于当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；
所述第二可编程逻辑阵列，用于当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。
3.根据权利要求2所述的飞行控制计算系统，其特征在于，所述第一可编程逻辑阵列，用于在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效，在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；并当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；
所述第二可编程逻辑阵列，用于在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效，在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；并当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的。
4.根据权利要求1至3任一项所述的飞行控制计算系统，其特征在于，所述第一余度和所述第二余度还分别包括RS422总线驱动模块。
5.一种飞控系统，其特征在于，包括：如权利要求1至4任一项所述的飞行控制计算系统，以及第一传感器，第二传感器，第一舵机控制器，第二舵机控制器，第一伺服舵机和第二伺服舵机。
6.一种飞行控制计算系统中控制信号的输出方法，其特征在于，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，所述方法包括：
根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度为所述第一余度或所述第二余度，其中，所述第一余度包括第一中央处理单元CPU和所述第一可编程逻辑阵列，所述第二余度包括第二CPU和所述第二可编程逻辑阵列；
通过所述目标余度输出所述控制信号；
所述根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，包括：
所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；
所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。
7.根据权利要求6所述的方法，其特征在于，所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度，包括：
所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；
所述当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度，包括：
当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；
所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度，包括：
所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；
所述当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度，包括：
当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。
8.根据权利要求7所述的方法，其特征在于，所述第一可编程逻辑阵列确定所述第一余度有效的步骤，包括：
在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效；
所述第一可编程逻辑阵列确定所述第一余度无效的步骤，包括：
在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；
所述第一可编程逻辑阵列确定所述第二余度有效的步骤，包括：
当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；
所述第一可编程逻辑阵列确定所述第二余度无效的步骤，包括：
当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效；
所述第二可编程逻辑阵列确定所述第二余度有效的步骤，包括：
在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效；
所述第二可编程逻辑阵列确定所述第二余度无效的步骤，包括：
在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；
所述第二可编程逻辑阵列确定所述第一余度有效的步骤，包括：
当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的；
所述第二可编程逻辑阵列确定所述第一余度无效的步骤，包括：
当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效。
9.一种飞行控制计算系统中控制信号的输出装置，其特征在于，应用于第一可编程逻辑阵列和第二可编程逻辑阵列，所述装置包括：
确定模块，用于根据第一余度和第二余度是否有效，确定向外部部件输出控制信号的目标余度，所述目标余度为所述第一余度或所述第二余度，其中，所述第一余度包括第一中央处理单元CPU和所述第一可编程逻辑阵列，所述第二余度包括第二CPU和所述第二可编程逻辑阵列；
输出模块，用于通过所述目标余度输出所述控制信号；
所述确定模块，具体用于所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，确定所述第一余度为所述目标余度；当确定所述第一余度无效且所述第二余度有效时，确定所述第二余度为所述目标余度；所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，确定所述第二余度为所述目标余度；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，确定所述第一余度为目标余度。
10.根据权利要求9所述的装置，其特征在于，所述确定模块，具体用于所述第一可编程逻辑阵列当确定所述第一余度有效时，或当确定所述第一余度无效且所述第二余度无效时，控制所述第一余度的输出接通；当确定所述第一余度无效且所述第二余度有效时，控制所述第一余度输出的关闭；所述第二可编程逻辑阵列当确定所述第二余度有效且所述第一余度无效时，控制所述第二余度的输出接通；当确定所述第二余度无效时，或当确定所述第二余度有效且所述第一余度有效时，控制所述第二余度的输出关闭。
11.根据权利要求10所述的装置，其特征在于，所述确定模块，具体用于在确定第一CPU中看门狗电路有效、第一CPU自监控有效且第一CPU的电源有效时，确定所述第一余度有效；在确定第一CPU中看门狗电路有效、第一CPU自监控有效和第一CPU的电源有效中至少有一个不满足时，确定所述第一余度无效；当第二余度有效性信号指示所述第二余度有效时，确定所述第二余度有效，其中，所述第二余度有效性信号是从所述第二可编程逻辑阵列接收的；当所述第二余度有效性信号指示所述第二余度无效时，确定所述第二余度无效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效且第二CPU的电源有效时，确定所述第二余度有效；在确定第二CPU中看门狗电路有效、第二CPU自监控有效和第二CPU的电源有效中至少有一个不满足时，确定所述第二余度无效；当第一余度有效性信号指示所述第一余度有效时，确定所述第一余度有效，其中，所述第一余度有效性信号是从所述第一可编程逻辑阵列接收的；当所述第一余度有效性信号指示所述第一余度无效时，确定所述第一余度无效。
12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求6-8任一所述的方法步骤。
CN201910239275.3A 2019-03-27 2019-03-27 飞行控制计算系统及控制信号输出方法、装置和存储介质 Active CN109991841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910239275.3A CN109991841B (zh) 2019-03-27 2019-03-27 飞行控制计算系统及控制信号输出方法、装置和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910239275.3A CN109991841B (zh) 2019-03-27 2019-03-27 飞行控制计算系统及控制信号输出方法、装置和存储介质

Publications (2)

Publication Number Publication Date
CN109991841A CN109991841A (zh) 2019-07-09
CN109991841B true CN109991841B (zh) 2022-04-05

Family

ID=67131678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910239275.3A Active CN109991841B (zh) 2019-03-27 2019-03-27 飞行控制计算系统及控制信号输出方法、装置和存储介质

Country Status (1)

Country Link
CN (1) CN109991841B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442073B (zh) * 2019-08-30 2020-07-10 四川腾盾科技有限公司 一种多余度飞机管理计算机mio板通道故障逻辑判断方法
CN111142444A (zh) * 2019-12-31 2020-05-12 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于dsp和cpld的三冗余运载火箭时序控制器
CN112389639B (zh) * 2020-11-10 2022-03-22 中国船舶重工集团公司第七一六研究所 一种270v双余度大功率电动舵机
CN112558461B (zh) * 2021-02-25 2021-05-14 四川腾盾科技有限公司 一种多余度无人机飞机管理计算机输出信号表决方法
CN113726324A (zh) * 2021-08-09 2021-11-30 成都凯天电子股份有限公司 多余度程控接近开关同步输出方法
CN113534656B (zh) * 2021-09-07 2022-01-21 中国商用飞机有限责任公司 一种电传飞行备份控制系统和方法
CN113850033B (zh) * 2021-09-27 2024-02-20 广东汇天航空航天科技有限公司 一种余度系统、余度管理方法及可读存储介质
CN115826393A (zh) * 2023-02-15 2023-03-21 西安羚控电子科技有限公司 一种飞控系统的双余度管理方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101799689A (zh) * 2010-04-08 2010-08-11 中国电子科技集团公司第三十八研究所 双余度舵机控制器
CN101833336A (zh) * 2010-04-28 2010-09-15 北京航空航天大学 一种共轴式无人直升机的双余度姿态控制系统及调试方法
CN103823362A (zh) * 2014-02-17 2014-05-28 南京航空航天大学 基于仲裁机制的相似双余度飞控计算机及冗余控制方法
CN103970010A (zh) * 2013-01-29 2014-08-06 中国航空工业集团公司西安飞机设计研究所 一种飞行控制系统余度设计方法
CN104850036A (zh) * 2015-03-16 2015-08-19 中国航天科技集团公司第九研究院第七七一研究所 一种双冗余电动舵机控制系统及方法
CN107528382A (zh) * 2017-09-30 2017-12-29 江西洪都航空工业集团有限责任公司 一种电传飞控系统供电自锁方法
CN109062028A (zh) * 2018-09-04 2018-12-21 北京实干兴邦科技有限公司 一种飞控计算机的多余度控制系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807516A (en) * 1987-04-23 1989-02-28 The Boeing Company Flight control system employing three controllers operating a dual actuator
US20060200278A1 (en) * 2005-03-02 2006-09-07 Honeywell International Inc. Generic software fault mitigation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101799689A (zh) * 2010-04-08 2010-08-11 中国电子科技集团公司第三十八研究所 双余度舵机控制器
CN101833336A (zh) * 2010-04-28 2010-09-15 北京航空航天大学 一种共轴式无人直升机的双余度姿态控制系统及调试方法
CN103970010A (zh) * 2013-01-29 2014-08-06 中国航空工业集团公司西安飞机设计研究所 一种飞行控制系统余度设计方法
CN103823362A (zh) * 2014-02-17 2014-05-28 南京航空航天大学 基于仲裁机制的相似双余度飞控计算机及冗余控制方法
CN104850036A (zh) * 2015-03-16 2015-08-19 中国航天科技集团公司第九研究院第七七一研究所 一种双冗余电动舵机控制系统及方法
CN107528382A (zh) * 2017-09-30 2017-12-29 江西洪都航空工业集团有限责任公司 一种电传飞控系统供电自锁方法
CN109062028A (zh) * 2018-09-04 2018-12-21 北京实干兴邦科技有限公司 一种飞控计算机的多余度控制系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
双余度机载永磁无刷直流伺服系统转矩均衡性;周奇勋，等;《电工技术学报》;20090630;第24卷(第6期);摘要、第17-23页及图1 *
周奇勋，等.双余度机载永磁无刷直流伺服系统转矩均衡性.《电工技术学报》.2009,第24卷(第6期),摘要、第17-23页及图1. *
完全双余度电动舵机系统的研究与设计;张新华，等;《微电机》;20061231;第39卷(第2期);摘要、第32-34页及图2 *

Also Published As

Publication number Publication date
CN109991841A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN109991841B (zh) 飞行控制计算系统及控制信号输出方法、装置和存储介质
US9221538B2 (en) Flight control system for unmanned aerial vehicle
CN111585856B (zh) 电传操纵系统及相关操作方法
US11378954B2 (en) Multi-processor SoC system
US9400494B2 (en) Communication device for a motor vehicle
US8948960B2 (en) Systems and methods for arbitrating sensor and actuator signals in a multi-channel control system
KR102533939B1 (ko) 차량 제어 시스템
CN110678375B (zh) 车辆控制装置及车辆控制系统
EP3605258A1 (en) Redundant fly-by-wire systems with fault resiliency
US11840211B2 (en) Autonomous vehicle interface using bus impedance to identify control units, and associated systems and methods
US11066080B2 (en) Vehicle control device and electronic control system
CN113120071B (zh) 电动助力转向控制系统
US11884260B2 (en) Vehicle control device
EP2031357B1 (en) A universal input/output module
KR102690454B1 (ko) 차량의 이중화 시스템과, 그 전원 공급 장치 및 방법
US11960352B2 (en) Vehicle control device and vehicle control method
CN113401139B (zh) 串联式自动驾驶系统
KR102300908B1 (ko) 다중 코어 제어 방법
WO2021122460A3 (de) Steuergerät für ein fahrerassistenzsystem und fahrerassistenzsystem
US11570250B2 (en) Communication system and method for communication for a motor vehicle
CN113341940B (zh) 并联式自动驾驶系统
WO2021125262A1 (ja) 自動制御基板
CN221519476U (zh) 控制器、辅助驾驶系统、视觉系统和车辆
CN219077191U (zh) 自动驾驶分布式感知融合域控系统
WO2024023873A1 (ja) 車載制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant