CN109979910B - 一种接地信号的连接方法及装置 - Google Patents

一种接地信号的连接方法及装置 Download PDF

Info

Publication number
CN109979910B
CN109979910B CN201711456448.4A CN201711456448A CN109979910B CN 109979910 B CN109979910 B CN 109979910B CN 201711456448 A CN201711456448 A CN 201711456448A CN 109979910 B CN109979910 B CN 109979910B
Authority
CN
China
Prior art keywords
substrate
current threshold
bus
preset current
ground bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711456448.4A
Other languages
English (en)
Other versions
CN109979910A (zh
Inventor
陈昀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Technology Co Ltd
Original Assignee
Actions Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Technology Co Ltd filed Critical Actions Technology Co Ltd
Priority to CN201711456448.4A priority Critical patent/CN109979910B/zh
Publication of CN109979910A publication Critical patent/CN109979910A/zh
Application granted granted Critical
Publication of CN109979910B publication Critical patent/CN109979910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及集成电路技术领域，公开了一种接地信号的连接方法及装置，该方法包括：将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；判断需要焊接的NMOS管是否属于模拟电路；若是，则根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线，通过将干净敏感的器件地总线和衬底地总线及独立线隔离设置，长距离不相交走线，借助连线寄生电容值，抑制了模拟地信号的衬底噪声对敏感器件及相关电路的影响，提高了电路的性能。

Description

一种接地信号的连接方法及装置
技术领域
本发明涉及集成电路技术领域，尤其涉及一种接地信号的连接方法及装置。
背景技术
在现有的集成电路设计中，一般是将NMOS管的源端SO和衬底端BO合并接在GND信号线上，这会导致芯片衬底其他器件传播到NMOS管附件的噪声，将经由BO-GND-SO通路就近传回到NMOS管，并引入到原本干净的模拟电路系统中，影响电路性能。
发明内容
本发明的主要目的在于提出一种接地信号的连接方法及装置，通过将干净敏感的器件地总线和衬底地总线及独立线隔离设置，长距离不相交走线，借助连线寄生电容值，抑制了模拟地信号的衬底噪声对敏感器件及相关电路的影响，提高了电路的性能。
为实现上述目的，本发明提供的一种接地信号的连接方法，包括：
将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；
判断需要焊接的NMOS管是否属于模拟电路；
若是，则根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线；
否则，将所述源端和衬底端一起连接到同一总线。
可选地，所述预设电流阈值包括第一预设电流阈值和第二预设电流阈值，所述第一预设电流阈值小于第二预设电流阈值。
可选地，所述根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线包括：
判断所述工作电流是否大于第一预设电流阈值，若不大于，则将所述源端连接到器件地总线，将所述衬底端连接到衬底地总线；
若所述工作电流大于第一预设电流阈值，则判断所述工作电流是否大于第二预设电流阈值，若是，则将所述源端连接到独立线，将所述衬底端连接到衬底地总线；
否则，将所述源端和衬底端一起连接到衬底地总线。
可选地，所述器件地总线、衬底地总线和独立线在器件端隔离设置，在焊盘窗口端单点连接。
可选地，所述独立线的数量为两个以上。
作为本发明的另一方面，提供的一种接地信号的连接装置，包括：
隔离模块，用于将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；
判断模块，用于判断需要焊接的NMOS管是否属于模拟电路；
连接模块，用于当需要焊接的NMOS管属于模拟电路时，根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线；还用于当需要焊接的NMOS管不属于模拟电路时，将所述源端和衬底端一起连接到同一总线。
可选地，所述预设电流阈值包括第一预设电流阈值和第二预设电流阈值，所述第一预设电流阈值小于第二预设电流阈值。
可选地，所述连接模块包括：
第一判断单元，用于判断所述工作电流是否大于第一预设电流阈值；
第二判断单元，用于当所述工作电流大于第一预设电流阈值时，判断所述工作电流是否大于第二预设电流阈值；
连接单元，用于当所述工作电流不大于第一预设电流阈值时，将所述源端连接到器件地总线，将所述衬底端连接到衬底地总线；还用于当所述工作电流不大于第二预设电流阈值时，将所述源端和衬底端一起连接到衬底地总线；还用于当所述工作电流大于第二预设电流阈值时，将所述源端连接到独立线，将所述衬底端连接到衬底地总线。
可选地，所述器件地总线、衬底地总线和独立线在器件端隔离设置，在焊盘窗口端单点连接。
可选地，所述独立线的数量为两个以上。
本发明提出的一种接地信号的连接方法及装置，该方法包括：将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；判断需要焊接的NMOS管是否属于模拟电路；若是，则根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线，通过将干净敏感的器件地总线和衬底地总线及独立线隔离设置，长距离不相交走线，借助连线寄生电容值，抑制了模拟地信号的衬底噪声对敏感器件及相关电路的影响，提高了电路的性能。
附图说明
图1为本发明实施例一提供的一种接地信号的连接方法流程图；
图2为本发明实施例一提供的总线并行示意图；
图3为本发明实施例一提供的噪声传播路径示意图；
图4为本发明实施例一提供的并行总线在器件端隔离设置的示意图；
图5为图1中步骤S30的方法流程图；
图6为本发明实施例二提供的一种接地信号的连接装置示范性结构框图；
图7为图6中连接模块的示范性结构框图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身并没有特定的意义。因此，"模块"与"部件"可以混合地使用。
如图1所示，在本实施例中，一种接地信号的连接方法，包括：
S10、将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；
S20、判断需要焊接的NMOS管是否属于模拟电路；
若是，则进入步骤S30、根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线；否则，进入步骤S40、将所述源端和衬底端一起连接到同一总线。
在本实施例中，接地信号包括模拟地信号和数字地信号，本发明适用于模拟地信号；当接地信号为数字地信号时，按照常规方法将所述源端和衬底端一起连接到同一总线，该同一总线是指同一个器件地总线、同一个衬底地总线或者同一个独立线。
在本实施例中，通过将干净敏感的器件地总线和衬底地总线及独立线隔离设置，长距离不相交走线，借助连线寄生电容值，抑制了模拟地信号的衬底噪声对敏感器件及相关电路的影响，提高了电路的性能。
在本实施例中，本方案适用于数模混合电路中的非功率器件的所有NMOS管(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)，这些NMOS管的源端S1和衬底端B1最终要连接到接地信号AG，本方案在器件附近区域和器件到焊盘窗口padwindow的途中提供了有效的噪声隔离，达到了减小模拟NMOS源端噪声的效果。
在本实施例中，如图2所示，为器件地总线AGS、衬底地总线AGB和独立线AGP总线并行示意图，其中，器件地总线AGS用于连接敏感不希望受到干扰的器件源端，衬底地总线AGB和独立线AGP用于连接瞬态电流值较大的源端或衬底端；在图2中，双总线(器件地总线AGS和衬底地总线AGB)加独立线AGP的走线结构可以根据设计版图的具体情况而变化，但要维持不相交原则，仅在AG的padwindow窗口处才有单点连接，图2中的折弯结构仅为一种较佳实施例。
在本实施例中，如图3所示，为噪声传播路径示意图，由于器件地总线AGS、衬底地总线AGB和独立线AGP总线并行走线途中不相交，仅在padwindow相交，所以噪声的传播路径为AGB-padwindow-AGP，路径较长，并且沿途有对衬底及其他信号线的寄生电容值。在这些寄生电容作用下，衬底地噪声有效减弱。
在本实施例中，所述预设电流阈值包括第一预设电流阈值和第二预设电流阈值，所述第一预设电流阈值小于第二预设电流阈值。
在本实施例中，所述器件地总线、衬底地总线和独立线在器件端隔离设置，在焊盘窗口端单点连接。
在本实施例中，所述独立线的数量为两个以上。
在本实施例中，如图4所示，为并行总线在器件端隔离设置的示意图，其中，M1的工作电流极小，为敏感电路；M2的瞬态电流大于第一预设电流阈值I1小于第二预设电流阈值I2；M3瞬态电流大于第二预设电流阈值I2；M4是数字电路的NMOS。
如图5所示，在本实施例中，所述步骤S30包括：
S31、判断所述工作电流是否大于第一预设电流阈值，若不大于，则S32、将所述源端连接到器件地总线，将所述衬底端连接到衬底地总线；
若所述工作电流大于第一预设电流阈值，则S33、判断所述工作电流是否大于第二预设电流阈值，若是，则S34、将所述源端连接到独立线，将所述衬底端连接到衬底地总线；
否则，S35、将所述源端和衬底端一起连接到衬底地总线。
在本实施例中，通过判断NMOS是否属于模拟敏感电路，以及设定合理的电流阈值I1和I2，将连接到AG的NMOS归类并指定给不同的AG拓扑连接位置(AGS/AGB/AGP),完成受保护管和污染源的分离，完善衬底噪声的新路径。
实施例二
如图6所示，在本实施例中，一种接地信号的连接装置，包括：
隔离模块10，用于将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；
判断模块20，用于判断需要焊接的NMOS管是否属于模拟电路；
连接模块30，用于当需要焊接的NMOS管属于模拟电路时，根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线；还用于当需要焊接的NMOS管不属于模拟电路时，将所述源端和衬底端一起连接到同一总线。
在本实施例中，通过将干净敏感的器件地总线和衬底地总线及独立线隔离设置，长距离不相交走线，借助连线寄生电容值，抑制了模拟地信号的衬底噪声对敏感器件及相关电路的影响，提高了电路的性能。
在本实施例中，本方案适用于数模混合电路中的非功率器件的所有NMOS管(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)，这些NMOS管的源端S1和衬底端B1最终要连接到接地信号AG，本方案在器件附近区域和器件到焊盘窗口padwindow的途中提供了有效的噪声隔离，达到了减小模拟NMOS源端噪声的效果。
在本实施例中，如图2所示，为器件地总线AGS、衬底地总线AGB和独立线AGP总线并行示意图，其中，器件地总线AGS用于连接敏感不希望受到干扰的器件源端，衬底地总线AGB和独立线AGP用于连接瞬态电流值较大的源端或衬底端；在图2中，双总线(器件地总线AGS和衬底地总线AGB)加独立线AGP的走线结构可以根据设计版图的具体情况而变化，但要维持不相交原则，仅在AG的padwindow窗口处才有单点连接，图2中的折弯结构仅为一种较佳实施例。
在本实施例中，如图3所示，为噪声传播路径示意图，由于器件地总线AGS、衬底地总线AGB和独立线AGP总线并行走线途中不相交，仅在padwindow相交，所以噪声的传播路径为AGB-padwindow-AGP，路径较长，并且沿途有对衬底及其他信号线的寄生电容值。在这些寄生电容作用下，衬底地噪声有效减弱。
在本实施例中，所述预设电流阈值包括第一预设电流阈值和第二预设电流阈值，所述第一预设电流阈值小于第二预设电流阈值。
在本实施例中，所述器件地总线、衬底地总线和独立线在器件端隔离设置，在焊盘窗口端单点连接。
在本实施例中，所述独立线的数量为两个以上。
在本实施例中，如图4所示，为并行总线在器件端隔离设置的示意图，其中，M1的工作电流极小，为敏感电路；M2的瞬态电流大于第一预设电流阈值I1小于第二预设电流阈值I2；M3瞬态电流大于第二预设电流阈值I2；M4是数字电路的NMOS。
如图7所示，在本实施例中，所述连接模块包括：
第一判断单元31，用于判断所述工作电流是否大于第一预设电流阈值；
第二判断单元32，用于当所述工作电流大于第一预设电流阈值时，判断所述工作电流是否大于第二预设电流阈值；
连接单元33，用于当所述工作电流不大于第一预设电流阈值时，将所述源端连接到器件地总线，将所述衬底端连接到衬底地总线；还用于当所述工作电流不大于第二预设电流阈值时，将所述源端和衬底端一起连接到衬底地总线；还用于当所述工作电流大于第二预设电流阈值时，将所述源端连接到独立线，将所述衬底端连接到衬底地总线。
在本实施例中，通过判断NMOS是否属于模拟敏感电路，以及设定合理的电流阈值I1和I2，将连接到AG的NMOS归类并指定给不同的AG拓扑连接位置(AGS/AGB/AGP),完成受保护管和污染源的分离，完善衬底噪声的新路径。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种接地信号的连接方法，其特征在于，包括：
将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；
判断需要焊接的NMOS管是否属于模拟电路；
若是，则根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到所述总线；
否则，将所述源端和衬底端一起连接到同一总线，
所述预设电流阈值包括第一预设电流阈值和第二预设电流阈值，所述第一预设电流阈值小于第二预设电流阈值，
所述根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到所述总线包括：
判断所述工作电流是否大于第一预设电流阈值，若不大于，则将所述源端连接到所述器件地总线，将所述衬底端连接到所述衬底地总线；
若所述工作电流大于第一预设电流阈值，则判断所述工作电流是否大于第二预设电流阈值，若是，则将所述源端连接到独立线，将所述衬底端连接到衬底地总线；
否则，将所述源端和衬底端一起连接到所述衬底地总线。
2.根据权利要求1所述的一种接地信号的连接方法，其特征在于，所述器件地总线、衬底地总线和独立线在器件端隔离设置，在焊盘窗口端单点连接。
3.根据权利要求1所述的一种接地信号的连接方法，其特征在于，所述独立线的数量为两个以上。
4.一种接地信号的连接装置，其特征在于，包括：
隔离模块，用于将器件到焊盘窗口的总线分为并行的器件地总线、衬底地总线和独立线；
判断模块，用于判断需要焊接的NMOS管是否属于模拟电路；
连接模块，用于当需要焊接的NMOS管属于模拟电路时，根据所述NMOS管的工作电流与预设电流阈值的比较结果，将所述NMOS管的源端和衬底端连接到总线；还用于当需要焊接的NMOS管不属于模拟电路时，将所述源端和衬底端一起连接到同一总线，
所述预设电流阈值包括第一预设电流阈值和第二预设电流阈值，所述第一预设电流阈值小于第二预设电流阈值，
所述连接模块包括：
第一判断单元，用于判断所述工作电流是否大于第一预设电流阈值；
第二判断单元，用于当所述工作电流大于第一预设电流阈值时，判断所述工作电流是否大于第二预设电流阈值；
连接单元，用于当所述工作电流不大于第一预设电流阈值时，将所述源端连接到器件地总线，将所述衬底端连接到衬底地总线；还用于当所述工作电流不大于第二预设电流阈值时，将所述源端和衬底端一起连接到衬底地总线；还用于当所述工作电流大于第二预设电流阈值时，将所述源端连接到独立线，将所述衬底端连接到衬底地总线。
5.根据权利要求4所述的一种接地信号的连接装置，其特征在于，所述器件地总线、衬底地总线和独立线在器件端隔离设置，在焊盘窗口端单点连接。
6.根据权利要求4所述的一种接地信号的连接装置，其特征在于，所述独立线的数量为两个以上。
CN201711456448.4A 2017-12-28 2017-12-28 一种接地信号的连接方法及装置 Active CN109979910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711456448.4A CN109979910B (zh) 2017-12-28 2017-12-28 一种接地信号的连接方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711456448.4A CN109979910B (zh) 2017-12-28 2017-12-28 一种接地信号的连接方法及装置

Publications (2)

Publication Number Publication Date
CN109979910A CN109979910A (zh) 2019-07-05
CN109979910B true CN109979910B (zh) 2020-11-10

Family

ID=67074316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711456448.4A Active CN109979910B (zh) 2017-12-28 2017-12-28 一种接地信号的连接方法及装置

Country Status (1)

Country Link
CN (1) CN109979910B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040996A (en) * 1998-11-16 2000-03-21 Chartered Semiconductor Manufacturing, Ltd. Constant current programming waveforms for non-volatile memories
CN101232020A (zh) * 2007-01-24 2008-07-30 株式会社瑞萨科技 半导体集成电路
CN105897178A (zh) * 2016-05-04 2016-08-24 苏州雷诚芯微电子有限公司 一种高良率的倒装芯片线性功率放大器及其应用
CN107045880A (zh) * 2016-02-08 2017-08-15 恩智浦有限公司 具有用于高速和低电压的双位存储的高密度rom单元

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040996A (en) * 1998-11-16 2000-03-21 Chartered Semiconductor Manufacturing, Ltd. Constant current programming waveforms for non-volatile memories
CN101232020A (zh) * 2007-01-24 2008-07-30 株式会社瑞萨科技 半导体集成电路
CN107045880A (zh) * 2016-02-08 2017-08-15 恩智浦有限公司 具有用于高速和低电压的双位存储的高密度rom单元
CN105897178A (zh) * 2016-05-04 2016-08-24 苏州雷诚芯微电子有限公司 一种高良率的倒装芯片线性功率放大器及其应用

Also Published As

Publication number Publication date
CN109979910A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
US11348914B2 (en) Semiconductor device
TWI544602B (zh) 可適性靜電放電保護電路
TWI435436B (zh) 用於區域性互連網路（ｌｉｎ）匯流排及其相似物之裝置介面的適應性靜電放電（ｅｓｄ）保護
TWI508409B (zh) 用於輸入電力保護的非線性電力管理裝置及用於非線性輸入電力保護之方法
CN107768369B (zh) 跨域esd保护
CN107017611A (zh) 静电放电(esd)箝位接通时间控制
CN103378587B (zh) 一种静电释放保护电路和方法、驱动电路、集成电路
CN101436592A (zh) 半导体集成电路
US8339757B2 (en) Electrostatic discharge circuit for integrated circuit with multiple power domain
US8208233B2 (en) ESD protection circuit and method thereof
CN100565840C (zh) 半导体装置
EP3340298A1 (en) Electrostatic discharge (esd) protection for use with an internal floating esd rail
US10944251B2 (en) Protective circuit and method for protecting a circuit
CN109979910B (zh) 一种接地信号的连接方法及装置
JPH11289053A (ja) 静電気放電保護装置
US20100109053A1 (en) Semiconductor device having integrated circuit with pads coupled by external connecting component and method for modifying integrated circuit
KR101930891B1 (ko) 전하 커플링에 대한 정전기적 방전 보호를 위한 회로 및 방법
CN109509748A (zh) 静电放电保护结构
CN104779598A (zh) 瞬态电压抑制器
Lin et al. Establishment of ESD generator model for transient susceptibility analysis from chip to system level
CN101944529B (zh) 保护电路
US8004312B2 (en) Fail safe I/O driver with pad feedback slew rate control
US11689170B2 (en) Transient noise reduction filtering system
JP6708992B2 (ja) 半導体装置
US10622347B2 (en) Electrostatic discharge (ESD) protection structure utilizing floor plan design to protect integrated circuit from ESD event, and related integrated circuit and ESD protection method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Zone C, floor 1, plant 1, No.1, Keji 4th Road, Tangjiawan Town, high tech Zone, Zhuhai City, Guangdong Province 519085

Applicant after: ACTIONS TECHNOLOGY Co.,Ltd.

Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Applicant before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant