CN109959856A - 一种plcc封装芯片测试盒 - Google Patents

一种plcc封装芯片测试盒 Download PDF

Info

Publication number
CN109959856A
CN109959856A CN201711343123.5A CN201711343123A CN109959856A CN 109959856 A CN109959856 A CN 109959856A CN 201711343123 A CN201711343123 A CN 201711343123A CN 109959856 A CN109959856 A CN 109959856A
Authority
CN
China
Prior art keywords
wall
chip
back box
plcc
bottom interior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711343123.5A
Other languages
English (en)
Inventor
劳景益
尹光荣
蒋振中
陈善瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Haig Optical Technology Co Ltd
Original Assignee
Huizhou Haig Optical Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Haig Optical Technology Co Ltd filed Critical Huizhou Haig Optical Technology Co Ltd
Priority to CN201711343123.5A priority Critical patent/CN109959856A/zh
Publication of CN109959856A publication Critical patent/CN109959856A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种PLCC封装芯片测试盒，包括底盒，所述底盒底部外壁四角处通过螺钉固定有角垫，且底盒一侧外壁边缘处焊接有卡紧头，所述底盒顶部外壁开有两条卡接凹槽，且卡接凹槽内壁卡接有凸条，凸条顶部外壁焊接有上盖，所述上盖底部内壁两侧分别通过螺钉固定有电容板和继电器板，且电容板和继电器板相互平行，所述电容板的底部内壁通过螺钉固定有微型电容。本发明通过水晶探头配合上Handle处理器，可以进行对芯片上的坏点或者节点进行标记，方便了检测过后的维修操作，提高工作效率，将芯片置于盒体内密封环境进行检测，上盖和底盒的密封性减少检测误判和标记，芯片的过流和载压不会出现负荷，继电器和电容器保护测试盒。

Description

一种PLCC封装芯片测试盒
技术领域
本发明涉及芯片测试装置技术领域，尤其涉及一种PLCC封装芯片测试盒。
背景技术
PLCC为带引线的塑料芯片载体，表面贴装型封装之一,外形呈正方形,32脚封装,引脚从封装的四个侧面引出,呈丁字形,是塑料制品, 外形尺寸比DIP封装小得多，PLCC封装适合用SMT表面安装技术在 PCB上安装布线,具有外形尺寸小、可靠性高的优点为特殊引脚芯片封装，它是贴片封装的一种，这种封装的引脚在芯片底部向内弯曲，因此在芯片的俯视图中是看不见芯片引脚的，这种芯片的焊接采用回流焊工艺，现有的PLCC封装芯片测试装置，并不具备标记故障位置的功能，从而使得检测过后的维修环节的操作较为繁琐，导致工作的效率十分低，由于芯片为精密仪器，需要在特定环境下进行装配检测，故在检测使需要密封，不能直接暴露在空气中，谨防在检测探头标记时出现误判的情况。
发明内容
本发明的目的是为了解决现有技术中存在的缺点，而提出的一种PLCC封装芯片测试盒。
为了实现上述目的，本发明采用了如下技术方案：
一种PLCC封装芯片测试盒，包括底盒，所述底盒底部外壁四角处通过螺钉固定有角垫，且底盒一侧外壁边缘处焊接有卡紧头，所述底盒顶部外壁开有两条卡接凹槽，且卡接凹槽内壁卡接有凸条，凸条顶部外壁焊接有上盖，所述上盖底部内壁两侧分别通过螺钉固定有电容板和继电器板，且电容板和继电器板相互平行，所述电容板的底部内壁通过螺钉固定有微型电容，且继电器板底部内壁通过螺钉固定有微型继电器，所述上盖底部外壁中轴线处开有芯片上卡槽，且芯片上卡槽底部内壁四侧边缘处均焊接有水晶探头，所述芯片上卡槽底部内壁中轴线处焊接有Handle处理器，且Handle处理器顶部外壁四侧边缘处均通过铜线连接在水晶探头外壁中轴线处，所述底盒顶部外壁中轴线处开有芯片下卡槽，且芯片下卡槽的两侧外壁均通过螺钉固定有联通板，所述芯片下卡槽的底部内壁粘接有绝缘防刮膜，且芯片下卡槽的底部内壁四侧边缘处均开有针脚孔，所述针脚孔顶部内壁卡接有接触铜片，且接触铜片的一侧外壁通过铜线连接在联通板的输入端上。
优选的，所述水晶探头的数量为三十二个，且三十二个水晶探头等距离对称分布在芯片上卡槽的四侧内壁上。
优选的，所述针脚孔的数量为三十六个，且三十六个针脚孔等距离对称分布在芯片上卡槽的四侧内壁上。
优选的，所述微型电容和微型继电器的数量均为九个，且九个微型电容等距离平行分布在电容板上，九个微型继电器等距离平行分布在继电器板上。
优选的，两个所述联通板相向一侧外壁均开有插槽，且电容板和继电器板的输出端均焊接有连接铜片，连接铜片底部外壁插接在插槽内壁上。
优选的，所述上盖一侧外壁开有卡槽，且卡紧头靠近底盒一侧外壁卡接在卡槽内壁上。
本发明的有益效果为：
1.通过设置有水晶探头，配合上Handle处理器，可以进行对芯片上的坏点或者节点进行标记，方便了检测过后的维修操作，提高工作效率。
2.通过设置有上盖和底盒，将芯片置于盒体内密封环境进行检测，通过凸条和卡接凹槽，保证上盖和底盒的密封性，减少检测误判和标记。
3.通过设置有继电器和电容器，在保护芯片元件在检测过程中，芯片坏点出现偏差，芯片的过流和载压不会出现负荷，保护测试盒。
附图说明
图1为本发明提出的一种PLCC封装芯片测试盒的整体结构示意图；
图2为本发明提出的一种PLCC封装芯片测试盒的上盖结构俯视图；
图3为本发明提出的一种PLCC封装芯片测试盒的底盒结构俯视图。
图中：1角垫、2底盒、3卡紧头、4上盖、5凸条、6微型继电器、7继电器板、8Handle处理器、9芯片上卡槽、10水晶探头、11 微型电容、12电容板、13针脚孔、14绝缘防刮膜、15卡接凹槽、16 联通板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
参照图1-3，一种PLCC封装芯片测试盒，包括底盒2，底盒2底部外壁四角处通过螺钉固定有角垫1，且底盒2一侧外壁边缘处焊接有卡紧头3，底盒2顶部外壁开有两条卡接凹槽15，且卡接凹槽15 内壁卡接有凸条5，凸条5顶部外壁焊接有上盖4，上盖4底部内壁两侧分别通过螺钉固定有电容板12和继电器板7，且电容板12和继电器板7相互平行，电容板12的底部内壁通过螺钉固定有微型电容 11，且继电器板7底部内壁通过螺钉固定有微型继电器6，上盖4底部外壁中轴线处开有芯片上卡槽9，且芯片上卡槽9底部内壁四侧边缘处均焊接有水晶探头10，芯片上卡槽9底部内壁中轴线处焊接有 Handle处理器8，且Handle处理器8顶部外壁四侧边缘处均通过铜线连接在水晶探头10外壁中轴线处，底盒2顶部外壁中轴线处开有芯片下卡槽，且芯片下卡槽的两侧外壁均通过螺钉固定有联通板16，芯片下卡槽的底部内壁粘接有绝缘防刮膜14，且芯片下卡槽的底部内壁四侧边缘处均开有针脚孔13，针脚孔13顶部内壁卡接有接触铜片，且接触铜片的一侧外壁通过铜线连接在联通板16的输入端上。
本发明中，水晶探头10的数量为三十二个，且三十二个水晶探头10等距离对称分布在芯片上卡槽9的四侧内壁上，针脚孔13 的数量为三十六个，且三十六个针脚孔13等距离对称分布在芯片上卡槽9的四侧内壁上，微型电容11和微型继电器6的数量均为九个，且九个微型电容11等距离平行分布在电容板12上，九个微型继电器 6等距离平行分布在继电器板7上，两个联通板16相向一侧外壁均开有插槽，且电容板12和继电器板7的输出端均焊接有连接铜片，连接铜片底部外壁插接在插槽内壁上，上盖4一侧外壁开有卡槽，且卡紧头3靠近底盒2一侧外壁卡接在卡槽内壁上。
工作原理：将PLCC封装的芯片，根据7/9针脚不同方向放置在芯片下卡槽内，通过凸条5和卡接凹槽15卡接配合，锁紧测试盒，接着进行通电，Handle处理器8对芯片进行芯片晶体颗粒检测，微型电容11和微型继电器7保护测试盒，水晶探头10对坏点进行标记。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种PLCC封装芯片测试盒，包括底盒(2)，其特征在于，所述底盒(2)底部外壁四角处通过螺钉固定有角垫(1)，且底盒(2)一侧外壁边缘处焊接有卡紧头(3)，所述底盒(2)顶部外壁开有两条卡接凹槽(15)，且卡接凹槽(15)内壁卡接有凸条(5)，凸条(5)顶部外壁焊接有上盖(4)，所述上盖(4)底部内壁两侧分别通过螺钉固定有电容板(12)和继电器板(7)，且电容板(12)和继电器板(7)相互平行，所述电容板(12)的底部内壁通过螺钉固定有微型电容(11)，且继电器板(7)底部内壁通过螺钉固定有微型继电器(6)，所述上盖(4)底部外壁中轴线处开有芯片上卡槽(9)，且芯片上卡槽(9)底部内壁四侧边缘处均焊接有水晶探头(10)，所述芯片上卡槽(9)底部内壁中轴线处焊接有Handle处理器(8)，且Handle处理器(8)顶部外壁四侧边缘处均通过铜线连接在水晶探头(10)外壁中轴线处，所述底盒(2)顶部外壁中轴线处开有芯片下卡槽，且芯片下卡槽的两侧外壁均通过螺钉固定有联通板(16)，所述芯片下卡槽的底部内壁粘接有绝缘防刮膜(14)，且芯片下卡槽的底部内壁四侧边缘处均开有针脚孔(13)，所述针脚孔(13)顶部内壁卡接有接触铜片，且接触铜片的一侧外壁通过铜线连接在联通板(16)的输入端上。
2.根据权利要求1所述的一种PLCC封装芯片测试盒，其特征在于，所述水晶探头(10)的数量为三十二个，且三十二个水晶探头(10)等距离对称分布在芯片上卡槽(9)的四侧内壁上。
3.根据权利要求1所述的一种PLCC封装芯片测试盒，其特征在于，所述针脚孔(13)的数量为三十六个，且三十六个针脚孔(13)等距离对称分布在芯片上卡槽(9)的四侧内壁上。
4.根据权利要求1所述的一种PLCC封装芯片测试盒，其特征在于，所述微型电容(11)和微型继电器(6)的数量均为九个，且九个微型电容(11)等距离平行分布在电容板(12)上，九个微型继电器(6)等距离平行分布在继电器板(7)上。
5.根据权利要求1所述的一种PLCC封装芯片测试盒，其特征在于，两个所述联通板(16)相向一侧外壁均开有插槽，且电容板(12)和继电器板(7)的输出端均焊接有连接铜片，连接铜片底部外壁插接在插槽内壁上。
6.根据权利要求1所述的一种PLCC封装芯片测试盒，其特征在于，所述上盖(4)一侧外壁开有卡槽，且卡紧头(3)靠近底盒(2)一侧外壁卡接在卡槽内壁上。
CN201711343123.5A 2017-12-14 2017-12-14 一种plcc封装芯片测试盒 Pending CN109959856A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711343123.5A CN109959856A (zh) 2017-12-14 2017-12-14 一种plcc封装芯片测试盒

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711343123.5A CN109959856A (zh) 2017-12-14 2017-12-14 一种plcc封装芯片测试盒

Publications (1)

Publication Number Publication Date
CN109959856A true CN109959856A (zh) 2019-07-02

Family

ID=67018495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711343123.5A Pending CN109959856A (zh) 2017-12-14 2017-12-14 一种plcc封装芯片测试盒

Country Status (1)

Country Link
CN (1) CN109959856A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0922964A1 (en) * 1996-07-02 1999-06-16 Shin-Etsu Polymer Co., Ltd. Socket for inspection of semiconductor device
US20050168237A1 (en) * 2000-02-23 2005-08-04 Bjork Russell S. In-tray burn-in broad, device and test assembly for testing integrated circuit devices in situ on processing trays
CN101004428A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 探针测量装置及系统
CN201965525U (zh) * 2010-12-31 2011-09-07 张爱香 笔记本电脑散热支架
CN104991156A (zh) * 2015-07-20 2015-10-21 竹昌精密冲压件(上海)有限公司 一种测导通治具
CN105527471A (zh) * 2016-01-15 2016-04-27 上海华虹宏力半导体制造有限公司 对探针卡在测试过程中防止烧针的方法
CN205199370U (zh) * 2015-12-25 2016-05-04 曹小婷 一种具有限位功能的实验室用搅拌器
CN106298569A (zh) * 2016-07-28 2017-01-04 深圳芯启航科技有限公司 一种图像芯片的量产测试方法及装置
CN206270458U (zh) * 2016-10-31 2017-06-20 广东利扬芯片测试股份有限公司 一种自动标记坏点的芯片测试机
CN106890802A (zh) * 2017-02-08 2017-06-27 聚灿光电科技股份有限公司 一种led圆片挑坏点分选方法
CN106896315A (zh) * 2017-04-28 2017-06-27 上海捷策创电子科技有限公司 一种感光芯片测试设备
CN206649122U (zh) * 2017-03-29 2017-11-17 武汉中创融科科技有限公司 一种基于plcc和qfp封装芯片的测试装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0922964A1 (en) * 1996-07-02 1999-06-16 Shin-Etsu Polymer Co., Ltd. Socket for inspection of semiconductor device
US20050168237A1 (en) * 2000-02-23 2005-08-04 Bjork Russell S. In-tray burn-in broad, device and test assembly for testing integrated circuit devices in situ on processing trays
CN101004428A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 探针测量装置及系统
CN201965525U (zh) * 2010-12-31 2011-09-07 张爱香 笔记本电脑散热支架
CN104991156A (zh) * 2015-07-20 2015-10-21 竹昌精密冲压件(上海)有限公司 一种测导通治具
CN205199370U (zh) * 2015-12-25 2016-05-04 曹小婷 一种具有限位功能的实验室用搅拌器
CN105527471A (zh) * 2016-01-15 2016-04-27 上海华虹宏力半导体制造有限公司 对探针卡在测试过程中防止烧针的方法
CN106298569A (zh) * 2016-07-28 2017-01-04 深圳芯启航科技有限公司 一种图像芯片的量产测试方法及装置
CN206270458U (zh) * 2016-10-31 2017-06-20 广东利扬芯片测试股份有限公司 一种自动标记坏点的芯片测试机
CN106890802A (zh) * 2017-02-08 2017-06-27 聚灿光电科技股份有限公司 一种led圆片挑坏点分选方法
CN206649122U (zh) * 2017-03-29 2017-11-17 武汉中创融科科技有限公司 一种基于plcc和qfp封装芯片的测试装置
CN106896315A (zh) * 2017-04-28 2017-06-27 上海捷策创电子科技有限公司 一种感光芯片测试设备

Similar Documents

Publication Publication Date Title
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
KR970030716A (ko) 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
CN101587879A (zh) 引线框架及树脂密封型半导体器件
JP4908411B2 (ja) 圧力センサ及びその製造方法
CN110082027A (zh) 差压传感器封装结构及电子设备
EP3206029A1 (en) Sensor chip with electrostatic discharge protection element
CN108447841A (zh) 电路组件及其制造方法
CN109959856A (zh) 一种plcc封装芯片测试盒
US20070144903A1 (en) Packaging structure of gas detector and method for making the same
CN207690781U (zh) Qfn封装结构、指纹识别的qfn封装结构及具有其的智能手机
JPH06168972A (ja) 集積回路モジュールのボンディング及びカプセル収納装置
CN208433405U (zh) 电路组件
JP4970994B2 (ja) 半導体パッケージ
CN106469689A (zh) 电子元件及其形成方法
JP2557583B2 (ja) 半導体装置用チップ寿命テスト装置
CN101800208B (zh) 半导体封装构造及其散热片
CN218647919U (zh) 一种芯片封装结构
CN207651047U (zh) 一种贴片芯片实验用面包板
KR20060074146A (ko) 반도체 패키지 모듈
CN106531757B (zh) Mems环境传感器
CN218385187U (zh) 一种芯片封装结构
CN108955998A (zh) 一种汽车压差传感器的电路板总成结构
TW444317B (en) Semiconductor device and process of producing the same
CN214477390U (zh) 包封插件封装元器件弯形脚
CN216288417U (zh) 一种半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190702

RJ01 Rejection of invention patent application after publication