CN109787703A - 一种时间戳的修正方法、时钟同步方法及系统 - Google Patents

一种时间戳的修正方法、时钟同步方法及系统 Download PDF

Info

Publication number
CN109787703A
CN109787703A CN201910152760.7A CN201910152760A CN109787703A CN 109787703 A CN109787703 A CN 109787703A CN 201910152760 A CN201910152760 A CN 201910152760A CN 109787703 A CN109787703 A CN 109787703A
Authority
CN
China
Prior art keywords
clock
information
timestamp
processor
time stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910152760.7A
Other languages
English (en)
Other versions
CN109787703B (zh
Inventor
许雷
魏明
张博
方继通
李剑峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Fisilink Microelectronics Technology Co Ltd
Original Assignee
Fiberhome Telecommunication Technologies Co Ltd
Wuhan Fisilink Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fiberhome Telecommunication Technologies Co Ltd, Wuhan Fisilink Microelectronics Technology Co Ltd filed Critical Fiberhome Telecommunication Technologies Co Ltd
Priority to CN201910152760.7A priority Critical patent/CN109787703B/zh
Publication of CN109787703A publication Critical patent/CN109787703A/zh
Priority to PCT/CN2019/124995 priority patent/WO2020173175A1/zh
Application granted granted Critical
Publication of CN109787703B publication Critical patent/CN109787703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种时间戳的修正方法、时钟同步方法及系统，涉及通信技术领域。时间戳的修正方法包括：记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。本发明可以提高时间戳的精度。

Description

一种时间戳的修正方法、时钟同步方法及系统
技术领域
本发明涉及通信技术领域，具体是涉及一种时间戳的修正方法、时钟同步方法及系统。
背景技术
电信运营商在2020年实现5G商用需求强烈，为了满足5G在带宽、监测和时钟同步等方面的新要求，光互联网论坛(Optical Internet Forum，OIF)、国际电信联盟(International Telecommunication Union，ITU)等国际电信组织于2016年底先后发布了灵活以太网(Flexible Ethernet，FlexE)、灵活光传送网(Flexible Optical TransportNetwork，FlexO)、光传输单元(Optical Transport Unit，OTU)等用于5G承载网络的超100G传输标准。
目前，这些国际标准都定义了用于承载IEEE1588协议的物理层通道(PhysicalLayer，PHY)，其中，IEEE1588协议是一种精确时间协议(Precision Time Protocal，PTP)，基于PTP报文以及时间戳对时钟的频率和相位进行调整，进而实现不同设备之间的时钟同步。但是，各物理层通道上数据帧的传输、对齐码字(Alignment Marker，AM)的插入与删除、以及跨时钟域等因素会引起帧头抖动。例如，发送端在FlexE的物理层通道中插入或删除AM码字的周期与FlexE的帧周期不是整数倍关系，导致接收端FlexE帧的帧头存在±12ns的抖动，严重影响时钟同步精度。
发明内容
针对现有技术中存在的缺陷，本发明实施例的目的在于提供一种时间戳的修正方法、时钟同步方法及系统，可以提高时间戳的精度。
第一方面，本发明实施例提供一种时间戳的修正方法，其包括：
记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；
如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。
结合第一方面，在第一种可选的实现方式中，所述方法还包括：所述当前的时钟信息与前N个时钟信息的平均值的差值超出阈值范围时，将所述前N个时钟信息均设置为初始平均值。
结合第一方面，在第二种可选的实现方式中，所述前N个时钟信息按照记录顺序存储在预先创建的队列中。
结合第一方面，在第三种可选的实现方式中，所述时长为相邻帧头的所述时间戳之差；或者，所述时长＝所述时钟周期数量×时钟周期。
第二方面，本发明实施例提供一种时钟同步方法，其包括：
第一处理器的多个物理层通道收发携带同步信息及其响应信息的数据帧，并记录数据帧帧头的时间戳和相邻帧头之间的时钟信息；
第二处理器使用如第一方面所述的时间戳的修正方法对所述数据帧帧头的时间戳进行修正，得到修正的时间戳；生成所述响应信息；根据所述修正的时间戳和所述同步信息及其响应信息进行时钟调整。
结合第二方面，在第一种可选的实现方式中，所述第一处理器和所述第二处理器之间通过数据包传输所述同步信息及其响应信息。
第三方面，本发明实施例提供一种时间戳的修正系统，其包括：
检测模块，其用于记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；
修正模块，其用于如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。
结合第三方面，在第一种可选的实现方式中，所述修正模块还用于所述当前的时钟信息与前N个时钟信息的平均值的差值超出阈值范围时，将所述前N个时钟信息均设置为初始平均值。
结合第三方面，在第二种可选的实现方式中，所述前N个时钟信息按照记录顺序存储在预先创建的队列中。
结合第三方面，在第三种可选的实现方式中，所述时长为相邻帧头的所述时间戳之差；或者，所述时长＝所述时钟周期数量×时钟周期。
第四方面，本发明实施例提供一种时钟同步系统，所述系统包括第一处理器和第二处理器，第一处理器的多个物理层通道收发携带同步信息及其响应信息的数据帧；
所述第一处理器用于记录所述数据帧帧头的时间戳以及相邻帧头之间的时钟信息；
所述第二处理器用于使用如第一方面所述的时间戳的修正方法对所述数据帧帧头的时间戳进行修正，得到修正的时间戳；还用于生成所述响应信息；以及根据所述修正的时间戳和所述同步信息及其响应信息进行时钟调整。
结合第四方面，在第一种可选的实现方式中，所述第一处理器和所述第二处理器之间通过数据包传输所述同步信息及其响应信息。
与现有技术相比，本发明实施例提供时间戳的修正方法，记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。通过本发明实施例时间戳的修正方法，可以提高时间戳的精度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例时间戳的修正方法流程图；
图2是本发明实施例时间戳的修正系统示意图；
图3是本发明实施例时钟同步方法流程图；
图4是本发明实施例时钟同步系统示意图；
图5是以太网数据包的帧结构示意图，其中，图5A是开销数据包的帧结构示意图，图5B是PTP报文发送指示数据包的帧结构示意图，图5C是响应报文的以太网数据包的帧结构示意图；
图6是本发明实施例时钟同步方法中，提取PTP报文的流程图；
图7是本发明实施例时钟同步方法中，插入PTP报文的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图及具体实施例对本发明作进一步的详细描述。
参见图1所示，本发明实施例提供一种时间戳的修正方法，时间戳的修正方法包括：
S110记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟周期数量。
具体的，当前的时钟周期数量之前的N个时钟周期数量按照记录顺序存储在预先创建的队列中，其中，N>1，N为正整数。
S120计算前N个时钟周期数量的平均值，前N个时钟周期数量的平均值为Mave。
S130判断当前的时钟周期数量是否偏离平均值，若是，进入步骤S140；若否，进入步骤S150。
具体的，当前的时钟周期数量为当前数据帧与前一个数据帧的帧头之间的时钟周期数量，即MN+1，当前的时钟周期数量即记录的第N+1个时钟周期数量，前N个时钟周期数量的平均值即预计的第N+1个时钟周期数量。
S140将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，作为当前数据帧帧头的时间戳。
例如，当前数据帧帧头的时间戳为tN+1，当MN+1>Mave时，修正的时间戳tc_N+1＝tN+1-Δt，Δt为偏移的时间量。当MN+1<Mave时，修正的时间戳tc_N+1＝tN+1+Δt，Δt为偏移的时间量。
具体的，偏移的时间量Δt＝时钟周期的偏移量ΔM×时钟周期T，其中，时钟周期的偏移量ΔM可以是对多个时钟周期数量进行统计得到的，例如对多个时钟信息进行统计得到的标准差取整数。时钟周期T为每个时钟周期T的长度。
S150保存当前数据帧帧头的时间戳，并移除队列头部的数据，将当前的时钟周期数量加入队列尾部，返回步骤S110。
通过本实施例时间戳的修正方法，对数据帧帧头进行平滑处理，以提高时间戳的精度。需要说明的是，N值越大，则前N个时钟周期数量的平均值Mave越接近对多个时钟周期数量进行统计得到的理论值，平滑处理的效果越好，但是预先创建的队列和用于求取Mave的加法器等资源消耗越大。可以根据实际需要在平滑处理性能和资源消耗之间进行取舍。
考虑到上电初始化以及数据帧的接收端故障对时间戳的影响，在其他的实施方式中，时间戳的修正方法包括：
S200在队列中存入N个时钟周期数量的初始平均值。
具体的，对多个时钟周期数量进行统计可以得到时钟周期数量的阈值范围和初始平均值。
S210记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟周期数量。
步骤S210与步骤S110相同，此处不再赘述。
S220计算N个时钟周期数量的平均值，其中，N>1，当前的时钟周期数量为当前数据帧与前一个数据帧的帧头之间的时钟周期数量。
步骤S220与步骤S120相同，此处不再赘述。
S230判断当前的时钟周期数量与平均值之差是否超出阈值范围，若是，返回步骤S200；若否，进入步骤S240。
如果当前的时钟周期数量偏离前N个时钟周期数量的平均值超出阈值范围时，将前N个时钟周期数量均设置为初始平均值，可以避免数据帧的接收端故障对时间戳的影响。
S240判断当前的时钟周期数量是否偏离平均值，若是，进入步骤S250；若否，进入步骤S260。
步骤S240与步骤S130相同，此处不再赘述。
S250将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，并作为当前数据帧帧头的时间戳。
步骤S250与步骤S140相同，此处不再赘述。
S260保存当前数据帧帧头的时间戳，并移除队列头部的数据，将当前的时钟周期数量加入队列尾部。
步骤S260与步骤S150相同，此处不再赘述。
在其他的实施方式中，时长为相邻帧头的时间戳之差；或者，时长＝时钟周期数量×时钟周期。
本实施例提供时间戳的修正方法，记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。如果当前的时钟信息等于前N个时钟信息的平均值，则当前数据帧帧头的时间戳无需进行修正。通过本实施例时间戳的修正方法，对帧头进行平滑处理，可以提高时间戳的精度。
参见图2所示，本发明实施例还提供一种时间戳的修正系统，用于实现前述实施例的时间戳的修正方法，时间戳的修正系统包括检测模块110a和修正模块210a。
检测模块110a用于记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量。
具体的，时长为相邻帧头的时间戳之差；或者，时长＝时钟周期数量×时钟周期。前N个时钟信息按照记录顺序存储在预先创建的队列中。
修正模块210a用于如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。
具体的，修正模块210a还用于当当前的时钟信息偏离前N个时钟信息的平均值超出阈值范围时，将前N个时钟信息均设置为初始平均值，阈值范围和初始平均值是对多个时钟信息进行统计得到的。
参见图3所示，本发明实施例还提供一种时钟同步方法，时钟同步方法包括：
S310第一处理器的多个物理层通道接收携带同步信息的数据帧，并记录数据帧帧头的时间戳和相邻帧头之间的时钟信息。
S320第二处理器使用前述实施例的时间戳的修正方法对数据帧帧头的时间戳进行修正，得到修正的时间戳。
经过修正处理的数据帧帧头的时间戳作为数据帧帧头的时间戳。
S330第二处理器生成响应信息并发送给第一处理器。
S340第一处理器将响应信息插入数据帧并向外发送。
S350第二处理器根据修正的时间戳和同步信息及其响应信息进行时钟调整。
步骤S330和S340与步骤S350可以同时进行，也可以先后进行，不作限定。
进一步的，第一处理器和第二处理器之间通过数据包传输同步信息及其响应信息。
第一处理器和第二处理器均可以是独立的集成电路芯片，例如，数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。第一处理器和第二处理器之间通过串行千兆媒体独立(Serial Gigabit Media Independent Interface，SGMII)接口传输携带同步信息及其响应信息的数据包。第一处理器和第二处理器也可以集成在同一个集成电路芯片内。
具体的，第一处理器从每物理层通道接收的数据帧帧头提取同步信息或者包含同步信息的开销并缓存到设定数量后，生成组包请求，并根据待发送的数据帧帧头生成同步发送指示。
第一处理器根据同步发送指示和组包请求将缓存的数据封装成数据包后，通过SGMII接口发送给第二处理器。
具体的，第一处理器根据第i个物理层通道待发送的数据帧的开销复帧指示信息生成同步发送指示，采用加权轮循调度算法对n个同步发送指示进行调度，1≤i≤n。同时，第一处理器采用加权轮循调度算法对n个组包请求进行调度。
第二处理器从收到的数据包中解析出同步信息，并向第一处理器发送携带响应信息的数据包。
具体的，第二处理器根据同步发送指示和响应信息的发送频率，对响应信息进行封装得到数据包，并通过SGMII接口传输到第一处理器。
第一处理器从数据包中提取响应信息，并根据同步发送指示将响应信息插入到待发送的数据帧中。
具体的，同步信息可以是精确时间协议PTP报文，不作限定。根据IEEE1588协议，PTP报文包括同步报文(Sync)、跟随报文(Follow_up)、延迟请求报文(Delay_Req)和延迟应答报文(Delay_Resp)。主时钟定期发送同步报文Sync，如果为两步模式，则会随后发送跟随报文Follow_Up，并在跟随报文Follow_Up报文中通告同步报文Sync的实际发送时间T1。如果为单步模式，则在发送的同步报文Sync中即包含了报文实际发送时间T1，然后从时钟记录同步报文Sync的到达时间T2，从时钟在T3时刻发送时延请求报文Delay_Req，主时钟记录时延请求报文Delay_Req到达时间T4，并将时间T4通过延迟应答报文Delay_Resp发送给从时钟。
在本实施例中，同步信息可以是同步报文Sync，则响应信息是时延请求报文Delay_Req；或者，同步信息可以是时延请求报文Delay_Req，则响应信息是延迟应答报文Delay_Resp。为了便于说明，同步信息和响应信息分别为PTP报文和响应的PTP报文。
本发明实施例在5G承载网络进行时钟同步时，1)接收PTP报文后，第一处理器对开销中的信息进行统一封装，开销中的信息包括PTP报文，同时，记录数据帧帧头的时间戳和相邻帧头之间的时钟信息，将封装的开销、时间戳和时钟信息发送至第二处理器。第二处理器解析出PTP报文，对PTP报文的时间戳进行修正处理，完成时钟频率和相位调整功能。2)向外发送作为响应的PTP报文，将响应的PTP报文进行统一封装，发送给第一处理器，第一处理器根据复帧字段信息和PTP报文发送频率插入到开销中，随数据帧向外发送。
通过本实施例时间戳的修正方法，对帧头进行均衡化处理，可以提高时间戳的精度，有效抑制AM码字或者FlexO和OTU中跨时钟域等因素对帧头抖动的影响，极大地提高了时钟同步精度，同步精度可达±4ns，满足FlexE、FlexO和OTU等5G承载网络的需求。
另外，本发明实施例根据同步发送指示发送PTP报文，在PTP报文传送间隔传送其他的报文信息，极大提高开销的带宽利用率；可以精确地控制PTP报文发送频率，同时不会引起数据流中的带宽抖动。可以灵活配置PTP报文，即便将来定义新的标准，也可以通过修改第二处理器进行扩展，有效提高芯片适用性，降低投片风险。
参见图4所示，本发明实施例还提供一种时钟同步系统，时钟同步系统包括第一处理器100和第二处理器200，第一处理器100的多个物理层通道收发携带同步信息及其响应信息的数据帧。
第一处理器100用于记录数据帧帧头的时间戳以及相邻帧头之间的时钟信息。
第二处理器200用于使用前述实施例的时间戳的修正方法对数据帧帧头的时间戳进行修正，得到修正的时间戳；还用于生成响应信息；以及根据修正的时间戳和同步信息及其响应信息进行时钟调整。
具体的，第一处理器100和第二处理器200之间通过数据包传输同步信息及其响应信息。
参见图4所示，第一处理器100包括接收侧检测模块110b、开销提取模块120、封装模块130、解析模块140、开销插入模块150和帧头生成模块160。第二处理器包括修正模块210b、开销解析模块220、PTP报文解析模块230、时钟调整模块240、PTP报文生成模块250和封装模块260。
接收侧检测模块110b用于记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量。
例如，对于FLEXO帧，多种不同的报文信息可以时分复用开销中的同一个物理层通道。接收侧检测模块110b用于从数据帧中检测帧头特征码型得到帧头信息。
帧头生成模块160用于根据第i路的发送侧控制信号，从缓存中读取相应的响应报文，并将其插入到数据帧中向外发送。
具体的，帧头生成模块160用于生成本地FlexE/FlexO帧头和包络信息。
开销插入模块150用于根据开销复帧指示信息生成PTP报文发送指示，以及将PTP报文的响应报文插入到开销中。
开销提取单元120用于从接收的数据帧中提取并缓存设定数量的开销后，生成组包请求，实现对开销的统一缓存控制。
第一处理器的封装单元130用于根据组包请求和PTP报文发送指示，封装成开销数据包后通过SGMII接口发送到第二处理器的解析单元。多个端口可以时分复用同一个串行接口。
具体的，开销数据包为以太网数据包，开销数据包的帧格式如图5A所示。图5A的帧结构包括前导码、目的地址、源地址、长度、请求复帧号、状态指示、起始复帧号、开销净荷和校验码。源地址为接收的数据帧的PHY的相关信息。状态指示为第一指定标识时，表示该数据包为提取的开销数据包，状态指示为第二指定标识时，表示该数据包为提取的开销数据包和复帧信息，将复帧信息以及缓存达到设定数量的开销数据组装成数据包。
第一处理器的封装单元130还用于将PTP报文发送指示组装成PTP报文发送指示数据包，如图5B的以太网数据包，图5B的帧结构包括前导码、目的地址、源地址、长度、请求复帧号、状态指示、填充字节和校验码。
第一处理器的解析模块140用于从封装模块260接收数据包，利用数据包中的目的地址和请求复帧信息等字段对响应的PTP报文进行解析。
开销插入模块150用于采用链式控制方法，对接收到的响应报文进行缓存控制。
第二处理器的解析单元220用于从第一处理器的封装单元130接收开销数据包和PTP报文发送指示数据包，并从中分别提取开销和PTP报文发送指示。
具体的，第二处理器的解析单元220根据接收到的数据包中的目的地址和请求复帧号提取PTP报文。
PTP报文解析模块230用于从开销中提取PTP报文并发送到时钟调整模块240。
修正模块210b用于从接收侧检测模块110b接收帧头的时间戳以及相邻帧头之间的时钟信息，如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳并发送到，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的时钟调整模块。对接收的数据帧帧头进行平滑处理，使得帧头分布均匀，并对时间戳进行修正。
具体的，修正模块210b还用于当当前的时钟信息偏离前N个时钟信息的平均值超出阈值范围时，将前N个时钟信息均设置为初始平均值，阈值范围和初始平均值是对多个时钟信息进行统计得到的。
时钟调整模块240用于根据PTP报文和数据帧帧头的时间戳进行时钟频率和相位同步，进而实现高精度时钟同步。
具体的，根据IEEE1588协议，对本地时钟进行频率和相位的调整。
PTP报文生成模块250用于根据PTP报文和时间戳生成响应报文，并进行缓存。
第二处理器的封装模块260用于根据PTP报文发送指示以及PTP报文的发送频率，将缓存的响应报文封装为数据包后通过SGMII接口传输到第一处理器的解析模块140。该数据包如图5C所示的以太网数据包，图5C的帧结构包括前导码、目的地址、源地址、长度、请求复帧号、开销净荷和校验码。
基于图4所示的时钟同步系统，以FLEXO帧为例，提取PTP报文的过程参见图6所示，包括：
S400第一处理器生成PTP报文发送指示，包括：
S401第一处理器的开销插入模块150根据数据帧复帧指示生成PTP报文发送指示。
S402第一处理器的封装模块130采用加权轮循调度算法调度n路PTP报文发送指示。
S410第一处理器的第i路接收侧检测模块110b从数据帧中检测帧头特征码型。
S420第一处理器的开销提取模块120提取并缓存特定数量的开销后生成组包请求。
S430第一处理器的封装模块130采用加权轮循调度算法调度n路组包请求。
S440第一处理器的封装模块130根据组包请求和PTP报文发送指示封装数据包。
S450第二处理器的解析模块220对数据包进行解析。
S460第二处理器的PTP报文解析模块230解析出PTP报文。
S470第二处理器的时钟调整模块240根据PTP报文和时间戳进行时钟频率和相位同步。
基于图4所示的时钟同步系统，以FLEXO帧为例，插入PTP报文的过程参见图7所示，包括：
S510第二处理器的PTP报文生成模块250根据PTP报文和时间戳生成响应报文，并进行缓存。
S520第二处理器的封装模块260根据PTP报文发送至少以及PTP报文的发送频率，将PTP报文封装为数据包后通过SGMII接口传输到第一处理器的解析模块。
S530第一处理器的解析模块140根据数据包中的目的地址和请求复帧信息等字段对响应报文进行解析。
S540第一处理器的开销插入模块150采用链式控制方法，对接收到的响应报文进行缓存控制。
S550帧头生成模块160根据第i路的发送侧控制信号，从缓存中读取相应的响应报文，并将其插入到数据帧中向外发送。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (12)

1.一种时间戳的修正方法，其特征在于，其包括：
记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；
如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。
2.如权利要求1所述的时间戳的修正方法，其特征在于，所述方法还包括：所述当前的时钟信息与前N个时钟信息的平均值的差值超出阈值范围时，将所述前N个时钟信息均设置为初始平均值。
3.如权利要求1所述的时间戳的修正方法，其特征在于：
所述前N个时钟信息按照记录顺序存储在预先创建的队列中。
4.如权利要求1所述的时间戳的修正方法，其特征在于：
所述时长为相邻帧头的所述时间戳之差；或者，
所述时长＝所述时钟周期数量×时钟周期。
5.一种时钟同步方法，其特征在于，其包括：
第一处理器的多个物理层通道收发携带同步信息及其响应信息的数据帧，并记录数据帧帧头的时间戳和相邻帧头之间的时钟信息；
第二处理器使用如权利要求1至4任一项所述的时间戳的修正方法对所述数据帧帧头的时间戳进行修正，得到修正的时间戳；生成所述响应信息；根据所述修正的时间戳和所述同步信息及其响应信息进行时钟调整。
6.如权利要求5所述的时钟同步方法，其特征在于：
所述第一处理器和所述第二处理器之间通过数据包传输所述同步信息及其响应信息。
7.一种时间戳的修正系统，其特征在于，其包括：
检测模块，其用于记录物理层通道接收的数据帧帧头的时间戳以及相邻帧头之间的时钟信息，时钟信息为时长或者时钟周期数量；
修正模块，其用于如果当前的时钟信息偏离前N个时钟信息的平均值，将当前数据帧帧头的时间戳向偏离的相反方向偏移，得到修正的时间戳，其中，N>1，且偏移的时间量是对多个时钟信息进行统计得到的。
8.如权利要求7所述的时间戳的修正系统，其特征在于：所述修正模块还用于所述当前的时钟信息与前N个时钟信息的平均值的差值超出阈值范围时，将所述前N个时钟信息均设置为初始平均值。
9.如权利要求7所述的时间戳的修正系统，其特征在于：
所述前N个时钟信息按照记录顺序存储在预先创建的队列中。
10.如权利要求7所述的时间戳的修正系统，其特征在于：
所述时长为相邻帧头的所述时间戳之差；或者，
所述时长＝所述时钟周期数量×时钟周期。
11.一种时钟同步系统，其特征在于：所述系统包括第一处理器和第二处理器，第一处理器的多个物理层通道收发携带同步信息及其响应信息的数据帧；
所述第一处理器用于记录所述数据帧帧头的时间戳以及相邻帧头之间的时钟信息；
所述第二处理器用于使用如权利要求1至4任一项所述的时间戳的修正方法对所述数据帧帧头的时间戳进行修正，得到修正的时间戳；还用于生成所述响应信息；以及根据所述修正的时间戳和所述同步信息及其响应信息进行时钟调整。
12.如权利要求11所述的时钟同步系统，其特征在于：
所述第一处理器和所述第二处理器之间通过数据包传输所述同步信息及其响应信息。
CN201910152760.7A 2019-02-28 2019-02-28 一种时间戳的修正方法、时钟同步方法及系统 Active CN109787703B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910152760.7A CN109787703B (zh) 2019-02-28 2019-02-28 一种时间戳的修正方法、时钟同步方法及系统
PCT/CN2019/124995 WO2020173175A1 (zh) 2019-02-28 2019-12-13 一种时间戳的修正方法、时钟同步方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910152760.7A CN109787703B (zh) 2019-02-28 2019-02-28 一种时间戳的修正方法、时钟同步方法及系统

Publications (2)

Publication Number Publication Date
CN109787703A true CN109787703A (zh) 2019-05-21
CN109787703B CN109787703B (zh) 2020-08-25

Family

ID=66485994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910152760.7A Active CN109787703B (zh) 2019-02-28 2019-02-28 一种时间戳的修正方法、时钟同步方法及系统

Country Status (2)

Country Link
CN (1) CN109787703B (zh)
WO (1) WO2020173175A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092789A (zh) * 2019-12-18 2020-05-01 歌尔微电子有限公司 数据传输方法、装置、设备及计算机可读存储介质
CN111478744A (zh) * 2020-03-27 2020-07-31 烽火通信科技股份有限公司 一种用于时间同步的误差调整方法及系统
WO2020173175A1 (zh) * 2019-02-28 2020-09-03 烽火通信科技股份有限公司 一种时间戳的修正方法、时钟同步方法及系统
CN112422388A (zh) * 2020-11-19 2021-02-26 深圳市信锐网科技术有限公司 一种通信装置、方法、系统及电子设备
CN112787739A (zh) * 2019-11-01 2021-05-11 烽火通信科技股份有限公司 一种高精度时间同步方法及系统
CN112822002A (zh) * 2021-01-04 2021-05-18 北京地平线信息技术有限公司 基于spi的通信方法及装置、电子设备和存储介质
CN113157046A (zh) * 2021-03-25 2021-07-23 山东英信计算机技术有限公司 一种服务器bmc时间管理方法、装置及系统
CN113746587A (zh) * 2020-05-29 2021-12-03 深圳市中兴微电子技术有限公司 一种时间戳信息传输方法、装置、设备和存储介质
CN114629589A (zh) * 2022-03-21 2022-06-14 新华三半导体技术有限公司 一种数据处理装置及方法
CN115482809A (zh) * 2022-09-19 2022-12-16 北京百度网讯科技有限公司 关键词检索方法、装置、电子设备以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453316A (zh) * 2007-11-30 2009-06-10 华为技术有限公司 时间信息同步系统及方法以及相关装置
US20140269778A1 (en) * 2013-03-14 2014-09-18 Altera Corporation Methods to achieve accurate time stamp in ieee 1588 for system with fec encoder
CN105846940A (zh) * 2016-03-30 2016-08-10 乐视控股（北京）有限公司 时间戳容错控制方法及装置
CN107070576A (zh) * 2017-03-15 2017-08-18 烽火通信科技股份有限公司 一种在otn设备间实现1588时间同步的系统及方法
CN108964820A (zh) * 2017-05-24 2018-12-07 中兴通讯股份有限公司 一种时钟处理方法、装置和ptp设备
CN109217965A (zh) * 2018-09-26 2019-01-15 杭州当虹科技股份有限公司 一种基于时间戳的SDIOverIP接收系统间同步方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106353B2 (en) * 2011-12-13 2015-08-11 Jds Uniphase Corporation Time synchronization for network testing equipment
CN104113517A (zh) * 2013-04-22 2014-10-22 华为技术有限公司 时间戳生成方法、装置及系统
CN106162860B (zh) * 2015-04-27 2020-01-03 华为技术有限公司 一种时间同步的方法及系统、网络设备
CN108155982B (zh) * 2016-12-02 2020-02-21 深圳市中兴微电子技术有限公司 一种时间戳处理方法及设备
CN109787703B (zh) * 2019-02-28 2020-08-25 烽火通信科技股份有限公司 一种时间戳的修正方法、时钟同步方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453316A (zh) * 2007-11-30 2009-06-10 华为技术有限公司 时间信息同步系统及方法以及相关装置
US20140269778A1 (en) * 2013-03-14 2014-09-18 Altera Corporation Methods to achieve accurate time stamp in ieee 1588 for system with fec encoder
CN105846940A (zh) * 2016-03-30 2016-08-10 乐视控股（北京）有限公司 时间戳容错控制方法及装置
CN107070576A (zh) * 2017-03-15 2017-08-18 烽火通信科技股份有限公司 一种在otn设备间实现1588时间同步的系统及方法
CN108964820A (zh) * 2017-05-24 2018-12-07 中兴通讯股份有限公司 一种时钟处理方法、装置和ptp设备
CN109217965A (zh) * 2018-09-26 2019-01-15 杭州当虹科技股份有限公司 一种基于时间戳的SDIOverIP接收系统间同步方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020173175A1 (zh) * 2019-02-28 2020-09-03 烽火通信科技股份有限公司 一种时间戳的修正方法、时钟同步方法及系统
CN112787739B (zh) * 2019-11-01 2022-04-12 烽火通信科技股份有限公司 一种高精度时间同步方法及系统
CN112787739A (zh) * 2019-11-01 2021-05-11 烽火通信科技股份有限公司 一种高精度时间同步方法及系统
CN111092789A (zh) * 2019-12-18 2020-05-01 歌尔微电子有限公司 数据传输方法、装置、设备及计算机可读存储介质
WO2021190080A1 (zh) * 2020-03-27 2021-09-30 烽火通信科技股份有限公司 一种用于时间同步的误差调整方法及系统
CN111478744A (zh) * 2020-03-27 2020-07-31 烽火通信科技股份有限公司 一种用于时间同步的误差调整方法及系统
CN111478744B (zh) * 2020-03-27 2022-02-08 烽火通信科技股份有限公司 一种用于时间同步的误差调整方法及系统
CN113746587A (zh) * 2020-05-29 2021-12-03 深圳市中兴微电子技术有限公司 一种时间戳信息传输方法、装置、设备和存储介质
CN112422388A (zh) * 2020-11-19 2021-02-26 深圳市信锐网科技术有限公司 一种通信装置、方法、系统及电子设备
CN112422388B (zh) * 2020-11-19 2022-06-17 深圳市信锐网科技术有限公司 一种通信装置、方法、系统及电子设备
CN112822002A (zh) * 2021-01-04 2021-05-18 北京地平线信息技术有限公司 基于spi的通信方法及装置、电子设备和存储介质
CN113157046A (zh) * 2021-03-25 2021-07-23 山东英信计算机技术有限公司 一种服务器bmc时间管理方法、装置及系统
CN113157046B (zh) * 2021-03-25 2023-03-28 山东英信计算机技术有限公司 一种服务器bmc时间管理方法、装置及系统
CN114629589A (zh) * 2022-03-21 2022-06-14 新华三半导体技术有限公司 一种数据处理装置及方法
CN115482809A (zh) * 2022-09-19 2022-12-16 北京百度网讯科技有限公司 关键词检索方法、装置、电子设备以及存储介质
CN115482809B (zh) * 2022-09-19 2023-08-11 北京百度网讯科技有限公司 关键词检索方法、装置、电子设备以及存储介质

Also Published As

Publication number Publication date
WO2020173175A1 (zh) 2020-09-03
CN109787703B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN109787703B (zh) 一种时间戳的修正方法、时钟同步方法及系统
US11824636B2 (en) Method and apparatus for sending and receiving clock synchronization packet
CN113508543B (zh) 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法
US11552721B2 (en) Clock synchronization method and apparatus
US7590139B2 (en) Method and apparatus for accommodating TDM traffic in an ethernet passive optical network
US7876785B2 (en) Transport of aggregated client packets
CN105450321B (zh) 一种网络数据传输方法及装置
US8149884B2 (en) Jitter buffer control method and communication apparatus
CN109699199B (zh) 一种报文处理的方法和网络设备
CN105610727B (zh) 一种网络数据传输方法及装置
WO2018120549A1 (zh) 以太网无源光网络时间戳处理方法和装置、存储介质
US20100284425A1 (en) System and method of using tdm variable frame lengths in a telecommunications network
US20110026654A1 (en) Network device of high-precision synchronization type, network system, and frame transfer method
WO2012012999A1 (zh) 一种基于时戳的时钟恢复方法及装置
EP3729752B1 (en) Data communication
US9225446B2 (en) Methods and apparatus for minimizing wander generation in constant bit rate asynchronously mapped digital transport systems
US20230388252A1 (en) Providing high assurance of end-to-end cpri circuit in a high jitter packet based fronthaul network
US11212233B2 (en) Packet-based communication
CN116112402A (zh) 一种带宽监控方法、系统、ptp设备及带宽计算设备
WO2014141681A1 (ja) 通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201222

Address after: 430000, 2nd floor, optical communication industrial building, Fenghuo Road, Guandong Industrial Park, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN FISILINK MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 430000 No. 6, High-tech Fourth Road, Donghu High-tech Development Zone, Wuhan City, Hubei Province

Patentee before: FIBERHOME TELECOMMUNICATION TECHNOLOGIES Co.,Ltd.

Patentee before: WUHAN FISILINK MICROELECTRONICS TECHNOLOGY Co.,Ltd.