CN109710566A - 基于fpga的动态局部可重构数字上变频方法及装置 - Google Patents

Abstract

本发明公开了一种基于FPGA的动态局部可重构数字上变频方法及装置。读取FPGA的静态区域和动态区域中的功能模块并进行综合实现，接收到上位机发送的基带数据包后，静态区域根据基带数据包中的应用需求通过局部动态配置控制模块向算法处理局部配置模块发送配置加载文件，从而使算法处理局部配置模块加载相对应的配置，完成数字上变频，输出所得的变频数据。通过静态区域根据应用需求动态调用动态区域中对应的配置，在一个FPGA芯片中实现对基带数据不同模式的上变频处理，基带数据不同的上变频处理被综合实现为一个单独的动态局部配置文件，简化了系统结构，极大地提高芯片的处理能力和适用范围。

Description

基于FPGA的动态局部可重构数字上变频方法及装置

技术领域

本发明涉及信号处理领域，特别是基于FPGA的动态局部可重构数字上变频方法及装置。

背景技术

目前，随着电子设备的性能不断提高，对FPGA等可编程逻辑器件的性能要求也越来越高，因此如何以尽量少的器件和尽可能小的体积来实现更多更复杂的功能是提高FPGA技术发展的关键。现有技术中，受限于产品的体积和功耗要求，往往将不同的上变频的设计实现分开，即不同的上变频分开设计，然后通过FPGA逻辑器件来应用实现。但是对基带信号通常需要进行不同方式的上变频处理，在面对较为复杂或变化较多的基带信号时，现有技术的方案需要设置多个FPGA来实现，无法满足体积和成本的要求。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种基于FPGA的动态局部可重构数字上变频方法及装置，在实际应用中能够在一个FPGA芯片中实现对基带数据不同模式的上变频处理，在简化系统结构，提高芯片性能。

本发明解决其问题所采用的技术方案是：

第一方面，本发明提供了一种基于FPGA的动态局部可重构数字上变频方法，包括以下步骤：

读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现，所述静态区域的功能模块包括局部动态配置控制模块，所述动态区域的功能模块包括算法处理局部配置模块；

读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；

所述算法处理局部配置模块根据配置加载文件加载对应的配置，实现基带数据的数字上变频，输出所得的变频数据。

进一步，所述静态区域的功能模块还包括MicroBlaze模块、系统配置模块、时钟模块、BRAM数据存储模块、多路转换DA-FIFO模块；所述动态区域的功能模块还包括功能输出选择模块，所述算法处理局部配置模块包括第一DDC算法处理局部配置模块、第二DDC算法处理局部配置模块和第三DDC算法处理局部配置模块。

进一步，所述并进行综合实现，还包括：获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中。

进一步，所述实现基带数据的数字上变频包括：在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现。

进一步，所述输出所得的变频数据具体包括以下步骤：

所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

进一步，所述静态区域和动态区域中的功能模块以RTL文件或网表文件的形式存储。

第二方面，本发明提供了一种基于FPGA的动态局部可重构数字上变频装置，包括以下装置：

功能模块实现单元，用于读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现，所述静态区域的功能模块包括局部动态配置控制模块，所述动态区域的功能模块包括算法处理局部配置模块；

基带数据包获取单元，用于读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

配置加载文件发送单元，用于所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；

变频数据输出单元，用于所述算法处理局部配置模块根据配置加载文件加载对应的配置，实现基带数据的数字上变频，输出所得的变频数据。

进一步，还包括以下装置：

配置文件获取单元，用于获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中；

数字上变频实现单元，用于在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现；

波形数据获取单元，用于所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

转换数据输出单元，用于将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

第三方面，本发明提供了一种基于FPGA的动态局部可重构数字上变频设备，包括至少一个控制处理器和用于与至少一个控制处理器通信连接的存储器；存储器存储有可被至少一个控制处理器执行的指令，指令被至少一个控制处理器执行，以使至少一个控制处理器能够执行如上所述的基于FPGA的动态局部可重构数字上变频方法。

第四方面，本发明提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于使计算机执行如上所述的基于FPGA的动态局部可重构数字上变频方法。

第五方面，本发明还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使计算机执行如上所述的基于FPGA的动态局部可重构数字上变频方法。

本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：本发明采用了一种基于FPGA的动态局部可重构数字上变频方法及装置。读取FPGA的静态区域和动态区域中的功能模块并进行综合实现，接收到上位机发送的基带数据包后，静态区域根据基带数据包中的应用需求通过局部动态配置控制模块向算法处理局部配置模块发送配置加载文件，从而使算法处理局部配置模块加载相对应的配置，完成数字上变频，输出所得的变频数据。相对比起现有技术不同上变频的设计实现分开的技术方案，本发明通过静态区域根据应用需求动态调用动态区域中对应的配置，在一个FPGA芯片中实现对基带数据不同模式的上变频处理，基带数据不同的上变频处理被综合实现为一个单独的动态局部配置文件，简化了系统结构，极大地提高芯片的处理能力和适用范围。

附图说明

下面结合附图和实例对本发明作进一步说明。

图1是本发明实施例一提供的一种基于FPGA的动态局部可重构数字上变频方法的流程图；

图2是本发明实施例一提供的一种基于FPGA的动态局部可重构数字上变频方法中FGPA的结构图；

图3是本发明实施例一提供的一种基于FPGA的动态局部可重构数字上变频方法中出所得的变频数据的流程图；

图4是本发明实施例一提供的一种基于FPGA的动态局部可重构数字上变频方法的完整步骤图；

图5是本发明实施例二提供的一种基于FPGA的动态局部可重构数字上变频装置的装置示意图；

图6是本发明实施例三提供的一种基于FPGA的动态局部可重构数字上变频设备的结构示意图。

具体实施方式

目前，随着电子设备的性能不断提高，对FPGA等可编程逻辑器件的性能要求也越来越高，因此如何以尽量少的器件和尽可能小的体积来实现更多更复杂的功能是提高FPGA技术发展的关键。现有技术中，受限于产品的体积和功耗要求，往往将不同的上变频的设计实现分开，即不同的上变频分开设计，然后通过FPGA逻辑器件来应用实现。但是对基带信号通常需要进行不同方式的上变频处理，在面对较为复杂或变化较多的基带信号时，现有技术的方案需要设置多个FPGA来实现，无法满足体积和成本的要求。

可重构技术是一种介于软件和硬件之间的新兴的计算方式，兼具了软件的通用性和硬件的高效性，FPGA局部动态可重构技术成为当前研究的热点。通过局部可重构技术的实施，可以在不影响静态模块功能的前提下，通过局部的重构功能实现新的功能。动态局部可重构技术应用于数字变频领域，可以在有限规模逻辑门的FPGA等可编程逻辑器件中实现上下变频设计，降低器件开发成本和产品的功耗，提高了方案的灵活性。

基于此，本发明采用了一种基于FPGA的动态局部可重构数字上变频方法及装置。读取FPGA的静态区域和动态区域中的功能模块并进行综合实现，接收到上位机发送的基带数据包后，静态区域根据基带数据包中的应用需求通过局部动态配置控制模块向算法处理局部配置模块发送配置加载文件，从而使算法处理局部配置模块加载相对应的配置，完成数字上变频，输出所得的变频数据。相对比起现有技术不同上变频的设计实现分开的技术方案，本发明通过静态区域根据应用需求动态调用动态区域中对应的配置，在一个FPGA芯片中实现对基带数据不同模式的上变频处理，基带数据不同的上变频处理被综合实现为一个单独的动态局部配置文件，简化了系统结构，极大地提高芯片的处理能力和适用范围。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。

参照图1，本发明实施例的一种基于FPGA的动态局部可重构数字上变频方法，包括以下步骤：

步骤S1，读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现，所述静态区域的功能模块包括局部动态配置控制模块，所述动态区域的功能模块包括算法处理局部配置模块；

步骤S2，读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

步骤S3，所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；

步骤S4，所述算法处理局部配置模块根据配置加载文件加载对应的配置，实现基带数据的数字上变频，输出所得的变频数据。

其中，在本实施例中，所述读取FPGA中的功能模块是读取所有功能模块，也可以根据用户需求读取部分模块，本实施例中优选根据用户需求读取部分模块，有利于节约芯片的资源，提高处理能力。

其中，在本实施例中，基带数据优选通过上位机提供，采用UDP协议将基带数据包发送给下位机使用；上位机根据实际的应用需求，向下位机发送指令，指示动态区域加载相应的配置文件。

参考图2，进一步，在本发明的另一个实施例中，所述静态区域的功能模块还包括MicroBlaze模块、系统配置模块、时钟模块、BRAM数据存储模块、多路转换DA-FIFO模块；所述动态区域的功能模块还包括功能输出选择模块，所述算法处理局部配置模块包括第一DDC算法处理局部配置模块、第二DDC算法处理局部配置模块和第三DDC算法处理局部配置模块。

其中，在本实施例中，常用的MicroBlaze模块、系统配置模块由C语言设计完成，搭建一个供给FPGA使用的硬件测试平台；时钟模块、BRAM数据存储模块、动态配置模块和多路转换DA-FIFO模块以及其他控制器功能模块采用Verilog+Matlab设计完成。

其中，在本实施例中，优选在各个功能模块经过搭建相应的验证平台，完成功能验证确保达到设计文档的设计要求，并以RTL或者网表文件的形式存储。

其中，在本实施例中，优选采用如附图2所述的结构，所述上位机与FPGA的Microblaze CPU，即Microblaze模块相连接，从而实现基带数据的输入。

其中，本实施例中优选采用3组BRAM数据存储模块，包括BRAM1,BRAM2和BRAM3，其中每个BRAM数据存储模块分别包括A和B两个端口，本实施例中Microblaze模块与BRAM数据存储模块之间为一个通道，并且通过AXI总线连接以完成数据传输。

其中，在本实施例中，系统时钟CLK优选SI5341模块提供，并且输入至FPGA的时钟模块中，所述时钟模块与动态区域相连接。

进一步，在本发明的另一个实施例中，所述并进行综合实现，还包括：获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中。

其中，在本实施例中，优选综合实现后获取配置文件，并存储到FPGA配置flash中，具体步骤为评估生成的全局配置BIT文件和三个局部配置BIT文件的大小，划分FPGA配置的Flash地址，写入相应的地址中。

进一步，在本发明的另一个实施例中，所述实现基带数据的数字上变频包括：在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现。

参考图3，进一步，在本发明的另一个实施例中，所述输出所得的变频数据具体包括以下步骤：

步骤S41，所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

步骤S42，将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

进一步，在本发明的另一个实施例中，所述静态区域和动态区域中的功能模块以RTL文件或网表文件的形式存储。

参考图4，另外，本发明的另一个实施例还提供了一种基于FPGA的动态局部可重构数字上变频方法，包括以下步骤：

步骤S100，读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现；

步骤S110，获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中；

步骤S200，读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

步骤S300，所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；

步骤S400，所述算法处理局部配置模块根据配置加载文件加载对应的配置；

步骤S410，在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现；

步骤S420，所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

步骤S430，将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

其中，在本实施例中，读取FPGA的静态区域和动态区域中的功能模块并进行综合实现，接收到上位机发送的基带数据包后，静态区域根据基带数据包中的应用需求通过局部动态配置控制模块向算法处理局部配置模块发送配置加载文件，从而使算法处理局部配置模块加载相对应的配置，完成数字上变频，输出所得的变频数据。相对比起现有技术不同上变频的设计实现分开的技术方案，本发明通过静态区域根据应用需求动态调用动态区域中对应的配置，在一个FPGA芯片中实现对基带数据不同模式的上变频处理，基带数据不同的上变频处理被综合实现为一个单独的动态局部配置文件，简化了系统结构，极大地提高芯片的处理能力和适用范围。

参照图5，本发明的第二实施例还提供了一种基于FPGA的动态局部可重构数字上变频装置，在该基于FPGA的动态局部可重构数字上变频装置1000中，包括但不限于：功能模块实现单元1100、基带数据包获取单元1200、配置加载文件发送单元1300、变频数据输出单元1400和恢复巡检单元1500。

其中，功能模块实现单元1100用于读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现，所述静态区域的功能模块包括局部动态配置控制模块，所述动态区域的功能模块包括算法处理局部配置模块；

基带数据包获取单元1200用于读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

配置加载文件发送单元1300用于所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；

变频数据输出单元1400用于所述算法处理局部配置模块根据配置加载文件加载对应的配置，实现基带数据的数字上变频，输出所得的变频数据。

进一步，本发明的另一个实施例中，还包括但不限于：配置文件获取单元1110、避障信号发送单元1320和预警信号消除单元1510。

其中，配置文件获取单元1110用于获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中；

数字上变频实现单元1410用于在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现；

波形数据获取单元1420用于所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

转换数据输出单元1430用于将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

参照图6，本发明的实施例三还提供了一种基于FPGA的动态局部可重构数字上变频设备，该基于FPGA的动态局部可重构数字上变频设备6000可以是任意类型的智能终端，例如手机、平板电脑、个人计算机等。

具体地，该基于FPGA的动态局部可重构数字上变频设备6000包括：一个或多个控制处理器6001和存储器6002，图6中以一个控制处理器6001为例。

控制处理器6001和存储器6002可以通过总线或者其他方式连接，图6中以通过总线连接为例。

存储器6002作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本发明实施例中的基于FPGA的动态局部可重构数字上变频设备对应的程序指令/模块，例如，图5中所示的功能模块实现单元1100和基带数据包获取单元1200。控制处理器6001通过运行存储在存储器6002中的非暂态软件程序、指令以及模块，从而执行基于FPGA的动态局部可重构数字上变频装置1000的各种功能应用以及数据处理，即实现上述方法实施例的基于FPGA的动态局部可重构数字上变频方法。

存储器6002可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据基于FPGA的动态局部可重构数字上变频装置1000的使用所创建的数据等。此外，存储器6002可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器6002可选包括相对于控制处理器6001远程设置的存储器，这些远程存储器可以通过网络连接至该基于FPGA的动态局部可重构数字上变频设备6000。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

所述一个或者多个模块存储在所述存储器6002中，当被所述一个或者多个控制处理器6001执行时，执行上述方法实施例中的基于FPGA的动态局部可重构数字上变频方法，例如，执行以上描述的图1中的方法步骤S1至S3，图2中的方法步骤S41至S42，实现图5中的单元1100-1400的功能。

本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个控制处理器执行，例如，被图6中的一个控制处理器6001执行，可使得上述一个或多个控制处理器6001执行上述方法实施例中的基于FPGA的动态局部可重构数字上变频方法，例如，执行以上描述的图1中的方法步骤S1至S3，图2中的方法步骤S41至S42，实现图5中的单元1100-1400的功能。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

通过以上的实施方式的描述，本领域技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现。本领域技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ReadOnly Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。

以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种基于FPGA的动态局部可重构数字上变频方法，其特征在于，包括以下步骤：

读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现，所述静态区域的功能模块包括局部动态配置控制模块，所述动态区域的功能模块包括算法处理局部配置模块；

读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；

所述算法处理局部配置模块根据配置加载文件加载对应的配置，实现基带数据的数字上变频，输出所得的变频数据。

2.根据权利要求1所述的一种基于FPGA的动态局部可重构数字上变频方法，其特征在于：所述静态区域的功能模块还包括MicroBlaze模块、系统配置模块、时钟模块、BRAM数据存储模块、多路转换DA-FIFO模块；所述动态区域的功能模块还包括功能输出选择模块，所述算法处理局部配置模块包括第一DDC算法处理局部配置模块、第二DDC算法处理局部配置模块和第三DDC算法处理局部配置模块。

3.根据权利要求1所述的一种基于FPGA的动态局部可重构数字上变频方法，其特征在于，所述并进行综合实现，还包括：获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中。

4.根据权利要求1所述的一种基于FPGA的动态局部可重构数字上变频方法，其特征在于，所述实现基带数据的数字上变频包括：在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现。

5.根据权利要求2所述的一种基于FPGA的动态局部可重构数字上变频方法，其特征在于，所述输出所得的变频数据具体包括以下步骤：所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

6.根据权利要求1所述的一种基于FPGA的动态局部可重构数字上变频方法，其特征在于：所述静态区域和动态区域中的功能模块以RTL文件或网表文件的形式存储。

7.一种基于FPGA的动态局部可重构数字上变频装置，其特征在于，包括以下装置：

功能模块实现单元，用于读取FPGA中的静态区域和动态区域的功能模块，并进行综合实现，所述静态区域的功能模块包括局部动态配置控制模块，所述动态区域的功能模块包括算法处理局部配置模块；基带数据包获取单元，用于读取上位机发送的基带数据包，所述基带数据包包括基带数据和应用需求；

配置加载文件发送单元，用于所述局部动态配置控制模块根据所述应用需求向算法处理局部配置模块发送配置加载文件；变频数据输出单元，用于所述算法处理局部配置模块根据配置加载文件加载对应的配置，实现基带数据的数字上变频，输出所得的变频数据。

8.根据权利要求7所述的基于FPGA的动态局部可重构数字上变频装置，其特征在于，还包括以下装置：

配置文件获取单元，用于获取综合实现后的配置文件，将配置文件写入FPGA配置Flash的不同地址中；

数字上变频实现单元，用于在算法处理局部配置模块中，对基带数据进行解析、提取和算法实现；

波形数据获取单元，用于所述基带数据经过加载到FPGA动态区域的算法处理局部配置模块的处理，经过频谱搬移、正交混频，输出相对应的波形数据；

转换数据输出单元，用于将所述波形数据发送至功能选择模块，再输出至多路转换DA-FIFO模块中，通过转换将数据输出到DA子板中。

9.一种基于FPGA的动态局部可重构数字上变频设备，其特征在于：包括至少一个控制处理器和用于与所述至少一个控制处理器所通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1-6任一项所述的一种基于FPGA的动态局部可重构数字上变频方法。

10.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1-6任一项所述的一种基于FPGA的动态局部可重构数字上变频方法。