CN109698138A - 半导体失效定位测试单元及其失效定位方法 - Google Patents

半导体失效定位测试单元及其失效定位方法 Download PDF

Info

Publication number
CN109698138A
CN109698138A CN201811580999.6A CN201811580999A CN109698138A CN 109698138 A CN109698138 A CN 109698138A CN 201811580999 A CN201811580999 A CN 201811580999A CN 109698138 A CN109698138 A CN 109698138A
Authority
CN
China
Prior art keywords
bonding line
metal layer
test unit
semiconductor failure
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811580999.6A
Other languages
English (en)
Other versions
CN109698138B (zh
Inventor
李金�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811580999.6A priority Critical patent/CN109698138B/zh
Publication of CN109698138A publication Critical patent/CN109698138A/zh
Application granted granted Critical
Publication of CN109698138B publication Critical patent/CN109698138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种半导体失效定位测试单元，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线和第二类键合线，相邻的第一类键合线之间通过第二类键合线连接，所述第一类键合线的长度大于第二类键合线，其中，所述第一类键合线设置在金属层一中，所述第二类键合线设置在金属层二中，所述金属层一和金属层二是不同的金属层。本发明还公开了一种半导体失效定位方法。本发明的半导体失效定位测试单元及其失效定位方法使用现有失效定位分析仪器能快速、准确抓取故障点(热点/Hot Spot)位置的半导体失效定位测试单元。

Description

半导体失效定位测试单元及其失效定位方法
技术领域
本发明涉及半导体领域，特别是涉及一种在wafer加工中为了监测工艺而加入在wafer固定位置的半导体失效定位测试单元。本发明还涉及一种利用所述半导体失效定位测试单元进行半导体失效定位的方法。
背景技术
随着半导体制程的减小和低功耗产品工作电压的降低，snake-comb testkey结构金属层短路漏电流也变得很小，28nm制程在微安甚至纳安级别，并不容易被常规的EMMI/OBIRCH/THERMAL等测试仪器抓取到hotspot；尤其当这种结构放在metal 1层时，由于metal1下面仍然有各种测试结构，比如SiGe和Poly局部突起导致metal 1short，这种漏电流并不容易抓取到hotsopt。经过大量的FA测试经验发现，同型材质short导致的testkey短路，在测试原理上也不容易被EMMI/OBIRCH/Thermal定位到失效位置。这样对找到短路失效位置和原因有了更大的挑战。
常规的snake-comb testkey结构把所有金属都放在同一层，互相交错的结构不利于用FIB截取相隔区域。发生短路后，整个区域实际上都是连接在一起的，无法利用SEM-VC来抓取失效位置,给FA失效定位带来费时费力的挑战。
热发射显微镜系统(Thermal Emission microscopy system)，是半导体失效分析和缺陷定位的常用的三大手段之一,是通过接收故障点产生的热辐射异常来定位故障点(热点/Hot Spot)位置。
微光显微镜(Emission Microscope,EMMI)是一种相当有用且效率极高的分析工具。主要侦测IC内部所放出光子。在IC元件中，EHP(Electron Hole Pairs)Recombination会放出光子(Photon)。
光诱导电阻变化(OBIRCH)模式能快速准确的进行IC中元件的短路、布线和通孔互联中的空洞、金属中的硅沉积等缺陷。其工作原理是利用激光束在恒定电压下的器件表面进行扫描，激光束部分能量转化为热能，如果金属互联线存在缺陷，缺陷处温度将无法迅速通过金属线传导散开，这将导致缺陷处温度累计升高，并进一步引起金属线电阻以及电流变化，通过变化区域与激光束扫描位置的对应，定位缺陷位置。OBIRCH模式具有高分辨能力，其测试精度可达nA级。
发明内容
本发明要解决的技术问题是一种使用现有失效定位分析仪器能快速、准确抓取故障点(热点/Hot Spot)位置的半导体失效定位测试单元。
本发明还提供了一种利用所述半导体失效定位测试单元的半导体失效定位方法。
为解决上述技术问题，本发明提供的半导体失效定位测试单元(Snake-Combtestkey)，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线和第二类键合线，相邻的第一类键合线之间通过第二类键合线连接，所述第一类键合线的长度大于第二类键合线，其中：所述第一类键合线设置在金属层一中，所述第二类键合线设置在金属层二中，所述金属层一和金属层二是不同的金属层。
进一步改进所述的半导体失效定位测试单元，所述金属层一和金属层二是相邻的金属层。
进一步改进所述的半导体失效定位测试单元，所述金属层一和金属层二是不相邻的金属层。
进一步改进所述的半导体失效定位测试单元，所述金属层二在金属层一上方。
进一步改进所述的半导体失效定位测试单元，所述第二类键合线通过VIA结构与位于其垂直方向的第一类键合线连接。
进一步改进所述的半导体失效定位测试单元，所述第一类键合线和第二类键合线是同型材质制造。
进一步改进所述的半导体失效定位测试单元，所述第一类键合线和第二类键合线由铜材质制造。
进一步改进所述的半导体失效定位测试单元，所述第一类键合线和第二类键合线是不同型材质制造。
本发明提供一种利用上述任意一项所述半导体失效定位测试单元的半导体失效定位方法，通过失效定位分析仪器对所述半导体失效定位测试单元进行失效定位。
进一步改进所述的半导体失效定位方法，所述失效定位分析仪器是EMMI、OBIRCH或Thermal。
本发明通过改进snake-comb testkey的结构：将Snake短线(第二类键合线)做到金属层二(Metal 2),再通过Via1与Snake长线(第一类键合线)连接起来，该结构整体上仍是一条完整的Snake。在不影响对testkey短路监控的前提下，将更有利于后续FA对失效位置的定位。本发明的测试单元结构中，研磨delayer到金属层一(Metal1)时，已将金属层二(Metal 2)Snake短线(第二类键合线)磨掉，snake在金属层一(Metal1)只留下是一条条相隔的金属线(第一类键合线)。此时，利用Nanoprobe探针在comb端加电压，整条comb和与comb短路的部分，都会有Voltage Contrast的出现，从而精确定位到发生短路的某条第一类键合线。通过本发明测试单元结构可以较为快速、方便、准确的抓到短路Hotspot，减少了OBIRCH/Thermal等复杂仪器的操作，节省时间的同时，抓取的Hotspot更加真实。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有半导体失效定位测试单元结构示意图。
图2是本发明半导体失效定位测试单元结构第一实施例示意图。
图3是本发明半导体失效定位测试单元一实施例局部侧视示意图。
图4是本发明半导体失效定位测试单元测试效果示意图。
附图标记说明
A失效(短路)点
B是第一类键合线
C是第二类键合线
D是VIA结构/VIA孔
M1金属层一
M2金属层二
具体实施方式
如图2、图3所示，本发明提供的半导体失效定位测试单元(Snake-Comb testkey)第一实施例，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线B和第二类键合线C，相邻的第一类键合线B之间通过第二类键合线C连接，所述第一类键合线B的长度大于第二类键合线C；
申请人对第一类键合线B和第二类键合线C的划分以图2为例进一步说明。第一类键合线B布置方向为第一方向，图2中是竖直方向。第二类键合线C布置方向为第二方向，图2中是水平方向。第二类键合线C用于将两根第一类键合线B连接，并且，第一类键合线B的长度大于第二类键合线C。
其中，所述第一类键合线设置在金属层一M1中，所述第二类键合线设置在金属层二M2中，所述金属层一M1和金属层二M2是不同的金属层。第一类键合线B和第二类键合线C形成错层的空间结构。
本发明提供的半导体失效定位测试单元(Snake-Comb testkey)第二实施例，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线B和第二类键合线C，相邻的第一类键合线B之间通过第二类键合线C连接，所述第一类键合线B的长度大于第二类键合线C；
申请人对第一类键合线B和第二类键合线C的划分以图2为例进一步说明。第一类键合线B布置方向为第一方向，图2中是竖直方向。第二类键合线C布置方向为第二方向，图2中是水平方向。第二类键合线C用于将两根第一类键合线B连接，并且，第一类键合线B的长度大于第二类键合线C。
其中，所述第一类键合线设置在金属层一M1中，所述第二类键合线设置在金属层二M2中，所述金属层一M1和金属层二M2是相邻不同的金属层。假设金属层一M1即为半导体器件的第一金属层M1，则金属层二是位于第一金属层M1上方的半导体器件的第二金属层M2，第一类键合线B和第二类键合线C形成错层的空间结构。
本发明提供的半导体失效定位测试单元(Snake-Comb testkey)第三实施例，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线B和第二类键合线C，相邻的第一类键合线B之间通过第二类键合线C连接，所述第一类键合线B的长度大于第二类键合线C；
申请人对第一类键合线B和第二类键合线C的划分以图2为例进一步说明。第一类键合线B布置方向为第一方向，图2中是竖直方向。第二类键合线C布置方向为第二方向，图2中是水平方向。第二类键合线C用于将两根第一类键合线B连接，并且，第一类键合线B的长度大于第二类键合线C。
其中，所述第一类键合线设置在金属层一M1中，所述第二类键合线设置在金属层二M2中，所述金属层一M1和金属层二M2是不相邻的金属层。假设金属层一M1即为半导体器件的第一金属层M1，则金属层二是位于第一金属层M1上方的半导体器件的任意金属层，比如半导体器件的第三金属层M3，第一类键合线B和第二类键合线C形成错层的空间结构。
本发明提供的半导体失效定位测试单元(Snake-Comb testkey)第四实施例，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线B和第二类键合线C，相邻的第一类键合线B之间通过第二类键合线C连接，所述第一类键合线B的长度大于第二类键合线C；
申请人对第一类键合线B和第二类键合线C的划分以图2为例进一步说明。第一类键合线B布置方向为第一方向，图2中是竖直方向。第二类键合线C布置方向为第二方向，图2中是水平方向。第二类键合线C用于将两根第一类键合线B连接，并且，第一类键合线B的长度大于第二类键合线C。
其中，所述第一类键合线设置在金属层一M1中，所述第二类键合线设置在金属层二M2中，所述金属层一M1和金属层二M2是相邻不同的金属层。假设金属层一M1即为半导体器件的第一金属层M1，则金属层二是位于第一金属层M1上方的半导体器件的第二金属层M2，所述第二类键合线C通过VIA结构D与位于其垂直方向的第一类键合线B连接，第一类键合线B和第二类键合线C形成错层的空间结构。
上述任意实施例中的第一类键合线B和第二类键合线C可以是同型材质制造，例如铜，也可以是不同型材质制造。
本发明提供一种利用上述任意一实施例所述半导体失效定位测试单元的半导体失效定位方法，通过失效定位分析仪器对所述半导体失效定位测试单元进行失效定位。
其中，所述失效定位分析仪器是EMMI、OBIRCH或Thermal。
比如，利用Nanoprobe探针在comb端加电压，整条comb和与comb短路的部分，都会有Voltage Contrast的出现，从而精确定位到发生短路的某条第一类键合线B。通过本发明测试单元结构可以较为快速、方便、准确的抓到短路Hotspot，减少了OBIRCH/Thermal等复杂仪器的操作，节省时间的同时，抓取的Hotspot更加真实。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种半导体失效定位测试单元，所述测试单元是位于金属层中的梳折状结构，所述测试单元的键合线划分为第一类键合线和第二类键合线，相邻的第一类键合线之间通过第二类键合线连接，所述第一类键合线的长度大于第二类键合线，其特征在于：所述第一类键合线设置在金属层一中，所述第二类键合线设置在金属层二中，所述金属层一和金属层二是不同的金属层。
2.如权利要求1所述的半导体失效定位测试单元，其特征在于：所述金属层一和金属层二是相邻的金属层。
3.如权利要求1所述的半导体失效定位测试单元，其特征在于：所述金属层一和金属层二是不相邻的金属层。
4.如权利要求1所述的半导体失效定位测试单元，其特征在于：所述金属层二在金属层一上方。
5.如权利要求1所述的半导体失效定位测试单元，其特征在于：所述第二类键合线通过VIA结构与位于其垂直方向的第一类键合线连接。
6.如权利要求1所述的半导体失效定位测试单元，其特征在于：所述第一类键合线和第二类键合线是同型材质制造。
7.如权利要求6所述的半导体失效定位测试单元，其特征在于：所述第一类键合线和第二类键合线由铜材质制造。
8.如权利要求1所述的半导体失效定位测试单元，其特征在于：所述第一类键合线和第二类键合线是不同型材质制造。
9.一种利用权利要求1-8任意一项所述半导体失效定位测试单元的半导体失效定位方法，其特征在于：通过失效定位分析仪器对所述半导体失效定位测试单元进行失效定位。
10.如权利要求9所述的半导体失效定位方法，其特征在于：所述失效定位分析仪器是EMMI、OBIRCH或Thermal。
CN201811580999.6A 2018-12-24 2018-12-24 半导体失效定位测试单元及其失效定位方法 Active CN109698138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811580999.6A CN109698138B (zh) 2018-12-24 2018-12-24 半导体失效定位测试单元及其失效定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811580999.6A CN109698138B (zh) 2018-12-24 2018-12-24 半导体失效定位测试单元及其失效定位方法

Publications (2)

Publication Number Publication Date
CN109698138A true CN109698138A (zh) 2019-04-30
CN109698138B CN109698138B (zh) 2021-06-15

Family

ID=66231863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811580999.6A Active CN109698138B (zh) 2018-12-24 2018-12-24 半导体失效定位测试单元及其失效定位方法

Country Status (1)

Country Link
CN (1) CN109698138B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477262A (zh) * 2020-04-07 2020-07-31 武汉新芯集成电路制造有限公司 半导体器件的失效分析方法
CN114236364A (zh) * 2022-02-24 2022-03-25 上海聚跃检测技术有限公司 一种集成电路芯片的失效分析方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386167A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件结构
CN107037350A (zh) * 2015-09-23 2017-08-11 格罗方德半导体公司 具有监控链及测试导线的集成电路测试结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386167A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件结构
CN107037350A (zh) * 2015-09-23 2017-08-11 格罗方德半导体公司 具有监控链及测试导线的集成电路测试结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477262A (zh) * 2020-04-07 2020-07-31 武汉新芯集成电路制造有限公司 半导体器件的失效分析方法
CN111477262B (zh) * 2020-04-07 2022-05-31 武汉新芯集成电路制造有限公司 半导体器件的失效分析方法
CN114236364A (zh) * 2022-02-24 2022-03-25 上海聚跃检测技术有限公司 一种集成电路芯片的失效分析方法及系统

Also Published As

Publication number Publication date
CN109698138B (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
US6895346B2 (en) Method for test conditions
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
CN110838479B (zh) 测试结构、失效分析定位方法及失效分析方法
CN102760727B (zh) 互连线电迁移的测试装置及方法
CN109698138A (zh) 半导体失效定位测试单元及其失效定位方法
TW202008485A (zh) 晶圓級測試方法及其測試結構
WO2014097448A1 (ja) 炭化珪素半導体装置の製造方法
CN111477262B (zh) 半导体器件的失效分析方法
CN206282851U (zh) 半导体测试结构
US7715997B2 (en) Intelligent inspection based on test chip probe failure maps
JP3955445B2 (ja) 半導体装置の検査方法及び試料検査装置
Rodríguez-Montañés et al. Bridging defects resistance in the metal layer of a CMOS process
CN102385017B (zh) 一种短路缺陷测试装置和方法
Deligente Defect Localization on MIM Capacitor Array by Circuit Edit using Focused-Ion Beam (FIB)
Lamy et al. How effective are failure analysis methods for the 65nm CMOS technology node?
Li et al. Imaging-based NDT methods for electronic devices
JP2005347773A (ja) 試料検査装置
CN101188205B (zh) 测试铝膨胀缺陷的方法
Qu et al. Analytical and Measurement-Based Method for Diagnosing the Fault of Channels in TSV-Based 3D ICs
US7078248B2 (en) Method and structure for defect monitoring of semiconductor devices using power bus wiring grids
Faraby et al. Efficient fault isolation and failure analysis methods to root cause defects in microprocessors
JP2002203882A (ja) 電子デバイスの製造方法
KR20100099516A (ko) 검사용 구조물
Jacobs et al. Fault isolation approaches for nanoscale TSV interconnects in 3D heterogenous integration
JP2001267386A (ja) 半導体装置用テスト回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant