CN109686668A - 一种埋芯流程前置的集成电路封装方法及封装结构 - Google Patents

一种埋芯流程前置的集成电路封装方法及封装结构 Download PDF

Info

Publication number
CN109686668A
CN109686668A CN201811400829.5A CN201811400829A CN109686668A CN 109686668 A CN109686668 A CN 109686668A CN 201811400829 A CN201811400829 A CN 201811400829A CN 109686668 A CN109686668 A CN 109686668A
Authority
CN
China
Prior art keywords
actively
encapsulating material
wiring layer
hole
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811400829.5A
Other languages
English (en)
Inventor
顾敏
洪业杰
谢炳森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Yueya Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co Ltd filed Critical Zhuhai Yueya Semiconductor Co Ltd
Priority to CN201811400829.5A priority Critical patent/CN109686668A/zh
Publication of CN109686668A publication Critical patent/CN109686668A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种埋芯流程前置的集成电路封装方法及封装结构。本发明一方面采用可移除、可循环使用的承载件替代传统封装中的有机物框架和金属框架，有效降低了生产成本；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，进一步降低生产成本；第三方面，通过在插件内嵌入主动和/或被动器件并与封装材料无缝连接，避免不同界面间连接的应力问题和结合力问题，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。本发明可广泛应用于各种集成电路封装。

Description

一种埋芯流程前置的集成电路封装方法及封装结构
技术领域
本发明涉及系统级封装领域，尤其涉及一种埋芯基板的封装方法及封装结构。
背景技术
集成电路封装：把晶圆厂生产出来的集成电路裸片(Die)以及无源器件(电阻、电容等)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
在对于越来越复杂的电子元件的小型化需求的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。集成电路演化的总体推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性的封装产品。这种封装产品的总体要求是高可靠性和适当的电气性能、薄度、刚度、平整度，热性好，体积小和有竞争力的单价。
实现集成电路封装技术的几种广泛实施的键合方式是引线键合(Wire Bonding)、倒装键合(Flip Chip Bonding)和载带键合(TAB—Tape Automatic Bonding)。其中，引线键合与载带键合方式成本高，工艺流程简单，只能适用引脚数比较少的封装方式；倒装键合技术的工艺流程相对复杂，对I/O Pad上的锡铅球体积要求十分严格，且必须要在贴片前整平，否则会影响焊球和焊盘的可靠对位。
现有技术中，实现埋芯封装的方法通常需要一种支撑框架，如铜板或有机树脂板，而且这种支撑板必须根据客户的设计事先铣出(铣床)、或冲压、或蚀刻出需要放置主动或/和被动器件的槽，铣槽的方法耗时长，随着器件的增加，成本成倍增加，冲压需要开模，成本高，且对于小器件/小间距没法实现，铜板可以用蚀刻的方法形成槽，但重量太高，不适合轻、薄的市场趋势。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种可有效改善芯片电性能、工艺流程简单、制作成本低的埋芯流程前置的集成电路封装方法及封装结构。
本发明所采用的技术方案是：
第一方面，本发明提供一种埋芯流程前置的集成电路封装方法，包括：
在承载件上设置主动和/或被动器件；
采用封装材料封装所述主动和/或被动器件；去除承载件，且所述主动和/或被动器件的第一表面的电接触点从所述封装材料的第一表面外露；
在所述封装材料第一表面形成第一布线层且在第二表面形成第二布线层；以使所述第一布线层与所述主动和/或被动器件第一表面的电接触点电连接，。
优选的，所述方法还包括步骤：
形成贯穿所述封装材料第一表面和与第一表面相对的第二表面的通孔；
在所述通孔中填充金属使得通孔电性导通；
所述第一布线层通过通孔与第二布线层电连接。
优选的，所述步骤在承载件上设置主动和/或被动器件，具体为：所述主动和/或被动器件的第一表面朝下，所述主动和/或被动器件与第一表面相对的第二表面朝上；
所述方法还包括步骤：
在所述主动和/或被动器件的第二表面区域形成开口，使得所述主动和/或被动器件的第二表面外露。
优选的，所述步骤在承载件上设置主动和/或被动器件，具体包括：
在承载件上贴双面胶带；
将主动和/或被动元器件贴在双面胶带上固定，且所述主动和/或被动器件第一表面贴在双面胶带上。
优选的，所述双面胶带具有第一粘附面和第二粘附面，所述第一粘附面的粘性小于所述第二粘附面的粘性，所述第一粘附面用于粘附主动和/或被动器件，所述第二粘附面用于粘附承载件。
优选的，所述承载件为玻璃板或去铜树脂板，所述双面胶带为热解胶带，所述封装材料为树脂材料。
优选的，所述步骤采用封装材料封装所述主动和/或被动器件，具体为：
采用封装材料封装所述主动和/或被动器件，所述封装材料的第二表面覆有表面铜箔或者所述封装材料的内部设置有箔丝。
优选的，所述步骤形成贯穿所述封装材料第一表面和第二表面的通孔，具体包括：
利用镭射钻孔工艺钻孔，形成贯穿所述封装材料第一表面和第二表面的通孔。
所述步骤在所述通孔中填充金属使得通孔电性导通，具体包括：
采用PTH工艺或Sputter工艺在通孔中形成导通层，使得通孔电性导通。
优选的，所述步骤在所述封装材料第一表面形成第一布线层且在第二表面形成第二布线层，具体包括：
采用Pattern Plating工艺分别在所述封装材料第一表面形成第一布线层且在第二表面形成第二布线层且进一步填充通孔。
优选的，所述方法还包括步骤：按照第一工艺流程进行单面或双面增长形成多层板结构。
优选的，所述方法还包括步骤：覆以阻焊层，并对封装表面处理。
第二方面，本发明提供一种集成电路封装结构，包括封装材料和通孔，所述封装材料中封装有主动和/或被动器件，所述封装材料包括第一表面和与第一表面相对的第二表面；所述第一表面设置有第一布线层，所述主动和/或被动器件的第一表面的电接触点从所述第一表面外露并与所述第一布线层电连接；所述第二表面设置有第二布线层；所述通孔贯穿所述封装材料的第一表面和第二表面且所述通孔中填充有金属材料，使得第一布线层可通过通孔与第二布线层电连接。
本发明的有益效果是：
本发明一方面采用可移除、可循环使用的承载件替代传统封装中的有机物框架和金属框架，有效降低了生产成本；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，进一步降低生产成本；第三方面，通过在插件内嵌入主动和/或被动器件并与封装材料无缝连接，避免不同界面间连接的应力问题和结合力问题，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。
另外，本发明还通过采用镭射钻孔工艺+Sputter工艺+Pattern Plating工艺形成金属布线层和钻填通孔，进一步改善芯片电性能和简化工艺流程。
本发明可广泛应用于各种集成电路封装。
附图说明
图1是本发明方法实施例一的步骤流程图；
图2是本发明实施例一中步骤S2得到的中间结构的横截面示意图；
图3是本发明实施例一中步骤S3得到的中间结构的横截面示意图；
图4是本发明实施例一中步骤S4得到的中间结构的横截面示意图；
图5是本发明实施例一中步骤S5得到的中间结构的横截面示意图；
图6是本发明实施例一中步骤S6得到的中间结构的横截面示意图；
图7(a)是本发明实施例一中步骤S7-1得到的中间结构的横截面示意图；
图7(b)是本发明实施例一中步骤S7-2得到的中间结构的横截面示意图；
图7(c)是本发明实施例一中步骤S7-3得到的中间结构的横截面示意图；
图7(d)是本发明实施例一中步骤S7-4得到的中间结构的横截面示意图；
图7(e)是本发明实施例一中步骤S7-5得到的中间结构的横截面示意图；
图7(f)是本发明实施例一中步骤S7-6得到的中间结构的横截面示意图；
图7(g)是本发明实施例一中步骤S7-7得到的中间结构的横截面示意图；
图7(h)是本发明实施例一中步骤S7-8得到的中间结构的横截面示意图；
图7(i)是本发明实施例一中步骤S7-9得到的中间结构的横截面示意图；
图7(j)是本发明实施例一中步骤S7-10得到的中间结构的横截面示意图；
图7(k)是本发明实施例一中步骤S7-11得到的中间结构的横截面示意图；
图7(l)是本发明实施例一中步骤S7-12-A得到的中间结构的横截面示意图；
图7(m)是本发明实施例一中步骤S7-12-B贴二次抗镀层后得到的中间结构的横截面示意图；
图8是本发明实施例一中步骤S2得到的中间结构的横截面示意图(同时为实施例二双层封装结构的横截面示意图)；
图9是本发明实施例二四层封装结构的横截面示意图；
图10是本发明方法实施例二的步骤流程图；
图11是本发明实施例一中步骤P1得到的中间结构的横截面示意图；
图12是本发明实施例一中步骤P2得到的中间结构的横截面示意图；
图13是本发明实施例一中步骤P3得到的中间结构的横截面示意图；
图14是本发明实施例一中步骤P4得到的中间结构的横截面示意图；
图15是本发明实施例一中步骤P5得到的中间结构的横截面示意图；
图16是本发明实施例一中步骤P6得到的中间结构的横截面示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
本实施例提供了一种埋芯流程前置的集成电路封装方法。
在本实施例中，如图1所示，一种埋芯流程前置的集成电路封装方法包括以下步骤：
S1，在一个承载件300上标记出基准点，基准点用于主动和/或被动器件101/102的定位识别，如可主动和/或被动器件101/102的触点贴合在对应的基准点上，以利用后续步骤(如图形电镀步骤)此承载件300材料可以为玻璃或去铜树脂板或其它具有一定耐热性和热膨胀系数(CTE)的板材。
S2，如图2所示，利用双面胶带200，将主动和/或被动器件101/102粘黏在此承载件300上，且所述主动和/或被动器件101/102第一表面的电接触点第一表面贴在上。其中，双面胶带200可以为热解胶片或UV失粘膜(紫外光照射失粘胶带)等。当采用热解胶片作为双面胶带200时，可通过加热粘着剂到特定温度，使承载件300与此双面胶带200、双面胶带200与下文中的封装材料111能轻易分开，达到承载件300重复利用的目的，且不会破坏封装材料111、主动和/或被动器件101/102。双面胶带200具有第一粘附面和第二粘附面，所述第一粘附面的粘性小于所述第二粘附面的粘性，所述第一粘附面用于粘附主动和/或被动器件101/102，所述第二粘附面用于粘附承载件300。主动器件101包括晶元或其它有源器件；被动器件102包括无源器件，如电阻、电容、电感等。
S3，如图3所示，采用封装材料111封装所述主动和/或被动器件101/102。本实施例中，可在主动和/或被动器件101/102上压合有机高分子聚合物(封装材料111)。此封装材料111的热膨胀系数(CTE)需与晶片(主动器件101)匹配；此封装材料111需有一定的介电常数与低的介电损耗，需有高支撑强度、高热传导率与高抗电压击穿强度。封装材料111可采用高分子聚合物材料(如树脂材料)。封装材料111的第二表面覆有表面铜箔112或者所述封装材料111的内部设置有箔丝，以提高封装材料111的韧性和支撑强度。
S4，如图4所示，移除平面承载件300(载板)。此时，所述主动和/或被动器件101/102的第一表面的电接触点从所述封装材料111的第一表面外露，以便与封装材料111第一表面的第一布线层131电性连接。移除的承载件300(载板)可循环利用，节约成本。
S5，如图5所示，形成贯穿所述封装材料111第一表面和与第一表面相对的第二表面的通孔120，使得通孔120电性导通。具体包括子步骤：
S5-1，镭射钻出通孔120；
S5-2，采用Sputter(金属喷溅)工艺在通孔120中喷溅形成Sputter导通层121，使得通孔120电性导通。其中，Sputter导通层121为喷溅在通孔120壁薄薄的一层金属层，图5中仅做辅助说明用，不作为对产品实际结构、具体位置和尺寸比例关系的限定，其作用在于使得通孔120电性导通。图6、图7(a)-图7(m)、图8虽均未示出Sputter导通层121，其仍然可存在。
S6，如图6所示，在所述封装材料111第一表面形成第一布线层131且在第二表面形成第二布线层132。
采用Pattern Plating(图形电镀)工艺分别在所述封装材料111第一表面形成第一布线层131且在第二表面形成第二布线层132，以使设置在所述第一布线层131与所述主动和/或被动器件101/102的第一表面的电接触点电连接，第一布线层131通过通孔120与第二布线层132电连接。此外，Pattern Plating(图形电镀)工艺过程还会进一步填充通孔120，提高通孔120导电性能。
本实施例中，步骤S5中的步骤“采用Sputter(金属喷溅)工艺在通孔120中喷溅形成金属导通层，使得通孔120电性导通”和步骤S6可以通过电镀工艺同时完成。
S8，如图8所示，覆以阻焊层141，并对封装表面处理142。在金属镀覆层表面覆盖保护层(阻焊层141)，保护层可以是绿油层等。
此外，在步骤S6和步骤S8之间，如需要增层，还可以包括步骤：S7，采用第一工艺流程进行单面或双面增长形成多层板结构。例如，第一工艺流程可以采用越亚coreless工艺流程进行单面增长。具体流程如下：
S7-1，如图7(a)所示，在将要增层的表面做离子喷溅，形成导电层(如钛&铜导电层701)；其中，导电层为薄薄的一层金属喷溅层，其位于对应布线层的下方，图7(a)-图7(m)为了直观示意，做了放大示意，仅做辅助说明用，不作为对产品实际结构、具体位置和尺寸比例关系的限定。
S7-2，如图7(b)所示，在导电层上方贴抗镀层702；
S7-3，如图7(c)所示，对抗镀层702做曝光、显影，在需要做铜柱的区域选择性去除抗镀层702；
S7-4，如图7(d)所示，在需要做铜柱的区域电镀铜柱703；
S7-5，如图7(e)所示，去除抗镀层702；
S7-6，如图7(f)所示，利用差分蚀刻(去除抗镀层之后，在蚀铜线蚀刻导电层的铜，然后在蚀钛线蚀刻掉导电层的钛)，去除喷溅的钛&铜导电层701；
S7-7，如图7(g)所示，采用封装材料704(如树脂材料)进行封装压合；
S7-8，如图7(h)所示，采用磨板或等离子处理等流程对封装材料进行减薄，露出铜柱；
S7-9，如图7(i)所示，再在封装材料上方做离子喷溅，形成钛&铜导电层705；
S7-10，如图7(j)所示，贴抗镀层706，经曝光显影后露出需要电镀的线路区域；
S7-11，如图7(k)所示，在需要电镀的线路区域电镀线路707；
S7-12，在完成S7-11后，此时有两种步骤的流向，若此层为最外层，则流向步骤S7-12-A,若需要继续增层，则流向步骤S7-12-B。
S7-12-A，如图7(l)所示，去除抗镀层706，并蚀刻掉喷溅的钛&铜导电层705(具体方法参照步骤S7-6)，则外层线路完成。
S7-12-B，如图7(m)所示，贴二次抗镀层708；然后循环执行步骤S7-3至S7-12，直至最外层线路完成，可实现多次增层。
需要说明的是，在第N次(N为大于1的整数)执行步骤S7-5时，去除的抗镀层包括本次贴的抗镀层708和上一次贴的抗镀层706，即一次性去除2层抗镀层，有效节约了工艺流程。
同理，可以采用越亚coreless工艺流程进行另一面增长，从而实现双面增长。显然的，双面增长可以异步进行，也可以是同步进行(两面同时进行增长)。
实施例二
本实施例提供了与实施例一的方法对应的一种埋芯集成电路封装结构。
如图8所示，封装结构可以是双层的封装结构。双层的封装结构包括两层布线层。具体结构包括封装材料和通孔，所述封装材料中封装有主动和/或被动器件，所述封装材料包括第一表面和与第一表面相对的第二表面；所述第一表面设置有第一布线层，所述主动和/或被动器件的第一表面的电接触点从所述第一表面外露并与所述第一布线层电连接；所述第二表面设置有第二布线层；所述通孔贯穿所述封装材料的第一表面和第二表面且所述通孔中填充有金属材料，使得第一布线层可通过通孔与第二布线层电连接。第一布线层和第二布线层均为最外层布线层，第一布线层和第二布线层的外表面均覆有阻焊层并露出焊盘，再对焊盘做表面处理。其中，此封装材料的热膨胀系数(CTE)需与晶片(主动器件)匹配；此封装材料需有一定的介电常数与低的介电损耗，需有高支撑强度、高热传导率与高抗电压击穿强度。封装材料可采用高分子聚合物材料(如树脂材料)。封装材料的第二表面覆有表面铜箔或者所述封装材料的内部设置有箔丝，以提高封装材料的韧性和支撑强度。
封装结构也可以是N层(N为大于2的整数)的封装结构，例如四层封装结构。如图9所示，四层的封装结构包括四层布线层，自上而下依次分别为第一布线层911、第二布线层912、第三布线层913和第四布线层914。其中，第一布线层911和第四布线层914为最外层布线层，第二布线层912和第三布线层913为中间布线层。第一布线层911和第二布线层912之间填充有第一封装材料921，第一封装材料921的上表面和下表面之间形成贯穿通孔930(铜柱)，通孔930中填充有金属材料，使得第一布线层911可通过通孔930与第二布线层912电连接。第二布线层912和第三布线层913之间填充有第二封装材料922，所述第二封装材料922中封装有主动和/或被动器件901/902，所述第二封装材料922包括第一表面和与第一表面相对的第二表面；所述第一表面设置第三布线层913，所述主动和/或被动器件901/902的第一表面的电接触点从所述第三表面外露并与所述第三布线层913电连接；所述第二表面设置有第二布线层912；所述通孔930贯穿所述封装材料的第一表面和第二表面且所述通孔930中填充有金属材料，使得第三布线层913可通过通孔930与第二布线层912电连接。第三布线层913和第四布线层914之间填充有第三封装材料923，第三封装材料923的上表面和下表面之间形成贯穿通孔930(铜柱)，通孔930中填充有金属材料，使得第三布线层913可通过通孔930与第四布线层914电连接。第一布线层911和第四布线层914均为最外层布线层，第一布线层911和第四布线层914的外表面均覆有阻焊层941并露出焊盘942，并对焊盘做表面处理。
实施例三
本实施例提供了一种埋芯流程前置的集成电路封装方法，包括步骤：
P1，如图11所示，在承载件300上放置主动和/或被动器件101/102；所述主动和/或被动器件101/102的第一表面朝下，所述主动和/或被动器件101/102与第一表面相对的第二表面朝上；
所述步骤在承载件300上设置主动和/或被动器件101/102，具体包括：
在承载件300上贴双面胶带200；此承载件300材料可以为玻璃或去铜树脂板或其它具有一定耐热性和热膨胀系数(CTE)的板材。将主动和/或被动元器件101/102贴在双面胶带200上固定，且所述主动和/或被动器件101/102的第一表面贴在双面胶带200上，利用双面胶带200，将主动和/或被动器件101/102粘黏在此承载件300上，且所述主动和/或被动器件101/102第一表面贴在上。其中，双面胶带200可以为热解胶片或UV失粘膜(紫外光照射失粘胶带)等。当采用热解胶片作为双面胶带200时，可通过加热粘着剂到特定温度，使承载件300与此双面胶带200、双面胶带200与下文中的封装材料111能轻易分开，达到承载件300重复利用的目的，且不会破坏封装材料111、主动和/或被动器件101/102。双面胶带200具有第一粘附面和第二粘附面，所述第一粘附面的粘性小于所述第二粘附面的粘性，所述第一粘附面用于粘附主动和/或被动器件101/102，所述第二粘附面用于粘附承载件300。主动器件101包括晶元或其它有源器件；被动器件102包括无源器件，如电阻、电容、电感等。
P2，如图12所示，采用封装材料111封装所述主动和/或被动器件101/102。采用封装材料111封装所述主动和/或被动器件101/102。本实施例中，可在主动和/或被动器件101/102上压合有机高分子聚合物(封装材料111)。此封装材料111的热膨胀系数(CTE)需与晶片(主动器件101)匹配；此封装材料111需有一定的介电常数与低的介电损耗，需有高支撑强度、高热传导率与高抗电压击穿强度。封装材料111可采用高分子聚合物材料(如树脂材料)。封装材料111的第二表面覆有表面铜箔112或者所述封装材料111的内部设置有箔丝，以提高封装材料111的韧性和支撑强度。
P3，如图13所示，去除承载件，使得所述主动和/或被动器件的第一表面外露；此时，所述主动和/或被动器件101/102的第一表面的电接触点从所述封装材料111的第一表面外露，以便与封装材料111第一表面的第一布线层131电性连接。移除的承载件300(载板)可循环利用，节约成本。
P4，如图14所示，在所述主动和/或被动器件101/102的第一表面区域形成开口103，使得所述主动和/或被动器件101/102的第一表面外露；可以采用激光或离子蚀刻的方式在主动和/或被动器件背面(第二表面区域)开孔，实现双面线路导通或背面散热。
P5，如图15所示，在所述封装材料111的第一表面形成第一布线层131且在所述封装材料111的第二表面形成第二布线层132。可以采用Pattern Plating(图形电镀)工艺分别在所述封装材料111第一表面形成第一布线层131且在第二表面形142成第二布线层132，以使所述第一布线层131与所述主动和/或被动器件101/102的第一表面电连接；第二布线层132与所述主动和/或被动器件101/102的第二表面电连接。
P6，如图,16所示，覆以阻焊层141，并对封装表面处理142。在金属镀覆层表面覆盖保护层(阻焊层141)，保护层可以是绿油层等。
本发明一方面采用可移除、可循环使用的承载件替代传统封装中的有机物框架和金属框架，有效降低了生产成本；第二方面，本发明兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，进一步降低生产成本；第三方面，通过在插件内嵌入主动和/或被动器件并与封装材料无缝连接，避免不同界面间连接的应力问题和结合力问题，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。
另外，本发明还通过采用镭射钻孔工艺+Sputter工艺+Pattern Plating工艺形成金属布线层和钻填通孔，进一步改善芯片电性能和简化工艺流程。
本发明可广泛应用于各种集成电路封装。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (12)

1.一种埋芯流程前置的集成电路封装方法，其特征在于，包括：
在承载件上设置主动和/或被动器件；
采用封装材料封装所述主动和/或被动器件；去除承载件，且所述主动和/或被动器件的第一表面的电接触点从所述封装材料的第一表面外露；
在所述封装材料第一表面形成第一布线层且在第二表面形成第二布线层；以使所述第一布线层与所述主动和/或被动器件第一表面的电接触点电连接，。
2.根据权利要求1所述的一种埋芯流程前置的集成电路封装方法，其特征在于，还包括步骤：
形成贯穿所述封装材料第一表面和与第一表面相对的第二表面的通孔；
在所述通孔中填充金属使得通孔电性导通；
所述第一布线层通过通孔与第二布线层电连接。
3.根据权利要求1所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述步骤在承载件上设置主动和/或被动器件，具体为：所述主动和/或被动器件的第一表面朝下，所述主动和/或被动器件与第一表面相对的第二表面朝上；
所述方法还包括步骤：
在所述主动和/或被动器件的第二表面区域形成开口，使得所述主动和/或被动器件的第二表面外露。
4.根据权利要求1所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述步骤在承载件上设置主动和/或被动器件，具体包括：
在承载件上贴双面胶带；
将主动和/或被动元器件贴在双面胶带上固定，且所述主动和/或被动器件第一表面贴在双面胶带上。
5.根据权利要求4所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述双面胶带具有第一粘附面和第二粘附面，所述第一粘附面的粘性小于所述第二粘附面的粘性，所述第一粘附面用于粘附主动和/或被动器件，所述第二粘附面用于粘附承载件。
6.根据权利要求4所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述承载件为玻璃板或去铜树脂板，所述双面胶带为热解胶带，所述封装材料为树脂材料。
7.根据权利要求1至6任一项所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述步骤采用封装材料封装所述主动和/或被动器件，具体为：
采用封装材料封装所述主动和/或被动器件，所述封装材料的第二表面覆有表面铜箔或者所述封装材料的内部设置有箔丝。
8.根据权利要求2至6任一项所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述步骤形成贯穿所述封装材料第一表面和第二表面的通孔，具体包括：
利用镭射钻孔工艺钻孔，形成贯穿所述封装材料第一表面和第二表面的通孔；
所述步骤在所述通孔中填充金属使得通孔电性导通，具体包括：
采用PTH工艺或Sputter工艺在通孔中形成导通层，使得通孔电性导通。
9.根据权利要求2至6任一项所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述步骤在所述封装材料第一表面形成第一布线层且在第二表面形成第二布线层，具体包括：
采用Pattern Plating工艺分别在所述封装材料第一表面形成第一布线层且在第二表面形成第二布线层且进一步填充通孔。
10.根据权利要求1至6任一项所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述方法还包括步骤：按照第一工艺流程进行单面或双面增长形成多层板结构。
11.根据权利要求1至6任一项所述的一种埋芯流程前置的集成电路封装方法，其特征在于，所述方法还包括步骤：覆以阻焊层，并对封装表面处理。
12.一种集成电路封装结构，其特征在于，包括封装材料和通孔，所述封装材料中封装有主动和/或被动器件，所述封装材料包括第一表面和与第一表面相对的第二表面；所述第一表面设置有第一布线层，所述主动和/或被动器件的第一表面的电接触点从所述第一表面外露并与所述第一布线层电连接；所述第二表面设置有第二布线层；所述通孔贯穿所述封装材料的第一表面和第二表面且所述通孔中填充有金属材料，使得第一布线层可通过通孔与第二布线层电连接。
CN201811400829.5A 2018-11-22 2018-11-22 一种埋芯流程前置的集成电路封装方法及封装结构 Pending CN109686668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811400829.5A CN109686668A (zh) 2018-11-22 2018-11-22 一种埋芯流程前置的集成电路封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811400829.5A CN109686668A (zh) 2018-11-22 2018-11-22 一种埋芯流程前置的集成电路封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN109686668A true CN109686668A (zh) 2019-04-26

Family

ID=66184366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811400829.5A Pending CN109686668A (zh) 2018-11-22 2018-11-22 一种埋芯流程前置的集成电路封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN109686668A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883431A (zh) * 2020-06-15 2020-11-03 珠海越亚半导体股份有限公司 一种具有高效散热结构的封装基板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158006A (zh) * 1995-11-30 1997-08-27 洛克希德马汀公司 具有降低应力成模衬底部分的挠性层的高密度互连电路模件
US20140077366A1 (en) * 2012-09-20 2014-03-20 Sung Kyu Kim Wafer Level Fan-Out Package With a Fiducial Die
CN104103609A (zh) * 2013-04-04 2014-10-15 英飞凌科技奥地利有限公司 封装及其制造方法
CN107452728A (zh) * 2017-09-05 2017-12-08 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN207852897U (zh) * 2017-10-25 2018-09-11 中芯长电半导体（江阴）有限公司 扇出型天线封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158006A (zh) * 1995-11-30 1997-08-27 洛克希德马汀公司 具有降低应力成模衬底部分的挠性层的高密度互连电路模件
US20140077366A1 (en) * 2012-09-20 2014-03-20 Sung Kyu Kim Wafer Level Fan-Out Package With a Fiducial Die
CN104103609A (zh) * 2013-04-04 2014-10-15 英飞凌科技奥地利有限公司 封装及其制造方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN107452728A (zh) * 2017-09-05 2017-12-08 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装方法
CN207852897U (zh) * 2017-10-25 2018-09-11 中芯长电半导体（江阴）有限公司 扇出型天线封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883431A (zh) * 2020-06-15 2020-11-03 珠海越亚半导体股份有限公司 一种具有高效散热结构的封装基板及其制造方法
CN111883431B (zh) * 2020-06-15 2021-09-21 珠海越亚半导体股份有限公司 一种具有高效散热结构的封装基板及其制造方法

Similar Documents

Publication Publication Date Title
US10276507B2 (en) Embedded component package structure and method of manufacturing the same
US10867907B2 (en) Package substrate and method of fabricating the same
TWI322495B (en) Carrier structure embedded with a chip and method for manufacturing the same
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
EP2672789A2 (en) Ultrathin buried die module and method of manufacturing thereof
US9536781B2 (en) Method of making integrated circuit
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
TWI458402B (zh) 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20150091155A1 (en) Chip Embedded Package Method and Structure
CN100565862C (zh) 埋入式芯片基板结构
CN103137613B (zh) 制备有源芯片封装基板的方法
KR100857165B1 (ko) 회로기판 제조방법
US20230092164A1 (en) Package substrate based on molding process and manufacturing method thereof
US9875930B2 (en) Method of packaging a circuit
TWI283916B (en) Manufacturing method of chip package structure
CN109686668A (zh) 一种埋芯流程前置的集成电路封装方法及封装结构
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN109686669A (zh) 一种集成电路封装方法及封装结构
CN103219317A (zh) 集成电路封装以及用于制造集成电路封装的方法
CN104465642A (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
TWI311452B (en) Method of fabricating a device-containing substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190426