CN109684243B - 一种通用型数据采集与信号处理系统及其处理方法 - Google Patents

Abstract

本发明涉及一种通用型数据采集与信号处理系统及其处理方法，属于数据采集与动态存储技术及信号处理技术领域，具体包括上位机上连接有数据采集卡，数据采集卡中电压跟随电路的信号输出端与一阶低通滤波电路的信号输入端相连，一阶低通滤波电路的信号输出端与A/D转换电路相连，A/D转换电路的信号输出端与FPGA控制单元的信号输入端相连接，FPGA控制单元的信号输入端还连接有Flash存储电路、RS485通信电路，FPGA控制单元的信号输出端连接有USB通信电路，数据采集卡上还连接有蓄能电池供电装置本发明适用于不同的测试需要，实现对信号的高精度采集、信号处理、显示，与上位机通信及便携式存储等功能。

Description

一种通用型数据采集与信号处理系统及其处理方法

技术领域

本发明涉及一种通用型数据采集与信号处理系统及其处理方法，属于数据采集与动态存储技术及信号处理技术领域。

背景技术

数据采集技术作为一种工程手段应用广泛，可获得环境、设备等参数数据，已进入工业现场、地质勘测、医药器械、电子通信、航空航天等各个领域。某些重要的参数测试与采集决定整个系统的性能。数据采集(DAQ)，是指从传感器和其它待测设备等模拟和数字被测单元中自动采集非电量或者电量信号，送到上位机中进行分析，处理。

目前，通用型的数据采集装置较多，如中国专利公开（公共）号：CN102176210B，名为“一种通用的数据采集系统”，主要针对矿用机电设备的数据采集。中国专利公开（公共）号：CN103336667A，名为“一种通用多通道数据采集系统”，在测量电压范围和采样频率等没有进行灵活的配置。有些数据采集场合需要进行灵活的滤波器设置，而目前大多数数据采集设备都是采用硬件进行滤波处理，这样增加了设备成本且方式单一。此外，大多数数据采集设备虽然都采用数据采集卡与上位机结合的方式，但用户界面较为简单，不便工作人员监测数据。

数据采集技术的一个重要指标是数据的传输速率。通过串口传输速率太慢，采用PCI总线传输虽然速率很快但开发难度太大，而目前广泛使用的是采用USB接口进行数据传输。众多的USB接口芯片如CY7C68013速率能达480 Mbps（高速模式下），但针对不同的操作系统，固件编写难度大，加大了开发周期和降低了程序移植性。

在一些不便于连接微型计算机的测量场合，要求数据存储设备的存储容量大，存储速率快。这就要求数据采集存储设备能够长时间记录数据。

发明内容

为解决现有技术存在的技术问题，本发明提供了一种适用于不同的测试需要，实现对信号的高精度采集、信号处理、显示，与上位机通信及便携式存储等功能的通用型数据采集与信号处理系统及其处理方法。

为实现上述目的，本发明所采用的技术方案为一种通用型数据采集与信号处理系统，包括上位机和蓄能电池供电装置，所述上位机上连接有数据采集卡，所述数据采集卡包括电压跟随电路、一阶低通滤波电路、A/D转换电路、FPGA控制单元、Flash存储电路、RS485通信电路和USB通信电路，所述所述电压跟随电路的信号输出端与所述一阶低通滤波电路的信号输入端相连，所述一阶低通滤波电路的信号输出端与所述A/D转换电路相连，所述A/D转换电路的信号输出端与FPGA控制单元的信号输入端相连接，所述FPGA控制单元的信号输入端还连接有Flash存储电路、RS485通信电路，所述FPGA控制单元的信号输出端连接有USB通信电路，所述USB通信电路用于将采集的数据、Flash存储数据和RS485总线数据传输至所述上位机，所述数据采集卡上还连接有蓄能电池供电装置，所述蓄能电池供电装置用于在所述数据采集卡不使用所述上位机提供电能的情况下为其供电。

优选的，所述电压跟随电路和一阶低通滤波电路均采用高速、低噪声运算放大器，用于处理8路输入信号。

优选的，所述A/D转换电路和用于实现8路信号采样，数据采集位数为12位加符号位，最大采样率为1MHZ，采样率可调，测量的电压范围有±10V、±5V、±2.5V和单极性输入范围0V~+10V四档选择。

优选的，所述FPGA控制单元采用XILINX公司的XC3S400。

优选的，所述所述Flash存储电路具有32GB存储空间，在所述采集卡未连接上位机的情况下，用于将采集的数据存入Flash存储电路。

优选的，所述RS485通信电路作为总线接口扩展功能，用于实现一路RS485总线的数据输入与一路RS485总线的数据输出。

优选的，所述上位机具有虚拟示波器功能，并可以直接打印记录数据。

一种通用型数据采集与信号处理方法，包括上述通用型数据采集与信号处理系统，所述上位机通过动态链接库实现USB接口的数据读取与写入，具体按照以下步骤进行，

所述上位机通过访问FT_OpenEx函数打开USB设备，并返回一个句柄，后续函数通过该句柄识别该USB设备；

通过访问FT_Read函数从所述USB通信电路中接口芯片读取指定长度的字节数组；

通过访问FT_Write函数向所述USB通信电路中接口芯片发送指定长度的字节数组；

通过访问FT_Purge函数用以清空所述USB通信电路中接口芯片的发送和接收缓冲区；

通过访问FT_GetStatus函数得到所述USB通信电路中接口芯片的状态信息。

优选的，所述上位机通过用户设置滤波参数实现灵活的FIR滤波处理，以低通FIR滤波为例，用户通过所述上位机设置信号的抽样周期、阻带衰减指数、阻带边界频率、通带边界频率，截止频率，过渡带宽，滤波阶数(其中是通过阻带衰减指数确定窗函数后查表得到)，由窗函数与滤波阶数确定滤波器序列，将滤波序列进行量化：

，滤波后输出。

与现有技术相比，本发明具有以下技术效果：本发明具有通用性强、采样率高、采样率可变、传输速率快、存储容量大、灵活配置的FIR滤波器、性价比高及使用便携等优点。

附图说明

图1为本发明通用型数据采集与信号处理系统的整体框图。

图2为本发明中A/D转换电路的原理图。

图3为本发明中USB通信电路的原理图。

图4为本发明中上位机程序流程图

图5为本发明中Flash存储数据帧格式。

图6为本发明中上位机实现FIR滤波器的流程图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，一种通用型数据采集与信号处理系统，包括上位机和蓄能电池供电装置，上位机上连接有数据采集卡，数据采集卡包括电压跟随电路、一阶低通滤波电路、A/D转换电路、FPGA控制单元、Flash存储电路、RS485通信电路和USB通信电路，电压跟随电路的信号输出端与一阶低通滤波电路的信号输入端相连，一阶低通滤波电路的信号输出端与A/D转换电路相连，A/D转换电路的信号输出端与FPGA控制单元的信号输入端相连接，FPGA控制单元的信号输入端还连接有Flash存储电路、RS485通信电路，FPGA控制单元的信号输出端连接有USB通信电路，USB通信电路用于将采集的数据、Flash存储数据和RS485总线数据传输至上位机，数据采集卡上还连接有蓄能电池供电装置，蓄能电池供电装置用于在数据采集卡不使用上位机提供电能的情况下为其供电。

蓄能电池供电装置输出5V电压接至数据采集卡的电源接口，用户通过按下“便携模式”按钮后，数据采集卡按默认8通道循环采集，单通道120kHz的采样速率进行采样，并将A/D转换数据安照一定帧格式存入Flash存储电路中，其帧格式如图5所示。A0为帧头，BD为帧尾，~ 是通道0~7进行A/D转换的高字节，~ 是通道0~7进行A/D转换的高字节。

其中，电压跟随电路和一阶低通滤波电路均采用高速、低噪声运算放大器，用于处理8路输入信号。A/D转换电路和用于实现8路信号采样，数据采集位数为12位加符号位，最大采样率为1MHZ，采样率可调，测量的电压范围有±10V、±5V、±2.5V和单极性输入范围0V~+10V四档选择。FPGA控制单元采用XILINX公司的XC3S400。Flash采用三星公司NAND FlashK9WBG08U1M，存储电路具有32GB存储空间，在采集卡未连接上位机的情况下，用于将采集的数据存入Flash存储电路。RS485通信电路作为总线接口扩展功能，采用MAX3087，全速可达10Mbps的速率，用于实现一路RS485总线的数据输入与一路RS485总线的数据输出。

如图2所示，A/D转换电路中，CS是AD7328的片选引脚，SCLK是AD7328的时钟引脚，DIN是AD7328的数据输入引脚，控制器通过此引脚向AD7328内部寄存器写控制命令，DOUT是AD7328的模数转换后到串行输出引脚。AD7328的这四个引脚与FPGA控制单元相连，实现A/D转换功能。

如图3所示，USB通信电路使用FTDI公司的FT232H，FT232H是USB接口芯片，93LC56B是EEPROM，通过该EEPROM配置FT232H的通信方式，还可以配置USB设备的VID、PID和产品描述字符串等OEM信息。这款芯片免除繁琐的驱动开发与固件撰写，直接可从官方网站下载，其全速模式下速率可达12Mbps，高速模式下速率可达480Mbps，异步245FIFO模式下速率可达到8MBps。

如图4所示，其为上位机程序流程图。程序初始化复位后，用户通过上位机分别设置模拟信号的采样点，FIR滤波器及RS-485总线信号的波特率和帧标志位。启动测试和数据接收命令后，下位机将模拟信号的数据与RS-485总线信号数据打包通过USB上传至上位机，上位机解码后得到的模拟采集信号进行FIR滤波后显示，得到的RS-485数据挑帧显示。同时，可以通过显示界面的采样率滑动条进行模拟采集信号的采样率调节，使得采样率适合不同的采样要求。

具体的数据采集与信号处理方法，如下，上位机采用VB编写，上位机通过动态链接库实现USB接口的数据读取与写入，具体按照以下步骤进行，上位机通过访问FT_OpenEx函数打开USB设备，并返回一个句柄，后续函数通过该句柄识别该USB设备；通过访问FT_Read函数从USB通信电路中接口芯片读取指定长度的字节数组；通过访问FT_Write函数向USB通信电路中接口芯片发送指定长度的字节数组；通过访问FT_Purge函数用以清空USB通信电路中接口芯片的发送和接收缓冲区；通过访问FT_GetStatus函数得到USB通信电路中接口芯片的状态信息。

如图6所示，上位机通过用户设置滤波参数实现灵活的FIR滤波处理，以低通FIR滤波为例，用户通过上位机设置信号的抽样周期、阻带衰减指数、阻带边界频率、通带边界频率，截止频率，过渡带宽，滤波阶数(其中是通过阻带衰减指数确定窗函数后查表得到)，由窗函数与滤波阶数确定滤波器序列，将滤波序列进行量化：

，滤波后输出。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包在本发明范围内。

Claims (5)

1.一种通用型数据采集与信号处理系统，包括上位机和蓄能电池供电装置，其特征在于：所述上位机上连接有数据采集卡，所述数据采集卡包括电压跟随电路、一阶低通滤波电路、A/D转换电路、FPGA控制单元、Flash存储电路、RS485通信电路和USB通信电路，所述所述电压跟随电路的信号输出端与所述一阶低通滤波电路的信号输入端相连，所述一阶低通滤波电路的信号输出端与所述A/D转换电路相连，所述A/D转换电路的信号输出端与FPGA控制单元的信号输入端相连接，所述FPGA控制单元的信号输入端还连接有Flash存储电路、RS485通信电路，所述FPGA控制单元的信号输出端连接有USB通信电路，所述USB通信电路用于将采集的数据、Flash存储数据和RS485总线数据传输至所述上位机，所述数据采集卡上还连接有蓄能电池供电装置，所述蓄能电池供电装置用于在所述数据采集卡不使用所述上位机提供电能的情况下为其供电；

所述上位机通过动态链接库实现USB接口的数据读取与写入，具体按照以下步骤进行：所述上位机通过访问FT_OpenEx函数打开USB设备，并返回一个句柄，后续函数通过该句柄识别该USB设备；通过访问FT_Read函数从所述USB通信电路中接口芯片读取指定长度的字节数组；通过访问FT_Write函数向所述USB通信电路中接口芯片发送指定长度的字节数组；通过访问FT_Purge函数用以清空所述USB通信电路中接口芯片的发送和接收缓冲区；通过访问FT_GetStatus函数得到所述USB通信电路中接口芯片的状态信息；

所述上位机通过用户设置滤波参数实现灵活的FIR滤波处理，以低通FIR滤波为例，用户通过所述上位机设置信号的抽样周期t、阻带衰减指数as₁、阻带边界频ω_s，带边界频率ω_p，截止频率ω_c＝2π*ω_p*t，过渡带宽Δω＝2π*(ω_s-ω_p)*T，滤波阶数N＝2π*X/Δω，其中X是通过阻带衰减指数as₁确定窗函数后查表得到，由窗函数与滤波阶数确定滤波器序列h(n)，将滤波序列进行量化h(n)：h(n)′＝(h(n)/max(h(n)))*(2¹¹-1)，滤波后输出

所述电压跟随电路和一阶低通滤波电路均采用高速、低噪声运算放大器，用于处理8路输入信号；

所述A/D转换电路和用于实现8路信号采样，数据采集位数为12位加符号位，最大采样率为1MHZ，采样率可调，测量的电压范围有±10V、±5V、±2.5V和单极性输入范围0V～+10V四档选择。

2.根据权利要求1所述的一种通用型数据采集与信号处理系统，其特征在于：所述FPGA控制单元采用XILINX公司的XC3S400。

3.根据权利要求1所述的一种通用型数据采集与信号处理系统，其特征在于：所述Flash存储电路具有32GB存储空间，在所述采集卡未连接上位机的情况下，用于将采集的数据存入Flash存储电路。

4.根据权利要求1所述的一种通用型数据采集与信号处理系统，其特征在于：所述RS485通信电路作为总线接口扩展功能，用于实现一路RS485总线的数据输入与一路RS485总线的数据输出。

5.根据权利要求1所述的一种通用型数据采集与信号处理系统，其特征在于：所述上位机具有虚拟示波器功能，并可以直接打印记录数据。