CN109599367A - 半导体器件与其制作方法 - Google Patents

半导体器件与其制作方法 Download PDF

Info

Publication number
CN109599367A
CN109599367A CN201811564982.1A CN201811564982A CN109599367A CN 109599367 A CN109599367 A CN 109599367A CN 201811564982 A CN201811564982 A CN 201811564982A CN 109599367 A CN109599367 A CN 109599367A
Authority
CN
China
Prior art keywords
layer
mentioned
etching stop
semiconductor structure
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811564982.1A
Other languages
English (en)
Other versions
CN109599367B (zh
Inventor
项金娟
王晓磊
李亭亭
王文武
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811564982.1A priority Critical patent/CN109599367B/zh
Publication of CN109599367A publication Critical patent/CN109599367A/zh
Application granted granted Critical
Publication of CN109599367B publication Critical patent/CN109599367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供了一种半导体器件与其制作方法。该制作方法包括：形成第一预备半导体结构，预备半导体结构包括NMOS区和PMOS区，且NMOS区和PMOS区的裸露表面具有凹槽；在第一预备半导体结构的裸露表面上设置刻蚀停止层，刻蚀停止层包括钽、氮和非钽金属形成的化合物。该制作方法中，在具有凹槽的裸露表面上设置刻蚀停止层，该刻蚀停止层包括钽、氮和非钽金属形成的化合物，该刻蚀停止层的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。

Description

半导体器件与其制作方法
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件与其制作方法。
背景技术
随着集成电路技术代向更小节点发展，CMOS技术后栅工艺中金属栅极的填充遇到非常大的挑战。传统的物理气相沉积技术有其固有的局限性，对于大的高宽比的结构，不能实现对整个图形结构的均匀而有效的填充和覆盖，造成CMOS器件的阈值电压的巨大的不均匀性。
在CMOS制作中，对于NMOS及PMOS，需要具有不同功函数的材料作为功函数金属，以实现对Vt的控制。通常先生长P型金属，然后对P型金属进行区域选择性腐蚀，再生长N型金属。对于功函数金属的腐蚀过程，需要具有高选择比的刻蚀停止层材料。
刻蚀停止层的材料通常为Ta3N5，为高阻材料，但是该材料在栅叠层中易产生寄生电容，影响电性。
因此，现有技术中亟需一种能够降低寄生电容的半导体器件。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件与其制作方法，以解决现有技术中的刻蚀停止层导致器件的寄生电容较大的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：形成第一预备半导体结构，上述预备半导体结构包括NMOS区和PMOS区，且上述NMOS区和PMOS区的裸露表面具有凹槽；在上述第一预备半导体结构的裸露表面上设置刻蚀停止层，上述刻蚀停止层包括钽、氮和非钽金属形成的化合物。
进一步地，在设置上述刻蚀停止层之前，上述制作方法还包括：在上述第一预备半导体结构的裸露表面上依次设置高K介质层和扩散阻挡层，上述刻蚀停止层设置在上述扩散阻挡层的远离上述高K介质层的表面上。
进一步地，在设置上述刻蚀停止层后，上述制作方法还包括：在设置有上述刻蚀停止层的第一上述预备半导体结构的裸露表面上设置P型功函数金属材料；去除上述NMOS区的凹槽中的P型功函数金属材料，剩余的上述P型函数金属材料形成P型功函数金属层，形成第二预备半导体结构；在上述第二预备半导体结构的裸露表面上设置N型函数金属材料，形成N型功函数金属层。
进一步地，在形成上述N型功函数金属层后，上述制作方法还包括：在各上述凹槽的裸露表面上设置栅极材料，形成栅极，上述栅极至少充满上述凹槽。
进一步地，上述非钽金属包括Al、Mo、Ru与W中的至少一种。
进一步地，采用单原子层沉积法设置上述刻蚀停止层。
根据本申请的另一方面，提供了一种半导体器件，该半导体器件由任一种上述的制作方法制作而成。
根据本申请的再一方面，提供了一种半导体器件，该半导体器件包括：第一预备半导体结构，包括NMOS区和PMOS区，且上述NMOS区和PMOS区的表面具有凹槽；刻蚀停止层，位于上述第一预备半导体结构的具有凹槽的表面上，上述刻蚀停止层包括钽、氮和非钽金属形成的化合物。
进一步地，上述半导体器件还包括：高K介质层，位于上述第一预备半导体结构的具有凹槽的表面上；扩散阻挡层，位于上述高K介质层的远离上述第一预备半导体结构的表面上；P型功函数金属，位于上述PMOS区内的上述扩散阻挡层的远离上述高K介质层的表面上；N型功函数金属，位于上述NMOS区内的上述扩散阻挡层的远离上述高K介质层的表面上，且还位于上述P型功函数金属的远离上述扩散阻挡层的表面上；栅极，位于上述凹槽内且至少充满上述凹槽。
进一步地，上述非钽金属包括Al、Mo、Ru与W中的至少一种。
应用本申请的技术方案，上述的制作方法中，在具有凹槽的裸露表面上设置刻蚀停止层，该刻蚀停止层包括钽、氮和非钽金属形成的化合物，该刻蚀停止层的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图6示出了根据本申请的半导体器件的制作过程中的结构示意图。
其中，上述附图包括以下附图标记：
10、第一预备半导体结构；11、NMOS区；12、PMOS区；13、凹槽；14、介质层；20、高K介质层；30、扩散阻挡层；40、刻蚀停止层；50、P型功函数金属层；51、P型功函数金属材料；60、N型功函数金属层；70、栅极；71、栅极材料。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中的刻蚀停止层的材料通常为Ta3N5，为高阻材料，该材料在栅叠层中易产生寄生电容，影响器件的电性能。为了解决如上，本申请提出了一种半导体器件的制作方法，该制作方法包括：
形成图1所示的第一预备半导体结构10，上述预备半导体结构包括NMOS区11和PMOS区12，且上述NMOS区11和PMOS区12的裸露表面具有凹槽13，图1示出的第一预备半导体结构10，还包括介质层14，且实际上，第一预备半导体结构10中介质层14下方还具有源区、漏区以及STI区域；
在上述第一预备半导体结构10的裸露表面上设置刻蚀停止层40，如图2所示，上述刻蚀停止层40包括钽、氮和非钽金属形成化合物。
该制作方法中，在具有凹槽13的裸露表面上设置刻蚀停止层40，该刻蚀停止层40包括钽、氮和非钽金属形成的化合物，该刻蚀停止层40的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。
上述的钽、氮和非钽金属形成的化合物中的非钽金属可以是现有技术中的任何可行的金属，本领域技术人员可以根据实际情况选择合适的金属与钽和氮形成对应的化合物。
一种具体的实施例中，上述非钽金属包括Al、Mo、Ru与W中的至少一种，这些金属均为常用的金属，取材容易，且容易与钽以及氮形成化合物。一种更为具体的实施例中，上述非钽金属为Al，即刻蚀停止层为钽、氮以及Al形成的化合物。
上述的化合物中的非钽金属的含量会影响刻蚀停止层的阻挡性能以及电阻率，进而会影响器件的电学性能，本申请的一种实施例中，上述非钽金属在上述包括钽、氮和非钽金属形成的化合物中的原子含量比在10％～30％之间，这样能够进一步保证该半导体器件具有更好的电学性能。
上述刻蚀停止层的厚度对器件的性能具有影响，刻蚀停止层太厚，虽然阻挡的效果较好，但是，器件的寄生电容较大，为了更好地平衡刻蚀停止层的阻挡效果和其导致的寄生电容，本申请的一种具体的实施例中，上述刻蚀停止层的厚度在0.5～2nm之间。
且上述的刻蚀停止层的设置方法可以采用现有技术中的任意可行的方法实施，本领域技术人员可以根据具体的材料以及器件选择合适的方法制备上述的刻蚀停止层。一种具体的实施例中，可以采用单原子层沉积(ALD)法沉积上述刻蚀停止层，也可以采用PVD法沉积上述的刻蚀停止层。对于较宽尺寸，低深宽比的凹槽，可以采用PVD法，对于较小尺寸，高深宽比的凹槽，PVD难以保型填充，最好选择ALD法沉积，ALD法由于其自限制的生长特性，具有超薄膜控制能力、优异的薄膜均匀性及台阶覆盖性能，可以实现保型填充。
在实际的制作过程中，在设置刻蚀停止层40之前，上述的制作方法还包括：在上述第一预备半导体结构10的裸露表面上依次设置高K介质层20和扩散阻挡层30，上述刻蚀停止层40设置在上述扩散阻挡层的远离上述高K介质层的表面上，如图2所示。
上述的高K介质层可以采用现有半导体领域中任何的高K介质材料形成，本领域技术人员可以根据实际情况选择合适的材料形成本申请的高K介质层，例如，二氧化铪等。具体地，该高K介质层的形成方法可以采用现有技术中任何可行的方法实施，例如PVD、ALD等可以根据具体的材料以及前道工艺得到的结构层来选择合适的方法。
同样地，上述扩散阻挡层也可以采用现有技术中任何具有扩散阻挡作用的材料形成，本领域技术人员可以根据实际情况选择合适的材料形成本申请的扩散阻挡层，例如，TiN等，具体地，该扩散阻挡层的形成方法可以采用现有技术中任何可行的方法实施，例如PVD、ALD等，可以根据具体的材料以及前道工艺得到的结构层来选择合适的方法。
为了调节PMOS区12中的栅极功函数，本申请的一种具体的实施例中，在设置上述刻蚀停止层40后，上述制作方法还包括：在设置有上述刻蚀停止层40的第一上述预备半导体结构的裸露表面上设置P型功函数金属材料51，形成图2所示的结构，该P型功函数金属可以为现有技术中任何可行的P型的功函数金属材料，例如TiN；
去除上述NMOS区的凹槽13中的P型功函数金属材料51，剩余的上述P型函数金属材料形成P型功函数金属层50，形成第二预备半导体结构，如图3所示，具体的去除过程可以为湿法刻蚀，也可以为干法刻蚀，本领域技术人员可以根据实际情况选择合适的方法去除多余的P型功函数金属材料51；
在上述第二预备半导体结构的裸露表面上设置N型函数金属材料，形成N型功函数金属层，如图4所示，N型功函数金属材料可以为现有技术中任何可用的用于调节NMOS区域中的栅极功函数的材料，本领域技术人员可以根据实际情况选择合适的材料形成上述的N型功函数金属层。
在实际的制作过程中，可以采用现有技术中任何可行的方法将P型函数金属材料和N型函数金属材料设置在之前设置的半导体结构上，本领域技术人员可以根据实际情况选择合适的方法设置上述的P型函数金属材料和N型函数金属材料。
上述的制作方法中，在形成上述N型功函数金属层60后，上述制作方法还包括：各上述凹槽13的裸露表面上设置栅极材料71，形成栅极70，上述栅极70至少充满上述凹槽13，如图6所示,。具体地，该过程可以包括两个步骤，第一个步骤，先在裸露的表面上设置栅极材料71，形成图5所示的结构，第二个步骤，采用化学机械研磨法去除凹槽13两侧多余的栅极材料71以及其他的材料，包括多余的P型功函数金属材料51、N型功函数金属材料、刻蚀停止层40的材料、扩散阻挡层30的材料以及高K介质层20的材料，形成图6所示的结构。
上述的在凹槽中设置栅极材料的方法可以为现有技术中的任意一种可行的方法，为了进一步保证形成质量较好，形貌较好的栅极，本申请的一种实施例中，采用ALD法在凹槽中沉积栅极材料。
本申请的另一种典型的实施方式，提供了一种半导体器件，该半导体器件采用上述的任一种方法形成。
该半导体器件由于采用上述的制作方法形成，使得该器件中的刻蚀停止层40包括钽、氮和非钽金属形成的化合物，进而使得该器件的栅叠层中的寄生电容较小，器件的电性能较好。
本申请的再一种典型的实施方式，提供了一种半导体器件，如图6所示，该器件包括第一预备半导体结构10和刻蚀停止层40，第一预备半导体结构10包括NMOS区11和PMOS区12，且上述NMOS区11和PMOS区12的表面具有凹槽13；刻蚀停止层40位于上述第一预备半导体结构10的具有凹槽13的表面上，上述刻蚀停止层40包括钽、氮和非钽金属形成的化合物。
上述的器件中的刻蚀停止层包括钽、氮和非钽金属形成的化合物，该刻蚀停止层的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。
更为具体的一种实施例中，上述半导体器件还包括高K介质层20、扩散阻挡层30、P型功函数金属、N型功函数金属以及栅极70，如图6所示，其中，高K介质层20位于上述第一预备半导体结构10的具有凹槽13的表面上；扩散阻挡层30位于上述高K介质层20的远离上述第一预备半导体结构10的表面上；P型功函数金属位于上述PMOS区12内的上述扩散阻挡层30的远离上述高K介质层20的表面上；N型功函数金属位于上述NMOS区11内的上述扩散阻挡层30的远离上述高K介质层20的表面上，且还位于上述P型功函数金属的远离上述扩散阻挡层30的表面上；栅极70位于上述凹槽13内且至少充满上述凹槽13。各结构层的材料的选择可以参考上文的记载，此处就不再赘述了。
一种具体的实施例中，上述非钽金属包括Al、Mo、Ru与W中的至少一种，这些金属均为常用的金属，取材容易，且容易与钽以及氮形成化合物。一种更为具体的实施例中，上述非钽金属为Al，即刻蚀停止层为钽、氮以及Al形成的化合物。
当然，本申请的非钽金属并不限于上述的几种金属，还可以为其他可行的金属，本领域技术人员可以根据实际情况选择合适的金属作为非钽金属，进而形成化合物。
上述的化合物中的非钽金属的含量会影响刻蚀停止层的阻挡性能以及电阻率，进而会影响器件的电学性能，本申请的一种实施例中，上述非钽金属在上述包括钽、氮和非钽金属形成的化合物中的原子含量比例在10％～30％之间，这样能够进一步保证该半导体器件具有更好的电学性能。
上述刻蚀停止层的厚度对器件的性能具有影响，刻蚀停止层太厚，虽然阻挡的效果较好，但是，器件的寄生电容较大，为了更好地平衡刻蚀停止层的阻挡效果和其导致的寄生电容，本申请的一种具体的实施例中，上述刻蚀停止层的厚度在0.5～2nm之间。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的制作方法中，在具有凹槽的裸露表面上设置刻蚀停止层，该刻蚀停止层包括钽、氮和非钽金属形成的化合物，该刻蚀停止层的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。
2)、本申请的半导体器件由于采用上述的制作方法形成，使得该器件中的刻蚀停止层包括钽、氮和非钽金属形成的化合物，进而使得该器件的栅叠层中的寄生电容较小，器件的电性能较好。
3)、本申请的器件中的刻蚀停止层包括钽、氮和非钽金属形成的化合物，该刻蚀停止层的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。
以上上述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
形成第一预备半导体结构，所述预备半导体结构包括NMOS区和PMOS区，且所述NMOS区和PMOS区的裸露表面具有凹槽；
在所述第一预备半导体结构的裸露表面上设置刻蚀停止层，所述刻蚀停止层包括钽、氮和非钽金属形成的化合物。
2.根据权利要求1所述的制作方法，其特征在于，在设置所述刻蚀停止层之前，所述制作方法还包括：
在所述第一预备半导体结构的裸露表面上依次设置高K介质层和扩散阻挡层，所述刻蚀停止层设置在所述扩散阻挡层的远离所述高K介质层的表面上。
3.根据权利要求1或2所述的制作方法，其特征在于，在设置所述刻蚀停止层后，所述制作方法还包括：
在设置有所述刻蚀停止层的第一所述预备半导体结构的裸露表面上设置P型功函数金属材料；
去除所述NMOS区的凹槽中的P型功函数金属材料，剩余的所述P型功函数金属材料形成P型功函数金属层，形成第二预备半导体结构；
在所述第二预备半导体结构的裸露表面上设置N型功函数金属材料，形成N型功函数金属层。
4.根据权利要求3所述的制作方法，其特征在于，在形成所述N型功函数金属层后，所述制作方法还包括：
在各所述凹槽的裸露表面上设置栅极材料，形成栅极，所述栅极至少充满所述凹槽。
5.根据权利要求1所述的制作方法，其特征在于，所述非钽金属包括Al、Mo、Ru与W中的至少一种。
6.根据权利要求1所述的制作方法，其特征在于，采用单原子层沉积法设置所述刻蚀停止层。
7.一种半导体器件，其特征在于，所述半导体器件由权利要求1至6中任一项所述的制作方法制作而成。
8.一种半导体器件，其特征在于，包括：
第一预备半导体结构，包括NMOS区和PMOS区，且所述NMOS区和PMOS区的表面具有凹槽；
刻蚀停止层，位于所述第一预备半导体结构的具有凹槽的表面上，所述刻蚀停止层包括钽、氮和非钽金属形成的化合物。
9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括：
高K介质层，位于所述第一预备半导体结构的具有凹槽的表面上；
扩散阻挡层，位于所述高K介质层的远离所述第一预备半导体结构的表面上；
P型功函数金属，位于所述PMOS区内的所述扩散阻挡层的远离所述高K介质层的表面上；
N型功函数金属，位于所述NMOS区内的所述扩散阻挡层的远离所述高K介质层的表面上，且还位于所述P型功函数金属的远离所述扩散阻挡层的表面上；
栅极，位于所述凹槽内且至少充满所述凹槽。
10.根据权利要求8或9所述的半导体器件，其特征在于，所述非钽金属包括Al、Mo、Ru与W中的至少一种。
CN201811564982.1A 2018-12-20 2018-12-20 半导体器件与其制作方法 Active CN109599367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811564982.1A CN109599367B (zh) 2018-12-20 2018-12-20 半导体器件与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811564982.1A CN109599367B (zh) 2018-12-20 2018-12-20 半导体器件与其制作方法

Publications (2)

Publication Number Publication Date
CN109599367A true CN109599367A (zh) 2019-04-09
CN109599367B CN109599367B (zh) 2021-03-09

Family

ID=65963100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811564982.1A Active CN109599367B (zh) 2018-12-20 2018-12-20 半导体器件与其制作方法

Country Status (1)

Country Link
CN (1) CN109599367B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289747A (zh) * 2020-10-28 2021-01-29 上海华力集成电路制造有限公司 高介电常数金属栅的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449391A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN107039529A (zh) * 2015-10-30 2017-08-11 三星电子株式会社 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449391A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN107039529A (zh) * 2015-10-30 2017-08-11 三星电子株式会社 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289747A (zh) * 2020-10-28 2021-01-29 上海华力集成电路制造有限公司 高介电常数金属栅的制造方法
CN112289747B (zh) * 2020-10-28 2023-08-11 上海华力集成电路制造有限公司 高介电常数金属栅的制造方法

Also Published As

Publication number Publication date
CN109599367B (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
TWI392061B (zh) 雙功函數半導體裝置及其製造方法
KR101444996B1 (ko) ３ｄ 커패시터 및 ３ｄ 커패시터 제조 방법
CN101887916B (zh) 不对称半导体器件及其制造方法
JP2008306051A (ja) 半導体装置およびその製造方法
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
US9257518B2 (en) Method for producing a metal-gate MOS transistor, in particular a PMOS transistor, and corresponding integrated circuit
CN102169829A (zh) 防止接触孔金属伸入栅极的集成电路结构及其方法
US8338243B2 (en) Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
KR20070016213A (ko) 듀얼 게이트를 갖는 반도체 장치 및 그 제조 방법
TW200406057A (en) Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area
CN106531618A (zh) 具有金属栅极结构的半导体元件的功函数调整方法
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102009046248A1 (de) Halbleitersicherungen in einem Halbleiterbauelement mit Metallgates
US9536836B2 (en) MIS (Metal-Insulator-Semiconductor) contact structures for semiconductor devices
TW201436104A (zh) 形成導電銅結構之阻障層的方法
CN101558493A (zh) 半导体器件及其制造方法
CN109599367A (zh) 半导体器件与其制作方法
JP2010153586A (ja) 電界効果トランジスタおよびその製造方法
CN109216177A (zh) 栅极结构及其方法
DE102012213880A1 (de) Metallgateelektrodenstrukturen mit großem ε, die durch Entfernen eines Austrittsarbeitsmetalls an Seitenwänden in einer Austauschgatetechnik hergestellt ist
JP2010080617A (ja) 電界効果トランジスタおよびその製造方法
TWI508296B (zh) 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
TW201240096A (en) Performance enhancement in transistors by reducing the recessing of active regions and removing spacers
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant