CN109582242A - 级联存储阵列系统的地址确定方法、装置、电子设备 - Google Patents

级联存储阵列系统的地址确定方法、装置、电子设备 Download PDF

Info

Publication number
CN109582242A
CN109582242A CN201811476092.5A CN201811476092A CN109582242A CN 109582242 A CN109582242 A CN 109582242A CN 201811476092 A CN201811476092 A CN 201811476092A CN 109582242 A CN109582242 A CN 109582242A
Authority
CN
China
Prior art keywords
address
storage array
data packet
cascade
physical address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811476092.5A
Other languages
English (en)
Other versions
CN109582242B (zh
Inventor
谢稷宏
朱宏伟
成会明
黄骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hexun Yongyuan Technology Co Ltd
Original Assignee
Beijing Hexun Yongyuan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hexun Yongyuan Technology Co Ltd filed Critical Beijing Hexun Yongyuan Technology Co Ltd
Priority to CN201811476092.5A priority Critical patent/CN109582242B/zh
Publication of CN109582242A publication Critical patent/CN109582242A/zh
Application granted granted Critical
Publication of CN109582242B publication Critical patent/CN109582242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0689Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本申请实施例公开了一种级联存储阵列系统的地址确定方法、装置、电子设备。其中,级联存储阵列系统的地址确定方法包括:接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。本申请的技术方案极大简化了级联存储阵列系统的配置,避免了人工分配地址的弊端,提高了级联存储阵列系统的可用性。

Description

级联存储阵列系统的地址确定方法、装置、电子设备
技术领域
本申请涉及计算机技术领域,具体涉及一种级联存储阵列系统的地址确定方法、装置、电子设备。
背景技术
随着互联网和物联网的快速发展,产生与消耗的数据量高速增长,数据量与存储空间的矛盾日益突出。传统的大规模存储系统扩容方式一般采用服务器堆叠的方式来实现,服务器之间通过高速交换机来连接,同时服务器之间的数据交换需要操作系统、文件系统等软件组件的参与,成本高昂,并且造成了计算资源、电力资源的较大浪费以及性能的下降。
相关技术中,级联存储管理端的文件系统(FS,FileSystem)通过软件管理存储分区和存储地址,FS管理的存储分区和存储地址均是虚拟分配的,相关技术中FS层并不能直接管理物理存储设备和物理地址。比如,传统的物理地址分配方式是手动为每个末端设备(硬盘)分配地址,比如通过板卡上的硬件拨码开关,或者通过网管软件分配,这两种方式实现起来效率低下,且非常容易产生地址分配重复的错误,造成硬盘访问冲突。
发明内容
本申请实施例提供一种级联存储阵列系统的地址确定方法、装置、电子设备及计算机可读存储介质。
第一方面,本申请实施例中提供了一种级联存储阵列系统的地址确定方法。
具体的,所述级联存储阵列系统的地址确定方法,包括:
接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;
根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;
将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。
结合第一方面,本申请在第一方面的第一种实现方式中,接收上级设备下发的第一地址协商请求数据包之后,还包括:
向所述上级设备返回第一地址协商回应数据包;其中,所述第一地址协商回应数据包中包括本级存储阵列的所述第一物理地址。
结合第一方面和第一方面的第一种实现方式,本申请在第一方面的第二种实现方式中,将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列之后,还包括:
接收所述下级存储阵列返回的第二地址协商回应数据包;其中,所述第二地址回应数据包中包括所述下级存储阵列的第二物理地址。
结合第一方面和第一方面的第一种实现方式,本申请在第一方面的第三种实现方式中,所述第一物理地址和第二物理地址至少包括设备角色标识、级联分支标识以及级联深度标识。
结合第一方面的第三种实现方式,根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址,包括:
通过将所述第一物理地址中的级联深度标识加1得到所述第二物理地址中的级联深度标识。
结合第一方面、第一方面的第一种实现方式和第一方面的第三种实现方式,本申请在第一方面的第四种实现方式中,所述本级存储阵列与所述上级存储阵列和下级存储阵列位于级联存储系统中的同一条级联分支中。
结合第一方面、第一方面的第一种实现方式和第一方面的第三种实现方式,本申请在第一方面的第五种实现方式中,所述本级存储阵列至少包括两个光口,且通过第一光口接收所述上游设备下发的第一地址协商请求数据包,并向所述上游设备返回第一地址协商回应数据包,通过第二光口向下级存储阵列下发第二地址协商请求数据包,并从所述下级存储阵列接收第二地址协商回应数据包。
结合第一方面、第一方面的第一种实现方式和第一方面的第三种实现方式,本申请在第一方面的第六种实现方式中,还包括:
接收上级设备下发的第一业务数据包;其中,所述第一业务数据包中包括目的地址;
在所述目的地址中包括所述本级存储阵列的级联分支标识时,去除所述目的地址中的所述级联分支标识时之后,将所述第一业务数据包下发给所述下级存储阵列;
在所述本级存储阵列为所述目的地址所在的存储阵列时,去除所述目的地址中本级存储阵列的级联深度标识之后,将所述第一业务数据包下发给所述目的地址所在的硬盘。
结合第一方面、第一方面的第一种实现方式和第一方面的第三种实现方式,本申请在第一方面的第七种实现方式中,还包括:
接收所述下游存储阵列上报的第二业务数据包;其中,所述第二业务数据包中至少包括产生所述第二业务数据包的源地址;
在所述源地址中不包括所述本级存储阵列的级联分支标识和/或级联深度标识时,将所述本级存储阵列的级联分支标识和/或级联深度标识封装到所述第二业务数据包中的所述源地址之后,将所述第二业务数据包上报给所述上级设备。
第二方面,本申请实施例中提供了一种级联存储阵列系统的地址确定装置。
具体的,所述级联存储阵列系统的地址确定装置,包括:
第一接收模块,被配置为接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;
确定模块,被配置为根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;
第一封装模块,被配置为将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。
结合第二方面,本申请在第二方面的第一种实现方式中,所述第一接收模块之后,还包括:
返回模块,被配置为向所述上级设备返回第一地址协商回应数据包;其中,所述第一地址协商回应数据包中包括本级存储阵列的所述第一物理地址。
结合第二方面和第二方面的第一种实现方式,本申请在第二方面的第二种实现方式中,所述第一封装模块之后,还包括:
第二接收模块,被配置为接收所述下级存储阵列返回的第二地址协商回应数据包;其中,所述第二地址回应数据包中包括所述下级存储阵列的第二物理地址。
结合第二方面和第二方面的第一种实现方式,本申请在第二方面的第三种实现方式中,所述第一物理地址和第二物理地址至少包括设备角色标识、级联分支标识以及级联深度标识。
结合第二方面的第三种实现方式,所述确定模块,包括:
确定子模块,被配置为通过将所述第一物理地址中的级联深度标识加1得到所述第二物理地址中的级联深度标识。
结合第二方面、第二方面的第一种实现方式和第二方面的第三种实现方式,本申请在第二方面的第四种实现方式中,所述本级存储阵列与所述上级存储阵列和下级存储阵列位于级联存储系统中的同一条级联分支中。
结合第二方面、第二方面的第一种实现方式和第二方面的第三种实现方式,本申请在第二方面的第五种实现方式中,所述本级存储阵列至少包括两个光口,且通过第一光口接收所述上游设备下发的第一地址协商请求数据包,并向所述上游设备返回第一地址协商回应数据包,通过第二光口向下级存储阵列下发第二地址协商请求数据包,并从所述下级存储阵列接收第二地址协商回应数据包。
结合第二方面、第二方面的第一种实现方式和第二方面的第三种实现方式,本申请在第二方面的第六种实现方式中,还包括:
第三接收模块,被配置为接收上级设备下发的第一业务数据包;其中,所述第一业务数据包中包括目的地址;
第一去除模块,被配置为在所述目的地址中包括所述本级存储阵列的级联分支标识时,去除所述目的地址中的所述级联分支标识时之后,将所述第一业务数据包下发给所述下级存储阵列;
第二去除模块,被配置为在所述本级存储阵列为所述目的地址所在的存储阵列时,去除所述目的地址中本级存储阵列的级联深度标识之后,将所述第一业务数据包下发给所述目的地址所在的硬盘。
结合第二方面、第二方面的第一种实现方式和第二方面的第三种实现方式,本申请在第二方面的第七种实现方式中,还包括:
第四接收模块,被配置为接收所述下游存储阵列上报的第二业务数据包;其中,所述第二业务数据包中至少包括产生所述第二业务数据包的源地址;
第二封装模块,被配置为在所述源地址中不包括所述本级存储阵列的级联分支标识和/或级联深度标识时,将所述本级存储阵列的级联分支标识和/或级联深度标识封装到所述第二业务数据包中的所述源地址之后,将所述第二业务数据包上报给所述上级设备。
所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中,级联存储阵列系统的地址确定装置的结构中包括存储器和处理器,所述存储器用于存储一条或多条支持级联存储阵列系统的地址确定装置执行上述第一方面中级联存储阵列系统的地址确定方法的计算机指令,所述处理器被配置为用于执行所述存储器中存储的计算机指令。所述级联存储阵列系统的地址确定装置还可以包括通信接口,用于级联存储阵列系统的地址确定装置与其他设备或通信网络通信。
第三方面,本申请实施例提供了一种电子设备,包括存储器和处理器;其中,所述存储器用于存储一条或多条计算机指令,其中,所述一条或多条计算机指令被所述处理器执行以实现第一方面所述的方法步骤。
第四方面,本申请实施例提供了一种计算机可读存储介质,用于存储级联存储阵列系统的地址确定装置所用的计算机指令,其包含用于执行上述第一方面中级联存储阵列系统的地址确定方法所涉及的计算机指令。
本申请实施例提供的技术方案可以包括以下有益效果:
本申请实施例适用于级联存储阵列系统中存储阵列的物理地址的确定,在地址协商过程中,本级存储阵列从上级设备接收自身的第一物理地址,并基于自身的第一物理地址计算出下级存储阵列的第二物理地址后,发送给下级存储阵列,从而对于级联存储阵列系统中的每条链上级联的存储阵列,能够自动地从上到下逐级确定存储阵列的物理地址,也即根据级联存储阵列系统的拓扑结构自适应的为存储阵列分配地址,极大简化了级联存储阵列系统的配置,避免了人工分配地址的弊端,提高了级联存储阵列系统的可用性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
结合附图,通过以下非限制性实施方式的详细描述,本申请的其它特征、目的和优点将变得更加明显。在附图中:
图1示出根据本申请一实施方式的级联存储阵列系统的地址确定方法的流程图;
图2示出根据本申请一实施方式的级联存储阵列系统的结构示意图;
图3示出服务器周期性或者事件的触发发起地址确定的流程图;
图4示出了本申请一实施方式的地址协商请求数据包和地址协商回应数据包所采用的数据结构示意图;
图5示出根据本申请另一实施方式的级联存储阵列系统的地址确定方法的流程图;
图6示出根据本申请再一实施方式的级联存储阵列系统的地址确定方法的流程图;
图7示出根据本申请一实施方式的级联存储阵列系统的地址确定装置的结构框图;
图8示出根据本申请另一实施方式的级联存储阵列系统的地址确定装置的结构框图;
图9示出根据本申请再一实施方式的级联存储阵列系统的地址确定装置的结构框图;
图10是适于用来实现根据本申请一实施方式的级联存储阵列系统的地址确定方法的电子设备的结构示意图。
具体实施方式
下文中,将参考附图详细描述本申请的示例性实施方式,以使本领域技术人员可容易地实现它们。此外,为了清楚起见,在附图中省略了与描述示例性实施方式无关的部分。
在本申请中,应理解,诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在,并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出根据本申请一实施方式的级联存储阵列系统的地址确定方法的流程图。如图1所示,所述级联存储阵列系统的地址确定方法包括以下步骤S101-S103:
在步骤S101中,接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;
在步骤S102中,根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;
在步骤S103中,将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。
本实施例中,级联存储阵列系统可以包括多个级联分支,每个级联分支上级联有多个存储阵列;多个级联分支通过服务器上的多个光口与服务器连接。在一实施例中,服务器内部带有PCIE插卡,可以向外提供多个光口,每个级联分支中的第一个存储阵列通过第一光口与PCIE插卡上的其中一个光口连接。每个存储阵列的第一物理地址可以包括设备角色标识、级联分支标识以及在级联分支中的级联深度标识。设备角色标识可以根据设备在系统中扮演的角色而定,例如服务器、级联分支、存储阵列等。设备角色标识和级联分支标识由于与硬件设备相关,设备角色是预先确定好的,级联分支标识与所连接的服务器上的光口相关,也是可以预先确定的,不需要动态分配,而存储阵列的级联结构可以随着存储阵列的增加或减少不断变化,因此需要依据拓扑结构的变化而更新。
图2示出了本实施例中一实施方式的级联存储阵列系统的结构示意图。如图2所示,服务器1包括M(M>=1)个光口,分别连接存储阵列的M个级联分支2-1~2-M,从图上看,M个级联分支又由N(N>=1)个存储阵列级联3-x-y而成,存储阵列的第一物理地址可以表示为3-x-y,其中3为设备角色标识(1表示服务器、2表示级联分支、3表示存储阵列),x表示级联分支标识(包括1~M),y表示级联深度标识(包括1~N)。
在一实施例中,服务器可以周期性或者事件的触发发起地址确定流程。如图3所示,服务器1向本级存储阵列3-x-1发送第一地址协商请求数据包req12,req12中可以包括本级存储阵列3-x-1的第一物理地址,该第一物理地址可以是本级存储阵列的完整的地址,例如3-x-1;第一物理地址也可以包括至少一部分,例如级联深度标识1;无论哪种情况,第一物理地址至少要包括存储阵列的级联深度标识,具体根据实际情况设定,在此不再赘述。本级存储阵列接收到第一地址协商请求数据包req12后,解析出第一物理地址,并基于第一物理地址确定下级存储阵列的第二物理地址。由于本实施例中的级联存储阵列系统中各个存储阵列都是级联连接的,上下级存储阵列之间的地址差别在于级联深度标识,可以预先确定好上下级存储设备之间级联深度标识的确定规则(例如级联深度标识逐级加1),在确定了本级存储阵列的级联深度标识后,就可以确定下级存储设备的级联深度标识。本级存储阵列在确定了下级存储阵列的第二物理地址后,将其封装成第二地址协商请求数据req23后,可以通过上下级存储阵列之间的光接口下发给下级存储阵列3-x-2,以便下级存储阵列3-x-2采用与本级存储阵列3-x-1相同的流程确定下下级存储阵列的物理地址,依此类推,直到该级联分支的最后一个存储阵列。经过这样一个过程,该级联分支上所有存储阵列的物理地址都将被确定,且这些物理地址是独一无二的。
图4示出了本申请一实施例中地址协商请求数据包和地址协商回应数据包所采用的数据结构示意图。如图4所示,该数据包采用6bit,V用于表示数据有效性,F表示地址协商请求数据包或者地址协商回应数据包,ADD使用4bit表示协商地址,也即在地址协商请求数据包中为下级存储阵列的第二物理地址,而在地址协商回应数据包中为本级存储阵列的第一物理地址。
本申请实施例适用于级联存储阵列系统中存储阵列的物理地址的确定,在地址协商过程中,本级存储阵列从上级设备接收自身的第一物理地址,并基于自身的第一物理地址计算出下级存储阵列的第二物理地址后,发送给下级存储阵列,从而对于级联存储阵列系统中的每条链上级联的存储阵列,能够自动地从上到下逐级确定存储阵列的物理地址,也即根据级联存储阵列系统的拓扑结构自适应的为存储阵列分配地址,极大简化了级联存储阵列系统的配置,避免了人工分配地址的弊端,提高了级联存储阵列系统的可用性。
在本实施例的一个可选实现方式中,所述步骤S101,即接收上级设备下发的第一地址协商请求数据包的步骤之后,进一步包括以下步骤:
向所述上级设备返回第一地址协商回应数据包;其中,所述第一地址协商回应数据包中包括本级存储阵列的所述第一物理地址。
该可选的实现方式中,在接收到上级设备下发的第一地址协商请求数据包之后,为了告知上级设备协商的结果,本级存储阵列还可以向上级设备返回一第一地址协商回应数据包,并附上本级存储阵列的第一物理地址,以便完成上下级存储设备之间的地址协商过程。如图3所示,本级存储阵列3-x-1向服务器返回回应数据包rpl21。
在本实施例的一个可选实现方式中,所述步骤S103,即将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列的步骤之后,进一步包括以下步骤:
接收所述下级存储阵列返回的第二地址协商回应数据包;其中,所述第二地址回应数据包中包括所述下级存储阵列的第二物理地址。
该可选的实现方式中,向下级存储设备下发第二地址协商请求数据包之后,下级存储阵列如果接收到该请求数据包,并且同意将第二地址协商请求数据包中的第二物理地址作为其真实物理地址,则下级存储阵列会返回一第二地址协商回应数据包。如果在规定时间内未接收到下级存储阵列的第二地址协商回应数据包,则可以认为下级存储阵列未接收到该第二地址协商请求数据包,或者不存在下级存储阵列,可以采取相应的措施。例如重发第二地址协商请求数据包,并在重发次数超过预设值时,可以认为不存在下级存储阵列,而结束本次地址协商流程。
在本实施例的一个可选的实现方式中,地址协商流程结束之后,处于级联分支末端的最后一个存储阵列可以向服务器上报一个业务数据包,以便服务器能够记录完整的拓扑结构及地址。例如,存储阵列N产生用于地址上报的业务数据包,该业务数据包中封装有存储阵列N的地址,存储阵列N将该业务数据包上报给上级存储阵列N-1,上级存储阵列N-1解析该业务数据包,并将自身的地址封装在该业务数据包中,例如在存储阵列N的地址前面,再继续上报,依此类推,直到传送到服务器,此时服务器在接收到该业务数据包之后,可以从中解析出该级联分支中级联的各个存储阵列的地址以及拓扑结构。
在本实施例的一个可选实现方式中,所述第一物理地址和第二物理地址至少包括设备角色标识、级联分支标识以及级联深度标识。
在本实施例的一个可选实现方式中,所述步骤S102,即根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址的步骤,进一步包括以下步骤:
通过将所述第一物理地址中的级联深度标识加1得到所述第二物理地址中的级联深度标识。
该可选的实现方式中,上下级存储阵列之间的级联深度标识可以以序列递增的方式确定。也即本级存储阵列的第一物理地址的级联深度标识加1得到第二物理地址的级联深度标识。
在本实施例的一个可选实现方式中,所述本级存储阵列与所述上级存储阵列和下级存储阵列位于级联存储系统中的同一条级联分支中。
在该可选的实现方式中,服务器可以通过多个光口连接多个级联分支,每个级联分支级联多个存储阵列。而每个级联分支之间可以是并行的,地址不存在交叉。同一级联分支中多个存储阵列的物理地址之间具有预设的关系,例如级联深度标识按序列递增排列等。在确定地址的时候,服务器可以同时向多个级联分支发起地址协商流程,每个级联分支独立完成地址协商流程。
在本实施例的一个可选实现方式中,所述本级存储阵列至少包括两个光口,且通过第一光口接收所述上游设备下发的第一地址协商请求数据包,并向所述上游设备返回第一地址协商回应数据包,通过第二光口向下级存储阵列下发第二地址协商请求数据包,并从所述下级存储阵列接收第二地址协商回应数据包。
该可选的实现方式中,服务器可以包括多个光口,分别与多条级联分支连接。而每个存储阵列可以包括至少两个光口,分别与上游设备和下级存储阵列连接,并接收和下发数据包。如图3所示,本级存储阵列3-x-1具有与服务器1通信的第一光口O21和与下级存储阵列3-x-2通信的第二光口O22。
在本实施例的一个可选实现方式中,如图5所示,所述方法进一步还包括以下步骤S501-S503:
在步骤S501中,接收上级设备下发的第一业务数据包;其中,所述第一业务数据包中包括目的地址;
在步骤S502中,在所述目的地址中包括所述本级存储阵列的级联分支标识时,去除所述目的地址中的所述级联分支标识时之后,将所述第一业务数据包下发给所述下级存储阵列;
在步骤S503中,在所述本级存储阵列为所述目的地址所在的存储阵列时,去除所述目的地址中本级存储阵列的级联深度标识之后,将所述第一业务数据包下发给所述目的地址所在的硬盘。
该可选的实现方式中,级联存储阵列系统中存储阵列的物理地址确定以后,服务器可以基于存储阵列上的地址对硬盘进行访问或者向存储阵列发送命令等业务数据。第一业务数据包可以是服务器向存储阵列发送的任何业务数据包,例如用于请求访问存储阵列上某块硬盘上某个位置处的数据的业务数据包,或者请求在存储阵列上某块硬盘上某个位置处写入数据的业务数据包,还可以是其他进行信息交互的业务数据包等。服务器在发送第一业务数据包的时候,会将待交互的目的地址封装在第一业务数据包中,并根据目的地址中级联分支标识将第一业务数据包传送给相应的级联分支,级联分支中的第一个存储阵列在接收到该第一业务数据包之后,会解析目的地址,并将级联分支标识剥离,并继续向下级存储阵列转发,下级存储阵列解析目的地址后,如果其中级联深度标识为自身,则停止向下转发,并将自身的级联深度标识从目的地址剥离,同时再根据相应的硬盘地址和/或具体硬盘中的地址做出响应,例如返回服务器待访问数据,或者写入服务器待写入的数据等等。
在本实施例的一个可选实现方式中,如图6所示,所述方法进一步还包括以下步骤S601-S602:
在步骤S601中,接收所述下游存储阵列上报的第二业务数据包;其中,所述第二业务数据包中至少包括产生所述第二业务数据包的源地址;
在步骤S602中,在所述源地址中不包括所述本级存储阵列的级联分支标识和/或级联深度标识时,将所述本级存储阵列的级联分支标识和/或级联深度标识封装到所述第二业务数据包中的所述源地址之后,将所述第二业务数据包上报给所述上级设备。
该可选的实现方式中,存储阵列也可以产生业务数据包之后上报至服务器。第二业务数据包也可以是任何需要与服务器进行交互的数据包,例如服务器要读取得数据、在地址协商流程结束后最后一个阵列向服务器上报地址的数据包、对服务器发送的其他相关数据包的响应数据包等等。在向服务器上报第二业务数据包的时候,第二业务数据包中可能仅封装了硬盘上的源地址,存储阵列接收到第二业务数据包之后,解析出源地址中并未包括级联分支标识和级联深度标识后,可以将级联分支标识和级联深度标识添加至源地址中(例如硬盘地址的前面),并将其上传给上级设备;上级设备可以是存储阵列或服务器,如果是存储阵列,在接收到第二业务数据包之后,解析后发现源地址中已经封装了级联分支标识和级联深度标识,则直接将第二业务数据包继续上报给上级设备,直到服务器为止。服务器接收到第二业务数据包之后,第二业务数据包中包含了完整的源地址。
下述为本申请装置实施例,可以用于执行本申请方法实施例。
图7示出根据本申请一实施方式的级联存储阵列系统的地址确定装置的结构框图,该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。如图7所示,所述级联存储阵列系统的地址确定装置包括:
第一接收模块701,被配置为接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;
确定模块702,被配置为根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;
封装模块703,被配置为将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。
在本实施例的一个可选实现方式中,所述第一接收模块之后,还包括:
返回模块,被配置为向所述上级设备返回第一地址协商回应数据包;其中,所述第一地址协商回应数据包中包括本级存储阵列的所述第一物理地址。
在本实施例的一个可选实现方式中,所述第一封装模块之后,还包括:
第二接收模块,被配置为接收所述下级存储阵列返回的第二地址协商回应数据包;其中,所述第二地址回应数据包中包括所述下级存储阵列的第二物理地址。
在本实施例的一个可选实现方式中,所述第一物理地址和第二物理地址至少包括设备角色标识、级联分支标识以及级联深度标识。
在本实施例的一个可选实现方式中,所述确定模块,包括:
确定子模块,被配置为通过将所述第一物理地址中的级联深度标识加1得到所述第二物理地址中的级联深度标识。
在本实施例的一个可选实现方式中,所述本级存储阵列与所述上级存储阵列和下级存储阵列位于级联存储系统中的同一条级联分支中。
在本实施例的一个可选实现方式中,所述本级存储阵列至少包括两个光口,且通过第一光口接收所述上游设备下发的第一地址协商请求数据包,并向所述上游设备返回第一地址协商回应数据包,通过第二光口向下级存储阵列下发第二地址协商请求数据包,并从所述下级存储阵列接收第二地址协商回应数据包。
在本实施例的一个可选实现方式中,如图8所示,所述装置还包括:
第三接收模块801,被配置为接收上级设备下发的第一业务数据包;其中,所述第一业务数据包中包括目的地址;
第一去除模块802,被配置为在所述目的地址中包括所述本级存储阵列的级联分支标识时,去除所述目的地址中的所述级联分支标识时之后,将所述第一业务数据包下发给所述下级存储阵列;
第二去除模块803,被配置为在所述本级存储阵列为所述目的地址所在的存储阵列时,去除所述目的地址中本级存储阵列的级联深度标识之后,将所述第一业务数据包下发给所述目的地址所在的硬盘。
在本实施例的一个可选实现方式中,如图9所示,所述装置还包括:
第四接收模块901,被配置为接收所述下游存储阵列上报的第二业务数据包;其中,所述第二业务数据包中至少包括产生所述第二业务数据包的源地址;
第二封装模块902,被配置为在所述源地址中不包括所述本级存储阵列的级联分支标识和/或级联深度标识时,将所述本级存储阵列的级联分支标识和/或级联深度标识封装到所述第二业务数据包中的所述源地址之后,将所述第二业务数据包上报给所述上级设备。
本实施例提出的级联存储阵列系统的地址确定装置与图1所示实施例及相关实施例中提出的级联存储阵列系统的地址确定方法对应一致,具体细节可参见上述对级联存储阵列系统的地址确定方法的描述,在此不再赘述。
图10是适于用来实现根据本申请实施方式的级联存储阵列系统的地址确定方法的电子设备的结构示意图。
如图10所示,电子设备1000包括中央处理单元(CPU)1001,其可以根据存储在只读存储器(ROM)1002中的程序或者从存储部分1008加载到随机访问存储器(RAM)1003中的程序而执行上述图1所示的实施方式中的各种处理。在RAM1003中,还存储有电子设备1000操作所需的各种程序和数据。CPU1001、ROM1002以及RAM1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。
以下部件连接至I/O接口1005:包括键盘、鼠标等的输入部分1006;包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1007;包括硬盘等的存储部分1008;以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1009。通信部分1009经由诸如因特网的网络执行通信处理。驱动器1010也根据需要连接至I/O接口1005。可拆卸介质1011,诸如磁盘、光盘、磁光盘、半导体存储器等等,根据需要安装在驱动器1010上,以便于从其上读出的计算机程序根据需要被安装入存储部分1008。
特别地,根据本申请的实施方式,上文参考图1描述的方法可以被实现为计算机软件程序。例如,本申请的实施方式包括一种计算机程序产品,其包括有形地包含在及其可读介质上的计算机程序,所述计算机程序包含用于执行图1所示方法的程序代码。在这样的实施方式中,该计算机程序可以通过通信部分1009从网络上被下载和安装,和/或从可拆卸介质1011被安装。
附图中的流程图和框图,图示了按照本申请各种实施方式的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,路程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
描述于本申请实施方式中所涉及到的单元或模块可以通过软件的方式实现,也可以通过硬件的方式来实现。所描述的单元或模块也可以设置在处理器中,这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。
作为另一方面,本申请还提供了一种计算机可读存储介质,该计算机可读存储介质可以是上述实施方式中所述装置中所包含的计算机可读存储介质;也可以是单独存在,未装配入设备中的计算机可读存储介质。计算机可读存储介质存储有一个或者一个以上程序,所述程序被一个或者一个以上的处理器用来执行描述于本申请的方法。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (20)

1.一种级联存储阵列系统的地址确定方法,其特征在于,包括:
接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;
根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;
将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。
2.根据权利要求1所述的方法,其特征在于,接收上级设备下发的第一地址协商请求数据包之后,还包括:
向所述上级设备返回第一地址协商回应数据包;其中,所述第一地址协商回应数据包中包括本级存储阵列的所述第一物理地址。
3.根据权利要求1或2所述的方法,其特征在于,将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列之后,还包括:
接收所述下级存储阵列返回的第二地址协商回应数据包;其中,所述第二地址回应数据包中包括所述下级存储阵列的第二物理地址。
4.根据权利要求1或2所述的方法,其特征在于,所述第一物理地址和第二物理地址至少包括设备角色标识、级联分支标识以及级联深度标识。
5.根据权利要求4所述的方法,其特征在于,根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址,包括:
通过将所述第一物理地址中的级联深度标识加1得到所述第二物理地址中的级联深度标识。
6.根据权利要求1、2、5任一项所述的方法,其特征在于,所述本级存储阵列与所述上级存储阵列和下级存储阵列位于级联存储系统中的同一条级联分支中。
7.根据权利要求1、2、5任一项所述的方法,其特征在于,所述本级存储阵列至少包括两个光口,且通过第一光口接收所述上游设备下发的第一地址协商请求数据包,并向所述上游设备返回第一地址协商回应数据包,通过第二光口向下级存储阵列下发第二地址协商请求数据包,并从所述下级存储阵列接收第二地址协商回应数据包。
8.根据权利要求1、2、5任一项所述的方法,其特征在于,还包括:
接收上级设备下发的第一业务数据包;其中,所述第一业务数据包中包括目的地址;
在所述目的地址中包括所述本级存储阵列的级联分支标识时,去除所述目的地址中的所述级联分支标识时之后,将所述第一业务数据包下发给所述下级存储阵列;
在所述本级存储阵列为所述目的地址所在的存储阵列时,去除所述目的地址中本级存储阵列的级联深度标识之后,将所述第一业务数据包下发给所述目的地址所在的硬盘。
9.根据权利要求1、2、5任一项所述的方法,其特征在于,还包括:
接收所述下游存储阵列上报的第二业务数据包;其中,所述第二业务数据包中至少包括产生所述第二业务数据包的源地址;
在所述源地址中不包括所述本级存储阵列的级联分支标识和/或级联深度标识时,将所述本级存储阵列的级联分支标识和/或级联深度标识封装到所述第二业务数据包中的所述源地址之后,将所述第二业务数据包上报给所述上级设备。
10.一种级联存储阵列系统的地址确定装置,其特征在于,包括:
第一接收模块,被配置为接收上级设备下发的第一地址协商请求数据包;其中,所述地址协商请求数据包中包括本级存储阵列的第一物理地址;所述上级设备为服务器或上级存储阵列;
确定模块,被配置为根据所述本级存储阵列的第一物理地址确定下级存储阵列的第二物理地址;其中,所述第一物理地址和第二物理地址具有预设的关系;
第一封装模块,被配置为将所述下级存储阵列的第二物理地址封装成第二地址协商请求数据包,并下发给下级存储阵列。
11.根据权利要求10所述的装置,其特征在于,所述第一接收模块之后,还包括:
返回模块,被配置为向所述上级设备返回第一地址协商回应数据包;其中,所述第一地址协商回应数据包中包括本级存储阵列的所述第一物理地址。
12.根据权利要求10或11所述的装置,其特征在于,所述第一封装模块之后,还包括:
第二接收模块,被配置为接收所述下级存储阵列返回的第二地址协商回应数据包;其中,所述第二地址回应数据包中包括所述下级存储阵列的第二物理地址。
13.根据权利要求10或11所述的装置,其特征在于,所述第一物理地址和第二物理地址至少包括设备角色标识、级联分支标识以及级联深度标识。
14.根据权利要求13所述的装置,其特征在于,所述确定模块,包括:
确定子模块,被配置为通过将所述第一物理地址中的级联深度标识加1得到所述第二物理地址中的级联深度标识。
15.根据权利要求10、11、14任一项所述的装置,其特征在于,所述本级存储阵列与所述上级存储阵列和下级存储阵列位于级联存储系统中的同一条级联分支中。
16.根据权利要求10、11、14任一项所述的装置,其特征在于,所述本级存储阵列至少包括两个光口,且通过第一光口接收所述上游设备下发的第一地址协商请求数据包,并向所述上游设备返回第一地址协商回应数据包,通过第二光口向下级存储阵列下发第二地址协商请求数据包,并从所述下级存储阵列接收第二地址协商回应数据包。
17.根据权利要求10、11、14任一项所述的装置,其特征在于,还包括:
第三接收模块,被配置为接收上级设备下发的第一业务数据包;其中,所述第一业务数据包中包括目的地址;
第一去除模块,被配置为在所述目的地址中包括所述本级存储阵列的级联分支标识时,去除所述目的地址中的所述级联分支标识时之后,将所述第一业务数据包下发给所述下级存储阵列;
第二去除模块,被配置为在所述本级存储阵列为所述目的地址所在的存储阵列时,去除所述目的地址中本级存储阵列的级联深度标识之后,将所述第一业务数据包下发给所述目的地址所在的硬盘。
18.根据权利要求10、11、14任一项所述的装置,其特征在于,还包括:
第四接收模块,被配置为接收所述下游存储阵列上报的第二业务数据包;其中,所述第二业务数据包中至少包括产生所述第二业务数据包的源地址;
第二封装模块,被配置为在所述源地址中不包括所述本级存储阵列的级联分支标识和/或级联深度标识时,将所述本级存储阵列的级联分支标识和/或级联深度标识封装到所述第二业务数据包中的所述源地址之后,将所述第二业务数据包上报给所述上级设备。
19.一种电子设备,其特征在于,包括存储器和处理器;其中,
所述存储器用于存储一条或多条计算机指令,其中,所述一条或多条计算机指令被所述处理器执行以实现权利要求1-9任一项所述的方法步骤。
20.一种计算机可读存储介质,其上存储有计算机指令,其特征在于,该计算机指令被处理器执行时实现权利要求1-9任一项所述的方法步骤。
CN201811476092.5A 2018-12-04 2018-12-04 级联存储阵列系统的地址确定方法、装置、电子设备 Active CN109582242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811476092.5A CN109582242B (zh) 2018-12-04 2018-12-04 级联存储阵列系统的地址确定方法、装置、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811476092.5A CN109582242B (zh) 2018-12-04 2018-12-04 级联存储阵列系统的地址确定方法、装置、电子设备

Publications (2)

Publication Number Publication Date
CN109582242A true CN109582242A (zh) 2019-04-05
CN109582242B CN109582242B (zh) 2022-05-06

Family

ID=65927434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811476092.5A Active CN109582242B (zh) 2018-12-04 2018-12-04 级联存储阵列系统的地址确定方法、装置、电子设备

Country Status (1)

Country Link
CN (1) CN109582242B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112732343A (zh) * 2020-12-31 2021-04-30 中国电子科技网络信息安全有限公司 一种堆叠设备中业务子母板卡加载的方法
CN114531459A (zh) * 2020-11-03 2022-05-24 深圳市明微电子股份有限公司 级联设备参数自适应获取方法及装置、系统及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761190A (zh) * 2013-12-19 2014-04-30 华为技术有限公司 数据处理方法及装置
US20140244929A1 (en) * 2011-08-26 2014-08-28 Vmware, Inc. Object storage system
CN106168882A (zh) * 2015-05-18 2016-11-30 联发科技股份有限公司 管理存储装置的方法及其存储系统
CN106201350A (zh) * 2016-07-07 2016-12-07 华为技术有限公司 存储数据的方法、存储器和计算机系统
CN107168640A (zh) * 2016-03-08 2017-09-15 东芝存储器株式会社 存储系统、信息处理系统及非易失性存储器的控制方法
CN107870868A (zh) * 2016-09-22 2018-04-03 三星电子株式会社 存储装置和存储系统
US20180275873A1 (en) * 2017-03-24 2018-09-27 Sandisk Technologies Llc System and method for managing mapping data in non-volatile memory systems having multiple mapping layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140244929A1 (en) * 2011-08-26 2014-08-28 Vmware, Inc. Object storage system
CN103761190A (zh) * 2013-12-19 2014-04-30 华为技术有限公司 数据处理方法及装置
CN106168882A (zh) * 2015-05-18 2016-11-30 联发科技股份有限公司 管理存储装置的方法及其存储系统
CN107168640A (zh) * 2016-03-08 2017-09-15 东芝存储器株式会社 存储系统、信息处理系统及非易失性存储器的控制方法
CN106201350A (zh) * 2016-07-07 2016-12-07 华为技术有限公司 存储数据的方法、存储器和计算机系统
CN107870868A (zh) * 2016-09-22 2018-04-03 三星电子株式会社 存储装置和存储系统
US20180275873A1 (en) * 2017-03-24 2018-09-27 Sandisk Technologies Llc System and method for managing mapping data in non-volatile memory systems having multiple mapping layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531459A (zh) * 2020-11-03 2022-05-24 深圳市明微电子股份有限公司 级联设备参数自适应获取方法及装置、系统及存储介质
CN114531459B (zh) * 2020-11-03 2024-05-07 深圳市明微电子股份有限公司 级联设备参数自适应获取方法及装置、系统及存储介质
CN112732343A (zh) * 2020-12-31 2021-04-30 中国电子科技网络信息安全有限公司 一种堆叠设备中业务子母板卡加载的方法
CN112732343B (zh) * 2020-12-31 2022-04-22 中国电子科技网络信息安全有限公司 一种堆叠设备中业务子母板卡加载的方法

Also Published As

Publication number Publication date
CN109582242B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN107590001B (zh) 负载均衡方法及装置、存储介质、电子设备
CN109561171B (zh) 虚拟私有云服务的配置方法和装置
CN105450618A (zh) 一种api服务器处理大数据的运算方法及其系统
WO2014026524A1 (zh) 一种分配资源的方法及装置
CN105511954A (zh) 一种报文处理方法及装置
CN109104368B (zh) 一种请求连接方法、装置、服务器及计算机可读存储介质
CN109254854A (zh) 异步调用方法、计算机装置及存储介质
CN110727738B (zh) 基于数据分片的全局路由系统、电子设备及存储介质
CN109582242B (zh) 级联存储阵列系统的地址确定方法、装置、电子设备
CN110958132A (zh) 监控网卡设备的方法、基板管理控制器及网卡设备
CN105722040A (zh) 一种业务消息的传输方法、装置及系统
CN108337116A (zh) 消息保序方法及装置
CN109358820B (zh) 数据访问方法、装置、电子设备及计算机可读存储介质
US11979335B2 (en) Network controller
CN105491082A (zh) 远程资源访问方法和交换设备
CN101547209A (zh) 一种信息表项的更新方法和设备
CN116383240A (zh) 基于fpga多数据库加速查询方法、装置、设备及介质
CN102710772B (zh) 一种基于云平台的海量数据通讯系统
TW202315360A (zh) 微服務分配方法、電子設備及儲存介質
CN110891031B (zh) 同步信息并行写入方法及网络设备
CN114726657A (zh) 中断管理和数据收发管理的方法、装置及智能网卡
CN112541038A (zh) 时序数据管理方法、系统、计算设备及存储介质
CN112925739A (zh) 应用于众核芯片的通信方法、众核芯片及存储介质
CN113254097A (zh) 配置信息的下发方法和装置、电子设备和存储介质
CN113760986A (zh) 一种数据查询方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant