CN109389934A - 一种显示基板及其驱动方法和显示装置 - Google Patents
一种显示基板及其驱动方法和显示装置 Download PDFInfo
- Publication number
- CN109389934A CN109389934A CN201811627245.1A CN201811627245A CN109389934A CN 109389934 A CN109389934 A CN 109389934A CN 201811627245 A CN201811627245 A CN 201811627245A CN 109389934 A CN109389934 A CN 109389934A
- Authority
- CN
- China
- Prior art keywords
- signal line
- clock signal
- transistor
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 70
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 12
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 10
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种显示基板及其驱动方法和显示装置，属于显示技术领域，用于减少栅极驱动IC的输出通道(channel)数量，减小显示面板边框。该显示基板包括：栅极控制电路以及多条栅线，所述多条栅线以每相邻的N条栅线作为一栅线组，所述栅极控制电路具有与每个所述栅线组一一对应的控制模块，N为大于或者等于2的正整数；每个所述控制模块包括一个信号输入端和N个信号输出端，所述信号输入端用于接收栅极驱动集成电路对应的信号输出端的栅极驱动信号，各所述信号输出端依次与所述N条栅线相连；每个所述控制模块用于将接收到的栅极驱动信号在时域上划分成N等分，并依次输出给与该控制模块相连的N条栅线。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其驱动方法和显示装置。
背景技术
目前，在显示装置中，显示面板的像素单元形成有薄膜晶体管(Thin FilmTransistor，TFT)，该TFT可以驱动像素单元实现图像显示。一般而言，通过扫描显示面板中的每一行栅线，以及通过数据线给相应的像素单元施加数据电压信号，从而驱动每个像素单元，以实现图像显示。
但是，目前的显示面板一般采用阵列基板驱动(Gate Driver on Array，GOA)技术或者外接栅极驱动集成电路(Integrated Circuit，IC)技术进行驱动。其中，GOA技术将栅极驱动电路直接制作在阵列基板上，因此，基于GOA技术的显示面板相较外接栅极驱动IC的显示面板边框更小，但是采用GOA技术驱动时，驱动一行像素单元需要采用多个TFT以及电容等元器件，电路设计较为复杂，一旦元器件发生故障，整个电路就无法工作，从而使得GOA技术的稳定性较差，如利用于车载显示装置时，要求使用年限较长，因此需求更好的稳定性，从而使得GOA技术不太适用于车载显示装置。而外接栅极驱动IC可以直接将栅极驱动信号直接提供给栅线，相对稳定性较好，但是目前的外接栅极驱动IC一般采用全出pin的设计，即栅极驱动IC的输出通道(channel)与栅线一对一的连线设计，从而通过栅极驱动电路的输出channel为每一条栅线提供栅极驱动信号。这样，栅线数量则与栅极驱动IC的输出channel一致，较多的输出channel使得走线数目相应的较多，使得COG(Chip on Glass)侧的台阶尺寸较大，进而使得这个显示面板的边框无法缩小，尤其是对于高分辨率的显示装置，走线数目进一步增加，愈加限制了显示面板的边框大小。
因此，如何减少所需的栅极驱动IC的输出channel数目，从而减少显示面板边框是亟待解决的问题。
发明内容
本发明实施例提供一种显示基板及其驱动方法和显示装置，用于减少栅极驱动IC的输出channel数量，减小显示面板边框。
一方面，本发明实施例提供一种显示基板，包括栅极控制电路以及多条栅线，所述多条栅线以每相邻的N条栅线作为一栅线组，所述栅极控制电路具有与每个所述栅线组一一对应的控制模块，N为大于或者等于2的正整数；
每个所述控制模块包括一个信号输入端和N个信号输出端，所述信号输入端用于接收栅极驱动集成电路对应的信号输出端的栅极驱动信号，各所述信号输出端依次与所述N条栅线相连；
每个所述控制模块用于将接收到的栅极驱动信号在时域上划分成N等分，并依次输出给与该控制模块相连的N条栅线。
另一方面，本发明实施例还提供了一种显示装置，包括栅极驱动集成电路以及上述所述的显示基板；
其中，所述栅极驱动集成电路的信号输出端与所述显示基板中的控制模块的信号输入端一一对应相连。
另一方面，本发明实施例还提供了一种驱动方法，应用于显示基板，所述显示基板包括栅极控制电路以及多条栅线，所述多条栅线以每相邻的N条栅线作为一栅线组，所述栅极控制电路具有与每个所述栅线组一一对应的控制模块，N为大于或者等于2的正整数；其中，每个所述控制模块包括一个信号输入端和N个信号输出端，所述信号输入端用于接收栅极驱动集成电路对应的信号输出端的栅极驱动信号，各所述信号输出端依次与所述N条栅线相连；
所述驱动方法包括：与栅线组数量相同且连续的时间段，每一个时间段包括N个连续的子时间段，每一个时间段与一控制模块和一栅线组对应，每一个子时间段与一条栅线对应；
其中，从第一个控制模块开始，各控制模块依次在各控制模块对应的时间段内加载栅极驱动信号，并将加载的栅极驱动信号在时域上划分成N等分，并依次在各栅线对应的子时间段内将所述栅极驱动信号输出给对应栅线。
本发明有益效果如下：
本发明实施例提供的显示基板及其驱动方法和显示装置，包括：栅极控制电路以及多条栅线，多条栅线以每相邻的N条栅线作为一栅线组，栅极控制电路具有与每个栅线组一一对应的控制模块，N为大于或者等于2的正整数；每个控制模块包括一个信号输入端和N个信号输出端，信号输入端用于接收栅极驱动IC对应的信号输出端的栅极驱动信号，各信号输出端依次与N条栅线相连；每个控制模块用于将接收到的栅极驱动信号在时域上划分成N等分，并依次输出给与该控制模块相连的N条栅线。这样，通过栅极控制电路包括的每一个控制模块，可以将栅极驱动IC输出的一路栅极驱动信号输出给N条栅线，从而减少栅极驱动IC的输出channel数量，相应的，显示面板上的走线也就相应的得以减少，从而使得显示面板边框更小。
附图说明
图1为现有技术的显示面板的电路示意图；
图2为本发明实施例提供的显示基板的一种结构示意图；
图3为本发明实施例提供的显示基板的另一种结构示意图；
图4为本发明实施例提供的显示基板的再一种结构示意图；
图5为本发明实施例提供的N为2时的显示基板的一种电路示意图；
图6为本发明实施例提供的N为2时的显示基板的工作时序图；
图7为本发明实施例提供的N为2时的显示基板的另一种电路示意图；
图8为本发明实施例提供的N为3时的显示基板的一种电路示意图；
图9为本发明实施例提供的N为3时的显示基板的一种工作时序图；
图10为本发明实施例提供的N为3时的显示基板的另一种电路示意图；
图11为本发明实施例提供的N为3时的显示基板的另一种工作时序图；
图12为本发明实施例提供的显示装置的结构示意图。
具体实施方式
目前，在显示装置中，显示面板的像素单元形成有TFT，该TFT可以驱动像素单元实现图像显示。一般而言，通过扫描显示面板中的每一行栅线，以及通过数据线给相应的像素单元施加数据电压信号，从而驱动每个像素单元，以实现图像显示。
请参见图1所示，目前采用外接栅极驱动IC的显示面板一般包括栅极驱动IC 102、数据信号驱动IC 103以及多个像素单元101，其中，栅极驱动IC 102的输出channel与栅(gate)线一一相连，数据信号驱动IC 103的输出channel与数据(date)线也一一相连。可以看到，由于采用栅极驱动IC的输出channel与栅线一对一的连线设计，栅线数量则与栅极驱动IC的输出channel一致，从而较多的输出channel使得走线数目相应的较多，使得COG侧的台阶尺寸较大，进而使得这个显示面板的边框无法缩小，尤其是对于高分辨率的显示装置，走线数目进一步增加，愈加限制了显示面板的边框大小。
针对上述存在的问题，本发明实施例提供了一种显示基板及其驱动方法和显示装置。
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的显示基板及其驱动方法和显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供的显示基板，如图2所示，图2为本发明实施例提供的显示基板的一种结构示意图，包括：栅极控制电路以及多条栅线30，多条栅线30以每相邻的N条栅线30作为一栅线组，栅极控制电路具有与每个栅线组一一对应的控制模块20，N为大于或者等于2的正整数；其中，
每个控制模块20包括一个信号输入端I和N个信号输出端O，信号输入端I用于接收栅极驱动IC 10对应的信号输出端P的栅极驱动信号，各信号输出端O依次与N条栅线30相连；
每个控制模块20用于将接收到的栅极驱动信号在时域上划分成N等分，并依次输出给与该控制模块20相连的N条栅线30。
本发明实施例提供的上述显示基板，通过栅极控制电路包括的每一个控制模块20，可以将栅极驱动IC 10输出的一路栅极驱动信号输出给N条栅线30，从而减少栅极驱动IC的输出channel数量，相应的，显示面板上的走线也就相应的得以减少，从而使得显示面板边框更小。此外，由于减少了输出channel以及走线，也就减少了制作显示面板所需的材料，并且能够减少制作所消耗的时间，从而在材料和时间上相应的减少了成本。例如，对于分别率为720*1520的显示面板，栅线数量为1520根，若是采用现有技术的全出pin技术，则需要栅极驱动IC拥有1520个pin脚，并且在制作时还需制作1520条走线，而采用本发明实施例的技术方案，则可以有效的减少栅极驱动IC的pin脚数量，例如当N为2时，所需提供栅极驱动信号的pin脚只需要760个，就算加上所需提供时钟信号的pin脚2个或者4个，最多也只需764个pin脚，大大减少了所需的pin脚数量以及走线数量，使得显示面板边框得以更小。
需要声明的是，控制模块20将栅极驱动信号在时域上划分成N等分，是指将栅极驱动信号有效的时间段N等分为N个连续的子时间段，且在每一个子时间段中，通过其中一个信号输出端O输出栅极控制信号，不同的子时间段所使用的信号输出端O不同。因此，同一个控制模块20的每个信号输出端O所输出的栅极驱动信号是相同的，而仅是输出的子时间段不同。
示例性的，当控制模块20包括2个信号输出端，即信号输出端1和信号输出端2时，则会将栅极驱动信号有效的时间段划分为2等分，即子时间段1和子时间段2，并在子时间段1中通过信号输出端1输出栅极驱动信号，以及在子时间段2通过信号输出端2输出栅极驱动信号。
示例性的，当控制模块20包括3个信号输出端，即信号输出端1、信号输出端2和信号输出端3时，则会将栅极驱动信号有效的时间段划分为3等分，即子时间段1、子时间段2和子时间段3，并在子时间段1中通过信号输出端1输出栅极驱动信号，在子时间段2通过信号输出端2输出栅极驱动信号，以及在子时间段3通过信号输出端3输出栅极驱动信号。
当然，当控制模块20包括其他数量的信号输出端时，可依据上述描述以此类推，因此不再过多赘述。
具体的，每一条栅线30可以用于为一行像素单元提供栅极驱动信号，具体可以如图1所示的栅线与像素单元的连接方式相同，因此在此不再过多赘述。
具体地，本发明实施例提供的上述显示基板中，如图3所示，图3为本发明实施例提供的显示基板的另一种结构示意图，图3中仅以一个控制模块20为例进行示出。其中，该显示基板还包括时钟信号线组CK和参考信号线VGL，并且每个控制模块20包括N个控制子模块201。其中，时钟信号线组CK包括多条时钟信号线。
其中，每个控制子模块201包括控制端、第一输入端E1、第二输入端E2和信号输出端O(每个控制子模块201的信号输出端O即为每个控制模块的一个信号输出端O)。每个控制子模块201的控制端与时钟信号线组CK相连，第一输入端E1与信号输入端I相连，第二输入端E2与参考信号线VGL相连，信号输出端O与对应的一条栅线30相连。
具体的，每个控制子模块201在时钟信号线组CK的控制下，将信号输入端I的信号提供给栅线30，或将参考信号线VGL的参考信号提供给栅线30。
本发明实施例提供的上述显示基板中，如图3所示，时钟信号线组CK中包括多对时钟信号线，一个控制子模块201与一对时钟信号线相对应。其中，控制子模块201的控制端包括第一控制端K1和第二控制端K2，第一控制端K1与一对时钟信号线中的一条时钟信号线相连，第二控制端K2与一对时钟信号线中的另一条时钟信号线相连，并在这一对时钟信号线的控制下，将信号输入端O的信号提供给栅线30，或者，将参考信号线VGL的参考信号提供给栅线30。
具体的，当第一控制端K1连接的时钟信号线加载第一电位信号，第二控制端K2连接的时钟信号线加载第二电位信号时，控制子模块201可以将信号输入端O的信号提供给连接的栅线30；或者，当第一控制端K1连接的时钟信号线加载第一电位信号，第二控制端K2连接的时钟信号线加载第二电位信号时，控制子模块201可以将参考信号线VGL的参考信号提供给连接的栅线30。
具体的，时钟信号线组CK可以通过时钟发生器来提供时钟信号，时钟信号发生器可以集成在栅极驱动IC中，一个时钟信号发生器用于为一条时钟信号线提供时钟信号。可选的，由于在具体实施中，各个控制模块20的控制逻辑相同，因此各个控制模块20中的对应的控制子模块201可以共用一对时钟信号线，例如控制模块20包括2个控制子模块201时，各个控制模块20的第一个控制子模块201共用一对时钟信号线，各个控制模块20的第二个控制子模块201共用一对时钟信号线。
本发明实施例提供的上述显示基板中，如图4所示，图4为本发明实施例提供的显示基板的再一种结构示意图，图4中仅以一个控制子模块201为例进行示出。其中，每个控制子模块201还可以包括两个晶体管，即第一晶体管M1和第二晶体管M2，第一晶体管M1的第一极与信号输入端I相连，第一晶体管M1的控制极与一对时钟信号线中的一条时钟信号线相连，第二晶体管M2的第一极与参考信号线VGL相连，第二晶体管M2的控制极与一对时钟信号线中的另一条时钟信号线相连，第一晶体管M1和第二晶体管M2的第二极均与信号输出端O相连。
具体的，当第一晶体管M1连接的时钟信号线加载第一电位信号，且第二晶体管M2连接的时钟信号线加载第二电位信号时，第一晶体管M1导通，第二晶体管M2截断，将信号输入端I的栅极驱动信号通过信号输出端O提供给连接的栅线30，从而打开该栅线30连接的一行像素的TFT；当第一晶体管M1连接的时钟信号线加载第二电位信号，且第二晶体管M2连接的时钟信号线加载第一电位信号时，第二晶体管M2导通，第一晶体管M1截断，将参考信号线VGL的通过信号输出端O提供给连接的栅线30，从而关闭该栅线30连接的一行像素的TFT。
可选地，本发明实施例提供的上述显示基板中，所有晶体管均为N型晶体管或者P型晶体管。当晶体管为N型晶体管时，第一电位信号为高电平信号，第二电位信号为低电平信号；当晶体管为P型晶体管时，第一电位信号为低电平信号，第二电位信号为高电平信号。
具体地，本发明实施例提供的上述显示基板中，将所有的晶体管均可以设置为N型晶体管，这样可以简化显示基板的制作工艺流程。
本发明实施例提供的上述显示基板中，晶体管可以是TFT，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Semiconductor)，在此不做限定。在具体实施中，这些晶体管的第一极和第二极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
下面具体以N为2和3的情况为例，结合电路时序图对本发明实施例提供的上述显示基板的工作过程进行描述。
实施例一
请参见图5，图5为N为2时的显示基板的电路示意图，其中，图5中以三个控制模块为例进行示出，但是需要知道的是，在实际应用中，显示基板还可以包括更多的控制模块，对于控制模块的数量本发明实施例并不进行限定。
具体的，该显示基板包括参考信号线VGL、时钟信号线组CK。其中，时钟信号线组CK可以包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，第一时钟信号线和第二时钟信号线可以组成一对时钟信号线，第三时钟信号线和第四时钟信号线可以组成一对时钟信号线。其中，每一条时钟信号线与一个时钟信号发生器VCK相连，即第一时钟信号线与VCK1相连，VCK1为第一时钟信号线提供时钟信号CK1，第二时钟信号线与VCK2相连，VCK2为第二时钟信号线提供时钟信号CK2，以此类推。优选的，时钟信号发生器VCK1～VCK4可以集成在栅极驱动IC上。
具体的，该显示基板的栅极控制电路包括第一控制模块20a、第二控制模块20b和第三控制模块20c。每个控制模块的信号输入端与栅极驱动电路10的一个信号输出端相连，用于接收栅极驱动电路输出的栅极驱动信号Scan，如图5所示，控制模块20a的信号输入端I1与栅极驱动电路10的信号输出端P1相连，用于接收Scan1，控制模块20b的信号输入端I2与栅极驱动电路10的信号输出端P2相连，用于接收Scan2，控制模块20c的信号输入端I3与栅极驱动电路10的信号输出端P3相连，用于接收Scan3。
具体的，第一控制模块20a包括第一控制子模块和第二控制子模块，第一控制子模块包括第一晶体管M1和第二晶体管M2，第二控制子模块包括第三晶体管M3和第四晶体管M4。
第二控制模块20b包括第三控制子模块和第四控制子模块，第三控制子模块包括第五晶体管M5和第六晶体管M6，第四第一控制子模块包括第七晶体管M7和第八晶体管M8。
第三控制模块20c包括第五控制子模块和第六控制子模块，第五控制子模块包括第九晶体管M9和第十晶体管M10，第六控制子模块包括第十一晶体管M11和第十二晶体管M12。
以控制模块20a为例，第一晶体管M1的控制极与第一时钟信号线相连，第一晶体管M1的第一极与信号输入端I1相连，第二晶体管M2的控制极与第二时钟信号线相连，第二晶体管M2的第一极与参考信号线VGL相连，第一晶体管M1和第二晶体管M2的第二极均与信号输出端O1相连，信号输出端O1与一条栅线30相连；
第三晶体管M3的控制极与第三时钟信号线相连，第三晶体管M3的第一极与信号输入端I1相连，第四晶体管M4的控制极与第四时钟信号线相连，第四晶体管M4的第一极与参考信号线VGL相连，第三晶体管M3和第四晶体管M4的第二极均与信号输出端O2相连，信号输出端O2与一条栅线30相连。
可选的，晶体管的第一极可以为源极，第二极可以为漏极，或者将晶体管的第一极作为漏极，第二极作为源极，在此不作具体区分。
其余控制模块20的连接方式与控制模块20a的连接方式，因此可以参见控制模块20a的描述，在此不再赘述。
请参见如图6所示，图6为本发明实施例提供的显示基板的工作时序图，其中，图6中具体以三个控制模块，以及晶体管为N型晶体管为例进行示出。
其中，第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线上加载的信号分别为CK1、CK2、CK3和CK4，参考信号线VGL上加载的信号为始终为gate级的低电压(Vgatelow，VGL)信号，控制模块20a、控制模块20b和控制模块20c的信号输入端I接收到的栅极驱动信号依次为Scan1、Scan2和Scan3，Scan1、Scan2和Scan3为连续的移位信号，控制模块20a、控制模块20b和控制模块20c的信号输入端输出的信号依次分别为G1～G6。其中，CK1～CK4周期相同，占空比相同，但是时序不同。
具体的，控制模块20a、控制模块20b和控制模块20c依次分别对应于三个连续的时间段，即控制模块20a对应于第一时间段t1、控制模块20b对应于第二时间段t2和控制模块20c对应于第三时间段t3。其中，每个时间段包括两个连续的子时间段，例如第一时间段t1包括第一子时间段t11和第二子时间段t12，第二时间段t2包括第三子时间段t21和第四子时间段t22，第三时间段t3包括第五子时间段t31和第六子时间段t32。
在第一子时间段t11，控制模块20a的信号输入端I1接收的Scan1为gate级的高电压(Vgatehigh，VGH)信号，CK1为高电平，CK2为低电平，M1导通，M2截断，从而将Scan1提供给信号输出端O1，即G1为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
在第二子时间段t12，信号输入端I1接收的Scan1保持为VGH信号，CK1为低电平，CK2为高电平，M2导通，M1截断，从而将参考信号线VGL的VGL信号提供给信号输出端O1，即G1为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
同时，CK3为高电平，CK4为低电平，M3导通，M4截断，从而将信号输入端I1接收的Scan1提供给信号输出端O2，即G2为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
在第三子时间段t21，信号输入端I1接收的Scan1为VGL信号，CK3为低电平，CK4为高电平，M4导通，从而将参考信号线VGL的VGL信号提供给信号输出端O2，即G2为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
同时，控制模块20b的信号输入端I2接收的Scan2为VGH信号，CK1为高电平，CK2为低电平，M5导通，从而将Scan2提供给信号输出端O3，即G3为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
从第三子时间段t21开始，实质上即是将控制模块20b和控制模块20c重复t11～t21中控制模块20a的工作过程，因此后续不在赘述。
本发明实施例中，考虑到部分像素单元在为每条栅线提供VGH信号打开像素单元的TFT之后，可能还会持续保持高电平，因而即使停止提供VGH信号，像素单元的TFT也无法立即关闭，存在一定的延迟，从而使得显示效果较差，因此在本发明实施例中，在为每条栅线提供VGH信号打开像素单元的TFT之后，在下一个子时间段则会为该条栅线提供VGL信号，以保证该条栅线连接的所有像素单元的TFT能够立即关闭，进而提升显示效果。
本发明实施例中，结合图5、图6，CK1和CK4的波形图相同，CK2和CK3的波形图相同，因此第一时钟信号线和第四时钟信号线实质上可以通过同一条时钟信号线来实现，第二时钟信号线和第三时钟信号线也可以通过同一条时钟信号线来实现，从而减少栅极驱动IC的输出channel数量，显示面板上的走线也就相应的得以减少，相应的，时钟信号发生器也能够得以减少，从而使得显示面板边框进一步减小。同时，还能够更加节省制作所需的材料，以及减少制作所需的步骤，从而提升制作效率。
请参见图7所示，为共用时钟信号线时的连接示意图。其中，时钟信号线组CK仅包括第一时钟信号线和第二时钟信号线。
同样以控制模块20a为例，第一晶体管M1的控制极与第一时钟信号线相连，第二晶体管M2的控制极与第二时钟信号线相连，第三晶体管M3的控制极与第二时钟信号线相连，第四晶体管M4的控制极与第一时钟信号线相连。其余连接方式与图5所示的实施例相同，以及工作过程与图6所示的实施例类似，因此对于该种方式的连接方式以及工作过程可参见图5和图6所示的实施例部分的描述，在此不再过多赘述。
实施例二
请参见图8，图8为N为3时的显示基板的电路示意图，其中，图8中以两个控制模块为例进行示出，但是需要知道的是，在实际应用中，显示基板还可以包括更多的控制模块，对于控制模块的数量本发明实施例并不进行限定。
具体的，该显示基板包括参考信号线VGL、时钟信号线组CK。其中，时钟信号线组CK可以包括第一时钟信号线、第二时钟信号线、第三时钟信号线第四时钟信号线、第五时钟信号线和第六时钟信号线，第一时钟信号线和第二时钟信号线可以组成一对时钟信号线，第三时钟信号线和第四时钟信号线可以组成一对时钟信号线，第五时钟信号线和第六时钟信号线可以组成一对时钟信号线。其中，每一条时钟信号线与一个时钟信号发生器VCK相连，即第一时钟信号线与VCK1相连，VCK1为第一时钟信号线提供时钟信号CK1，第二时钟信号线与VCK2相连，VCK2为第二时钟信号线提供时钟信号CK2，以此类推。优选的，时钟信号发生器VCK1～VCK6可以集成在栅极驱动IC上。
具体的，该显示基板的栅极控制电路包括第一控制模块20a和第二控制模块20b。每个控制模块的信号输入端与栅极驱动电路10的一个信号输出端相连，用于接收栅极驱动电路输出的栅极驱动信号Scan。例如，控制模块20a的信号输入端I1与栅极驱动电路10的信号输出端P1相连，用于接收Scan1，控制模块20b的信号输入端I2与栅极驱动电路10的信号输出端P2相连，用于接收Scan2。
具体的，第一控制模块20a包括第一控制子模块、第二控制子模块和第三控制子模块。其中，第一控制子模块包括第一晶体管M1和第二晶体管M2，第二控制子模块包括第三晶体管M3和第四晶体管M4，第三控制子模块包括：第五晶体管M5和第六晶体管M6。
第二控制模块20b包括第四控制子模块、第五控制子模块和第六控制子模块，其中，第四控制子模块包括第七晶体管M7和第八晶体管M8，第五控制子模块包括第九晶体管M9和第十晶体管M10，第六控制子模块包括第十一晶体管M11和第十二晶体管M12。
以控制模块20a为例，第一晶体管M1的控制极与第一时钟信号线相连，第一晶体管M1的第一极与信号输入端I1相连，第二晶体管M2的控制极与第二时钟信号线相连，第二晶体管M2的第一极与参考信号线VGL相连，第一晶体管M1和第二晶体管M2的第二极均与信号输出端O1相连，信号输出端O1与一条栅线30相连；
第三晶体管M3的控制极与第三时钟信号线相连，第三晶体管M3的第一极与信号输入端I1相连，第四晶体管M4的控制极与第四时钟信号线相连，第四晶体管M4的第一极与参考信号线VGL相连，第三晶体管M3和第四晶体管M4的第二极均与信号输出端O2相连，信号输出端O2与一条栅线30相连；
第五晶体管M5的控制极与第五时钟信号线相连，第五晶体管M5的第一极与信号输入端I1相连，第六晶体管M6的控制极与第六时钟信号线相连，第六晶体管M6的第一极与参考信号线VGL相连，第五晶体管M5和第六晶体管M6的第二极均与信号输出端O3相连，信号输出端O3与一条栅线30相连。
可选的，晶体管的第一极可以为源极，第二极可以为漏极，或者将晶体管的第一极作为漏极，第二极作为源极，在此不作具体区分。
其余控制模块20的连接方式可以参见控制模块20a的描述，在此不再赘述。
下面具体以三个控制模块20，以及晶体管为N型晶体管为例对上述显示基板的工作过程进行介绍。
请参见如图9所示，图9为上述显示基板的一种工作时序图，其中，第一时钟信号线、第二时钟信号线、第三时钟信号线、第四时钟信号线、第五时钟信号线和第六时钟信号线上加载的信号分别为CK1、CK2、CK3、CK4、CK5和CK6，参考信号线VGL上加载的信号为始终为VGL信号，控制模块20a和控制模块20b的信号输入端I接收到的栅极驱动信号依次为Scan1和Scan2，Scan1和Scan2为连续的移位信号，控制模块20a和控制模块20b的信号输入端O输出的信号依次分别为G1～G6。其中，CK1～CK6周期相同，占空比相同，但是时序不同。
具体的，控制模块20a和控制模块20b依次分别对应于两个连续的时间段，即控制模块20a对应于第一时间段t1，控制模块20b对应于第二时间段t2。其中，每个时间段包括两个连续的子时间段，例如第一时间段t1包括第一子时间段t11、第二子时间段t12和第三子时间段t13，第二时间段t2包括第四子时间段t21、第五子时间段t22和第六子时间段t23。
在第一子时间段t11，控制模块20a的信号输入端I1接收的Scan1为VGH信号，CK1为高电平，CK2为低电平，M1导通，M2截断，从而将Scan1提供给信号输出端O1，即G1为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
在第二子时间段t12，信号输入端I1接收的Scan1保持为VGH信号，CK1为低电平，CK2为高电平，M2导通，M1截断，从而将参考信号线VGL的VGL信号提供给信号输出端O1，即G1为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
同时，CK3为高电平，CK4为低电平，M3导通，从而将信号输入端I1接收的Scan1提供给信号输出端O2，即G2为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
在第三子时间段t13，CK1为低电平，CK2为低电平，M1和M2均截止，以及，信号输入端I1接收的Scan1保持为VGH信号，CK3为低电平，CK4为高电平，M4导通，从而将参考信号线VGL的VGL信号提供给信号输出端O2，即G2为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
同时，CK5为高电平，CK6为低电平，M5导通，从而将信号输入端I1接收的Scan1提供给信号输出端O3，即G3为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
在第四子时间段t21，信号输入端I1接收的Scan1为VGL信号，CK5为低电平，CK6为高电平，M6导通，从而将参考信号线VGL的VGL信号提供给信号输出端O3，即G3为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
同时，控制模块20b的信号输入端I2接收的Scan2为VGH信号，CK1为高电平，CK2为低电平，M7导通，从而将信号输入端I2接收的Scan2提供给信号输出端O4，即G4为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
从第四子时间段t21开始，实质上即是将控制模块20b重复t11～t21中控制模块20a的工作过程，因此后续不在赘述。
本发明实施例中，考虑到部分像素单元在为每条栅线提供VGH信号打开像素单元的TFT之后，可能还会持续保持高电平，因而即使停止提供VGH信号，像素单元的TFT也无法立即关闭，存在一定的延迟，从而使得显示效果较差，因此在本发明实施例中，在为每条栅线提供VGH信号打开像素单元的TFT之后，在下一个子时间段则会为该条栅线提供VGL信号，以保证该条栅线连接的所有像素单元的TFT能够立即关闭，进而提升显示效果。
本发明实施例中，如图9所示，CK1与CK6、CK2和CK3以及CK4和CK5的波形图相同，因此第一时钟信号线与第六时钟信号线、第二时钟信号线和第三时钟信号线，以及第四时钟信号线和第五时钟信号线实质上可以通过同一条时钟信号线来实现，从而减少栅极驱动IC的输出channel数量，显示面板上的走线也就相应的得以减少，相应的，时钟信号发生器也能够得以减少，从而使得显示面板边框进一步减小。同时，还能够更加节省制作所需的材料，以及减少制作所需的步骤，从而提升制作效率。
请参见图10所示，为共用时钟信号线的连接示意图。其中，时钟信号线组CK仅包括第一时钟信号线、第二时钟信号线和第三时钟信号线。
同样以控制模块20a为例，第一晶体管M1的控制极与第一时钟信号线相连，第二晶体管M2的控制极与第二时钟信号线相连，第三晶体管M3的控制极与第二时钟信号线相连，第四晶体管M4的控制极与第三时钟信号线相连，第五晶体管M5的控制极与第三时钟信号线相连，第六晶体管M6的控制极与第一时钟信号线相连。其余连接方式与图8所示的实施例类似，以及工作过程与图6所示的实施例类似，因此对于该种方式的连接方式以及工作过程可参见图5和图6所示的实施例部分的描述，在此不再过多赘述。
请参见图11所示，为图8所示的显示基板的另一种工作时序图，其中，在第一子时间段t11与第二子时间段t12的工作过程均与图9所示的实施例相同，因此对于该过程不在进行赘述。
在第三子时间段t13，CK1为低电平，CK2为高电平，M2保持导通，对应栅线30连接的一行像素单元的TFT保持关闭。
以及，信号输入端I1接收的Scan1保持为VGH信号，CK3为低电平，CK4为高电平，M4导通，从而将参考信号线VGL的VGL信号提供给信号输出端O2，即G2为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
同时，CK5为高电平，CK6为低电平，M5导通，从而将信号输入端I1接收的Scan1提供给信号输出端O3，即G3为VGH信号，进而对应栅线30连接的一行像素单元的TFT打开。
在第四子时间段t21，信号输入端I1接收的Scan1为VGL信号，CK3为低电平，CK4为高电平，M4保持导通，对应栅线30连接的一行像素单元的TFT保持关闭。
同时，CK5为低电平，CK6为高电平，M6导通，从而将参考信号线VGL的VGL信号提供给信号输出端O3，即G3为VGL信号，进而对应栅线30连接的一行像素单元的TFT关闭。
基于同一发明构思，本发明实施例还提供了一种驱动方法，应用于上述显示基板的驱动，该方法包括：
与栅线组数量相同且连续的时间段，每一个时间段包括N个连续的子时间段，每一个时间段与一控制模块和一栅线组对应，每一个子时间段与一条栅线对应；
其中，从第一个控制模块开始，各控制模块依次在各控制模块对应的时间段内加载栅极驱动信号，并将加载的栅极驱动信号在时域上划分成N等分，并依次在各栅线对应的子时间段内将栅极驱动信号输出给对应栅线。
上述驱动方法的具体过程已经在上述实施例中已经进行了详尽的阐述，在此重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的前述显示基板，以及栅极驱动IC。
其中，栅极驱动集成电路的信号输出端与所述显示基板中的控制模块的信号输入端一一对应相连。
该显示装置解决问题的原理与前述显示基板相似，因此该显示装置的实施可以参见前述显示基板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的上述显示装置可以为有机发光二极管(Organic Light-Emitting Diode，OLED)装置，也可以为液晶显示(Liquid CrystalDisplay，LCD)装置，在此不作限定。
在具体实施时，本发明实施例提供的上述显示装置可以为全面屏显示装置，或者也可以为柔性显示装置等，在此不作限定。
在具体实施时，本发明实施例提供的上述显示装置可以为如图12所示的全面屏的手机。当然，本发明实施例提供的上述显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的上述显示基板及其驱动方法和显示装置，通过栅极控制电路包括的每一个控制模块，可以将栅极驱动IC输出的一路栅极驱动信号输出给N条栅线30，从而减少栅极驱动IC的输出channel数量，相应的，显示面板上的走线也就相应的得以减少，从而使得显示面板边框更小。此外，由于减少了输出channel以及走线，也就减少了制作显示面板所需的材料，并且能够减少制作所消耗的时间，从而在材料和时间上相应的减少了成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种显示基板，其特征在于，包括栅极控制电路以及多条栅线，所述多条栅线以每相邻的N条栅线作为一栅线组，所述栅极控制电路具有与每个所述栅线组一一对应的控制模块，N为大于或者等于2的正整数；
每个所述控制模块包括一个信号输入端和N个信号输出端，所述信号输入端用于接收栅极驱动集成电路对应的信号输出端的栅极驱动信号，各所述信号输出端依次与所述N条栅线相连；
每个所述控制模块用于将接收到的栅极驱动信号在时域上划分成N等分，并依次输出给与该控制模块相连的N条栅线。
2.如权利要求1所述的显示基板，其特征在于，所述显示基板还包括时钟信号线组，参考信号线；每个所述控制模块包括N个控制子模块；
所述N个控制子模块的控制端与所述时钟信号线组相连，第一输入端均与所述信号输入端相连，第二输入端均与参考信号线相连，信号输出端与对应的一条栅线相连；
其中，每个所述控制子模块用于在所述时钟信号线组的控制下，将信号输入端的信号提供给栅线，或将参考信号线的参考信号提供给栅线。
3.如权利要求2所述的显示基板，其特征在于，所述显示基板包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，所述N个控制子模块包括第一控制子模块和第二控制子模块，所述第一控制子模块包括第一晶体管和第二晶体管，所述第二控制子模块包括第三晶体管和第四晶体管；
所述第一晶体管的控制极与所述第一时钟信号线相连，所述第一晶体管的第一极与信号输入端相连，所述第二晶体管的控制极与所述第二时钟信号线相连，所述第二晶体管的第一极与参考信号线相连，所述第一晶体管和所述第二晶体管的第二极均与信号输出端相连；
所述第三晶体管的控制极与所述第三时钟信号线相连，所述第三晶体管的第一极与信号输入端相连，所述第四晶体管的控制极与所述第四时钟信号线相连，所述第四晶体管的第一极与参考信号线相连，所述第三晶体管和所述第四晶体管的第二极均与信号输出端相连；
其中，在连续的两个子时间段中的第一子时间段，所述第一时钟信号线加载第一电位信号，所述第二时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第一控制子模块相连的栅线；
在第二子时间段，所述第一时钟信号线加载第二电位信号，所述第二时钟信号线加载第一电位信号，参考信号线的参考信号提供给与所述第一控制子模块相连的栅线；以及，所述第三时钟信号线加载第一电位信号，第四时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第二控制子模块相连的栅线。
4.如权利要求3所述的显示基板，其特征在于，所述第一时钟信号线与所述第四时钟信号线为同一信号线，所述第二时钟信号线与所述第三时钟信号线为同一信号线。
5.如权利要求2所述的显示基板，其特征在于，所述显示基板包括第一时钟信号线、第二时钟信号线、第三时钟信号线、第四时钟信号线、第五时钟信号线和第六时钟信号线，所述N个控制子模块包括第一控制子模块、第二控制子模块和第三控制子模块，所述第一控制子模块包括第一晶体管和第二晶体管，所述第二控制子模块包括第三晶体管和第四晶体管，所述第三控制子模块包括第五晶体管和第六晶体管；
所述第一晶体管的控制极与所述第一时钟信号线相连，所述第一晶体管的第一极与信号输入端相连，所述第二晶体管的控制极与所述第二时钟信号线相连，所述第二晶体管的第一极与参考信号线相连，所述第一晶体管和所述第二晶体管的第二极均与信号输出端相连；
所述第三晶体管的控制极与所述第三时钟信号线相连，所述第三晶体管的第一极与信号输入端相连，所述第四晶体管的控制极与所述第四时钟信号线相连，所述第四晶体管的第一极与参考信号线相连，所述第三晶体管和所述第四晶体管的第二极均与信号输出端相连；
所述第五晶体管的控制极与所述第五时钟信号线相连，所述第五晶体管的第一极与信号输入端相连，所述第六晶体管的控制极与所述第六时钟信号线相连，所述第六晶体管的第一极与参考信号线相连，所述第五晶体管和所述第六晶体管的第二极均与信号输出端相连；
其中，在连续的三个时间段中的第一子时间段，所述第一时钟信号线加载第一电位信号，所述第二时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第一控制子模块相连的栅线；
在第二子时间段，所述第一时钟信号线加载第二电位信号，所述第二时钟信号线加载第一电位信号，参考信号线的参考信号提供给与所述第一控制子模块相连的栅线；以及，所述第三时钟信号线加载第一电位信号，第四时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第二控制子模块相连的栅线；
在第三子时间段，所述第三时钟信号线加载第二电位信号，所述第四时钟信号线加载第一电位信号，参考信号线的参考信号提供给与所述第二控制子模块相连的栅线；以及，所述第五时钟信号线加载第一电位信号，第六时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第三控制子模块相连的栅线。
6.如权利要求5所述的显示基板，其特征在于，所述第一时钟信号线与所述第六时钟信号线为同一信号线，所述第二时钟信号线与所述第三时钟信号线为同一信号线，所述第四时钟信号线与所述第五时钟信号线为同一信号线。
7.如权利要求4-6任一所述的显示基板，其特征在于，所有晶体管均为N型晶体管或P型晶体管。
8.一种显示装置，其特征在于，包括栅极驱动集成电路以及如权利要求1-9任一项所述的显示基板；
其中，所述栅极驱动集成电路的信号输出端与所述显示基板中的控制模块的信号输入端一一对应相连。
9.一种驱动方法，其特征在于，应用于显示基板中，所述显示基板包括栅极控制电路以及多条栅线，所述多条栅线以每相邻的N条栅线作为一栅线组，所述栅极控制电路具有与每个所述栅线组一一对应的控制模块，N为大于或者等于2的正整数；其中，每个所述控制模块包括一个信号输入端和N个信号输出端，所述信号输入端用于接收栅极驱动集成电路对应的信号输出端的栅极驱动信号，各所述信号输出端依次与所述N条栅线相连；
所述驱动方法包括：与栅线组数量相同且连续的时间段，每一个时间段包括N个连续的子时间段，每一个时间段与一控制模块和一栅线组对应，每一个子时间段与一条栅线对应；
其中，从第一个控制模块开始，各控制模块依次在各控制模块对应的时间段内加载栅极驱动信号，并将加载的栅极驱动信号在时域上划分成N等分，并依次在各栅线对应的子时间段内将所述栅极驱动信号输出给对应栅线。
10.如权利要求9所述的驱动方法，其特征在于，所述显示基板包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，所述N个控制子模块包括第一控制子模块和第二控制子模块，所述第一控制子模块包括第一晶体管和第二晶体管，所述第二控制子模块包括第三晶体管和第四晶体管；
所述驱动方法具体包括：
在所述第一子时间段，所述第一时钟信号线加载第一电位信号，所述第二时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第一控制子模块相连的栅线；
在所述第二子时间段，所述第一时钟信号线加载第二电位信号，所述第二时钟信号线加载第一电位信号，参考信号线的参考信号提供给与所述第一控制子模块相连的栅线；以及
所述第三时钟信号线加载第一电位信号，第四时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第二控制子模块相连的栅线。
11.如权利要求9所述的驱动方法，其特征在于，所述显示基板包括第一时钟信号线、第二时钟信号线、第三时钟信号线、第四时钟信号线、第五时钟信号线和第六时钟信号线，所述N个控制子模块包括第一控制子模块、第二控制子模块和第三控制子模块，所述第一控制子模块包括第一晶体管和第二晶体管，所述第二控制子模块包括第三晶体管和第四晶体管，所述第三控制子模块包括第五晶体管和第六晶体管；
所述驱动方法具体包括：
在连续的三个子时间段中的第一子时间段，所述第一时钟信号线加载第一电位信号，所述第二时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第一控制子模块相连的栅线；
在第二子时间段，所述第一时钟信号线加载第二电位信号，所述第二时钟信号线加载第一电位信号，参考信号线的参考信号提供给与所述第一控制子模块相连的栅线；以及
所述第三时钟信号线加载第一电位信号，第四时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第二控制子模块相连的栅线；
在第三子时间段，所述第三时钟信号线加载第二电位信号，所述第四时钟信号线加载第一电位信号，参考信号线的参考信号提供给与所述第二控制子模块相连的栅线；以及
所述第五时钟信号线加载第一电位信号，第六时钟信号线加载第二电位信号，信号输入端的信号提供给与所述第三控制子模块相连的栅线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811627245.1A CN109389934A (zh) | 2018-12-28 | 2018-12-28 | 一种显示基板及其驱动方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811627245.1A CN109389934A (zh) | 2018-12-28 | 2018-12-28 | 一种显示基板及其驱动方法和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109389934A true CN109389934A (zh) | 2019-02-26 |
Family
ID=65430963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811627245.1A Pending CN109389934A (zh) | 2018-12-28 | 2018-12-28 | 一种显示基板及其驱动方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109389934A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023231012A1 (zh) * | 2022-06-02 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120139886A1 (en) * | 2010-12-03 | 2012-06-07 | Seung Kyu Lee | Display device and driving method thereof |
| CN102881248A (zh) * | 2012-09-29 | 2013-01-16 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
| CN103345911A (zh) * | 2013-06-26 | 2013-10-09 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
| CN105118470A (zh) * | 2015-09-28 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及栅极驱动方法、阵列基板和显示面板 |
| CN105590601A (zh) * | 2015-12-18 | 2016-05-18 | 上海中航光电子有限公司 | 驱动电路、阵列基板及显示装置 |
| CN107093415A (zh) * | 2017-07-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 栅极驱动电路、驱动方法和显示装置 |
-
2018
- 2018-12-28 CN CN201811627245.1A patent/CN109389934A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120139886A1 (en) * | 2010-12-03 | 2012-06-07 | Seung Kyu Lee | Display device and driving method thereof |
| CN102881248A (zh) * | 2012-09-29 | 2013-01-16 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
| CN103345911A (zh) * | 2013-06-26 | 2013-10-09 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
| CN105118470A (zh) * | 2015-09-28 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及栅极驱动方法、阵列基板和显示面板 |
| CN105590601A (zh) * | 2015-12-18 | 2016-05-18 | 上海中航光电子有限公司 | 驱动电路、阵列基板及显示装置 |
| CN107093415A (zh) * | 2017-07-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 栅极驱动电路、驱动方法和显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023231012A1 (zh) * | 2022-06-02 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10643563B2 (en) | Display device | |
| CN105741744B (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
| CN107958649B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US7746314B2 (en) | Liquid crystal display and shift register unit thereof | |
| US10235959B2 (en) | Driver circuit | |
| EP2447950A1 (en) | Shift register circuit, display device provided with same, and shift register circuit driving method | |
| US11257409B1 (en) | Gate on array circuit | |
| US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
| US20170162154A1 (en) | Liquid crystal display device and goa scanning circuit of the same | |
| CN105427790A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| US11423823B2 (en) | Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal | |
| US20020186183A1 (en) | Image display panel and image viewer with an image display panel | |
| CN111610676B (zh) | 一种显示面板、其驱动方法及显示装置 | |
| CN110060616B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
| US20060262068A1 (en) | Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device | |
| CN107086022B (zh) | 一种信号转换电路、显示面板及显示装置 | |
| US20120032941A1 (en) | Liquid crystal display device with low power consumption and method for driving the same | |
| US20090273593A1 (en) | Display Device and Electronic Device | |
| US20080252622A1 (en) | Systems for displaying images and driving method thereof | |
| CN104778937B (zh) | 栅极驱动电路、阵列基板及显示装置 | |
| CN109389934A (zh) | 一种显示基板及其驱动方法和显示装置 | |
| CN113421518B (zh) | 移位寄存器单元、驱动方法、驱动电路和显示装置 | |
| CN113450732B (zh) | 像素电路及其驱动方法、显示装置、电子设备 | |
| CN114822355A (zh) | 移位寄存器、栅极驱动电路及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190226 |
|
| RJ01 | Rejection of invention patent application after publication |