CN109379079B - 一种高速宽调谐范围高线性度环形压控振荡器 - Google Patents
一种高速宽调谐范围高线性度环形压控振荡器 Download PDFInfo
- Publication number
- CN109379079B CN109379079B CN201811079055.0A CN201811079055A CN109379079B CN 109379079 B CN109379079 B CN 109379079B CN 201811079055 A CN201811079055 A CN 201811079055A CN 109379079 B CN109379079 B CN 109379079B
- Authority
- CN
- China
- Prior art keywords
- pair
- tuning
- delay unit
- tubes
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 claims description 6
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 claims description 6
- 101150071403 INP1 gene Proteins 0.000 claims description 6
- 101150016601 INP2 gene Proteins 0.000 claims description 6
- 101150089655 Ins2 gene Proteins 0.000 claims description 6
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种高速宽调谐范围高线性度环形压控振荡器,是由至少三级延迟单元组成并且工作于两个控制端的双环路。两个环路的控制电压分别加在PMOS负载管以及NMOS负载管的栅极。当控制电压较低时,PMOS负载管处于调谐状态;当控制电压较高时,NMOS负载管处于调谐状态。这样控制信号在整个电压范围内有效,即可得到覆盖电源电压的调谐范围。本发明的结构采用伪差分结构,为了保证电路振荡引入了直接交叉耦合的MOS管。引入栅极接地的MOS管增加流进输入对管的电流提高电路的输出频率。同时增加有源电感结构扩展压控振荡器的工作带宽。本发明具有高速、宽调谐范围以及高线性度等优点。
Description
技术领域
本发明属于半导体集成电路设计领域,主要涉及到一种高速宽调谐范围以及高线性度的环形压控振荡器。
背景技术
压控振荡器(Voltage-Controlled-Oscillator,VCO)是输出频率随输入端控制电压变化而变化的信号源。在频率综合电路、锁相环以及时钟恢复电路中起关键作用。在集成电路中,压控振荡器可以分为环形振荡器和电容电感谐振振荡器两大类。电容电感谐振振荡器的噪声性能较好,但是要以大面积高成本为代价。环形电感的噪声性能稍显劣势,可是能实现正交信号的输出在许多应用被采用的重要原因,以及芯片占用面积小、宽的调谐范围和采用标准CMOS工艺实现等优点。
环形振荡器多采用偶数级差分结构,如图1所示。偶数级结构可以实现正交信号的输出;差分结构的环形压控振荡器对共模噪声的抑制能力较强且电路结构灵活。环形振荡器的差分结构可分为全差分结构与伪差分结构,如图2和图3所示。全差分结构对噪声具有很好的抑制作用;伪差分结构可以得到全摆幅输出。在随着工艺尺寸的不断下降、电源电压不断下降的情况下,伪差分结构的环形振荡器成为主流。
传统的结构如图3和图4所示,采用单一的调谐技术。图3采用控制可变负载PMOS管的调谐方式,此种调谐方式在控制电压较高时不具备调谐的能力。当采用图4控制耦合管的强度的调谐方式,控制电压控制耦合强度来实现频率调节。此种调谐方式只有在控制电压足够高时,才具备调谐的能力。另外,近年来电路输入信号的频率不断提高,因此主要适用于时钟恢复、锁相环等高速环境中的环形振荡器的速度也应该大幅度提高。近年来一是伴随着工艺的发展,电路的工作速度得到大幅的提高并且采用前馈技术,在延迟单元中引入第二输入端,有电路的前两级提供前馈信号,使得输入对管提前开启,对输出端充电从而提高输出频率。
发明内容
发明的目的:针对目前现有的环形压控振荡器的问题与不足,提供一种高速、宽调谐范围、高线性度环形压控振荡器。
技术方案:
一种高速宽调谐范围高线性度环形压控振荡器,由至少三级延迟单元组成,形成两条环路:主环路与次级环路;所述主环路按顺序连接,所述次级环路输入接前两级输出;
所述延迟单元包括第一对NMOS管(N1,N2)、第二对NMOS管(N3,N4)、第三对NMOS管(N5,N6)、第四对NMOS管(N7,N8)、第五对NMOS管(N9,N10)、第一对PMOS管(P1,P2)、第二对PMOS管(P3,P4)、第三对PMOS管(P5,P6)以及第四对PMOS管(P7,P8);其中第一对NMOS管(N1,N2)为主输入差分对管,其栅极分别接差分输入信号端(VINP,/VINP),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第二对NMOS管(N3,N4)直接交叉耦合连接,其栅极分别接到差分输出端(VOUT,/VOUT),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第三对NMOS管(N5,N6)为细调端的负载管,其栅极接到细调控制端(VT),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第四对NMOS管(N7,N8)为粗调端的负载管,其栅极接到粗调控制端(VC),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第五对NMOS管(N9,N10)为有源电感结构中的对管,其栅极接到第一对PMOS管(P1,P2)的漏极,源极分别接到差分输出端(/VOUT,VOUT),漏极均接电源VDD;第一对PMOS管(P1,P2)为有源电感结构中的可变电阻管,其栅极均接到次级差分输入端(VINS,/VINS),漏极分别接到第五对NMOS管(N9,N10)的栅极,源端均接电源VDD;第二对PMOS管(P3,P4)为细调端的调谐负载管,栅极接到细调端控制端(VT),漏端分别接到差分输出端(/VOUT,VOUT),源极接到电源VDD;第三对PMOS管(P5,P6)为负载管,栅极均接地,源极均接电源VDD,漏极分别接到差分输出端(/VOUT,VOUT);第四对PMOS管(P7,P8)为粗调端负载管,栅极均接到粗调端控制端(VC),漏极分别接到差分输出端(/VOUT,VOUT),源极均接电源VDD。
所述环形压控振荡器由串联的四级延迟单元组成,其中第一级延迟单元的输出端(/VOUT1,VOUT1)接第二级延迟单元的主输入端(VINP2,/VINP2),同时交叉接第三延迟单元的次输入端(VINS3,/VINS3);第二级延迟单元的输出端(/VOUT2,VOUT2)接第三级延迟单元的主输入端(VINP3,/VINP3),同时接第四延迟单元的次输入端(VINS4,/VINS4);第三级延迟单元的输出端(/VOUT3,VOUT3)接第四级延迟单元的主输入端(VINP4,/VINP4),同时接第一延迟单元的次输入端(VINS1,/VINS1);第四级延迟单元的输出端(/VOUT4,VOUT4)交叉接第一级延迟单元的主输入端(VINP1,/VINP1),同时接第二延迟单元的次输入端(VINS2,/VINS2)。
本发明采用以上技术方案与现有技术相比,具有以下技术效果:
本发明改进了延迟单元的电压调节结构,通过控制漏极相接的NMOS管与PMOS管改善了单一控制耦合强度以及单一控制可变电阻负载的调谐范围,得到可调节电压范围覆盖电源电压范围,提高了调谐线性度;引入有源电感的结构,拓展了频率带宽,提高了电路的工作频率。
附图说明
下面结合附图对本发明作进一步的说明。
图1为偶数级差分环形振荡器环路。
图2为传统全差分延迟单元电路图。
图3为传统负载阻抗调谐方式的伪差分延迟单元电路图。
图4为传统耦合强度调谐方式的伪差分延迟单元电路图。
图5为本发明采用的环路结构框图。
图6为本发明差分结构延迟单元电路图。
图7为本发明的压控曲线仿真图。
具体实施方式
本实施例提供了一种全新的调谐方式,可以得到电源电压的宽调谐范围。以下结合附图详细说明本发明的具体实施方式和电路结构。
参照图5是本发明的环形振荡器的电路结构图示意图,电路可以由至少三级的延迟单元组成。为了保证满足“巴克豪森”准则,两条环路即主环路与次级环路都需要其中一级反接。主环路按顺序连接,次级环路输入接前两级输出。次级环路即是前馈技术,次级环路的信号比主环路的信号提前到达。对照延迟单元结构次级环路连接的是有源电感结构将提前开启,减少延迟时间,提高频率。
在本发明中,环形振荡器的电路采用四级延迟单元组成,其中第一级延迟单元的输出端(/VOUT1,VOUT1)接第二级延迟单元的主输入端(VINP2,/VINP2),同时交叉接第三延迟单元的次输入端(VINS3,/VINS3);第二级延迟单元的输出端(/VOUT2,VOUT2)接第三级延迟单元的主输入端(VINP3,/VINP3),同时接第四延迟单元的次输入端(VINS4,/VINS4);第三级延迟单元的输出端(/VOUT3,VOUT3)接第四级延迟单元的主输入端(VINP4,/VINP4),同时接第一延迟单元的次输入端(VINS1,/VINS1);第四级延迟单元的输出端(/VOUT4,VOUT4)交叉接第一级延迟单元的主输入端(VINP1,/VINP1),同时接第二延迟单元的次输入端(VINS2,/VINS2);
图6是本发明的延迟单元电路图包括第一对NMOS管(N1,N2)、第二对NMOS管(N3,N4)、第三对NMOS管(N5,N6)、第四对NMOS管(N7,N8)、第五对NMOS管(N9,N10),其中第一对NMOS管(N1,N2)为主输入差分对管。第二对NMOS管(N3,N4)直接交叉耦合连接,保证电路的差分性,防止直流锁定。第三对NMOS管(N5,N6)与第二对PMOS管(P3,P4)为细调端的调谐负载管,栅极接到细调端控制端(VT)。第四对NMOS管(N7,N8)与第四对PMOS管(P7,P8)为粗调端的负载管,栅极接到粗调端控制端(VC)。第一对PMOS管(P1,P2)与第五对NMOS管(N9,N10)为有源电感结构中的对管。引入有源电感的结构,拓展了频率带宽,提高了电路的工作频率。第三对PMOS管(P5,P6)为栅极接地负载管,可极大提高电路中的频率。本电路结构中的控制电压(VC)与(VT)分别接第四对NMOS管(N7,N8)与第四对PMOS管(P7,P8)、第三对NMOS管(N5,N6)与第二对PMOS管(P3,P4)。(以第四对NMOS管(N7,N8)与第四对PMOS管(P7,P8)为例)当控制电压(VC)较高时,PMOS管(P7,P8)截止,NMOS管(N7,N8)负载管导通;而当控制电压(VC)较小时,NMOS管(N7,N8)截止,PMOS管(P7,P8)负载管导通。这样可实现线性调谐电压范围覆盖整个电源电压。
图7为本发明的压控曲线示意图,从图中看出本发明的环形振荡器的粗调端输出频率为24.5GHz~27GHz,细调端的变化范围为1.3GHz。压控曲线的调谐范围覆盖了整个电源电压范围。
以上详细描述了本发明的优选实施方式,但是本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等),这些等同变换均属于本发明的保护。
Claims (2)
1.一种高速宽调谐范围高线性度环形压控振荡器,其特征在于:由至少三级延迟单元组成,形成两条环路:主环路与次级环路;所述主环路按顺序连接,所述次级环路输入接前两级输出;
所述延迟单元包括第一对NMOS管(N1,N2)、第二对NMOS管(N3,N4)、第三对NMOS管(N5,N6)、第四对NMOS管(N7,N8)、第五对NMOS管(N9,N10)、第一对PMOS管(P1,P2)、第二对PMOS管(P3,P4)、第三对PMOS管(P5,P6)以及第四对PMOS管(P7,P8);其中第一对NMOS管(N1,N2)为主输入差分对管,其栅极分别接差分输入信号端(VINP,/VINP),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第二对NMOS管(N3,N4)直接交叉耦合连接,其栅极分别接到差分输出端(VOUT,/VOUT),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第三对NMOS管(N5,N6)为细调端的负载管,其栅极接到细调控制端(VT),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第四对NMOS管(N7,N8)为粗调端的负载管,其栅极接到粗调控制端(VC),漏极分别接到差分输出端(/VOUT,VOUT),源极均接地;第五对NMOS管(N9,N10)为有源电感结构中的对管,其栅极接到第一对PMOS管(P1,P2)的漏极,源极分别接到差分输出端(/VOUT,VOUT),漏极均接电源VDD;第一对PMOS管(P1,P2)为有源电感结构中的可变电阻管,其栅极均接到次级差分输入端(VINS,/VINS),漏极分别接到第五对NMOS管(N9,N10)的栅极,源端均接电源VDD;第二对PMOS管(P3,P4)为细调端的调谐负载管,栅极接到细调端控制端(VT),漏端分别接到差分输出端(/VOUT,VOUT),源极接到电源VDD;第三对PMOS管(P5,P6)为负载管,栅极均接地,源极均接电源VDD,漏极分别接到差分输出端(/VOUT,VOUT);第四对PMOS管(P7,P8)为粗调端负载管,栅极均接到粗调端控制端(VC),漏极分别接到差分输出端(/VOUT,VOUT),源极均接电源VDD。
2.根据权利 要求1所述的高速宽调谐范围高线性度环形压控振荡器,其特征在于:所述环形压控振荡器由串联的四级延迟单元组成,其中第一级延迟单元的输出端(/VOUT1,VOUT1)接第二级延迟单元的主输入端(VINP2,/VINP2),同时交叉接第三延迟单元的次输入端(VINS3,/VINS3);第二级延迟单元的输出端(/VOUT2,VOUT2)接第三级延迟单元的主输入端(VINP3,/VINP3),同时接第四延迟单元的次输入端(VINS4,/VINS4);第三级延迟单元的输出端(/VOUT3,VOUT3)接第四级延迟单元的主输入端(VINP4,/VINP4),同时接第一延迟单元的次输入端(VINS1,/VINS1);第四级延迟单元的输出端(/VOUT4,VOUT4)交叉接第一级延迟单元的主输入端(VINP1,/VINP1),同时接第二延迟单元的次输入端(VINS2,/VINS2)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811079055.0A CN109379079B (zh) | 2018-09-17 | 2018-09-17 | 一种高速宽调谐范围高线性度环形压控振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811079055.0A CN109379079B (zh) | 2018-09-17 | 2018-09-17 | 一种高速宽调谐范围高线性度环形压控振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109379079A CN109379079A (zh) | 2019-02-22 |
CN109379079B true CN109379079B (zh) | 2022-09-13 |
Family
ID=65404668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811079055.0A Active CN109379079B (zh) | 2018-09-17 | 2018-09-17 | 一种高速宽调谐范围高线性度环形压控振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109379079B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110708018A (zh) * | 2019-10-11 | 2020-01-17 | 西安交通大学 | 一种具有恒定增益的环形压控振荡器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103117706A (zh) * | 2013-02-03 | 2013-05-22 | 南京邮电大学 | 一种高调谐线性度宽调谐范围环形压控振荡器 |
CN104270147A (zh) * | 2014-10-22 | 2015-01-07 | 桂林电子科技大学 | 一种环形振荡器 |
CN104821825A (zh) * | 2015-05-14 | 2015-08-05 | 中国科学技术大学先进技术研究院 | 一种宽调谐范围环形压控振荡器 |
CN107395164A (zh) * | 2017-07-10 | 2017-11-24 | 东南大学 | 高精度宽带连续可调节实时延时线电路 |
-
2018
- 2018-09-17 CN CN201811079055.0A patent/CN109379079B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103117706A (zh) * | 2013-02-03 | 2013-05-22 | 南京邮电大学 | 一种高调谐线性度宽调谐范围环形压控振荡器 |
CN104270147A (zh) * | 2014-10-22 | 2015-01-07 | 桂林电子科技大学 | 一种环形振荡器 |
CN104821825A (zh) * | 2015-05-14 | 2015-08-05 | 中国科学技术大学先进技术研究院 | 一种宽调谐范围环形压控振荡器 |
CN107395164A (zh) * | 2017-07-10 | 2017-11-24 | 东南大学 | 高精度宽带连续可调节实时延时线电路 |
Non-Patent Citations (3)
Title |
---|
A novel high speed CMOS pseudo-differential ring VCO with wide tuning control voltage range;Saman Kamran等;《 2017 Iranian Conference on Electrical Engineering (ICEE)》;20170720;第201-204页,附图1,附图4 * |
A novel high-speed CMOS fully-differentical ring VCO;Changchun Zhang等;《2014 12th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)》;20141031;全文 * |
A wide tuning range ring VCO with low phase noise in 90-nm CMOS;Kuidong Chen等;《2014 IEEE International Conference on Electron Devices and Solid-State Circuits》;20140620;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109379079A (zh) | 2019-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jalil et al. | CMOS differential ring oscillators: Review of the performance of CMOS ROs in communication systems | |
US7456670B2 (en) | Distributed delay-locked-based clock and data recovery systems | |
US6621362B2 (en) | Varactor based differential VCO band switching | |
US8058938B2 (en) | Voltage controlled oscillator | |
CN100454755C (zh) | 环形电压控制振荡器以及延迟单元电路 | |
US6657503B2 (en) | High noise rejection voltage-controlled ring oscillator architecture | |
CN107528542B (zh) | 一种采用cmos工艺实现的毫米波压控振荡器 | |
CN104821825A (zh) | 一种宽调谐范围环形压控振荡器 | |
US20120286888A1 (en) | Switched Capacitor Array for Voltage Controlled Oscillator | |
CN101222226A (zh) | 应用于锁相环的自校准电荷泵电路及其自校准反馈电路 | |
CN109379079B (zh) | 一种高速宽调谐范围高线性度环形压控振荡器 | |
JP4881985B2 (ja) | 電圧制御発振回路 | |
CN103390998B (zh) | 一种低电压电荷泵锁相环中高性能电荷泵电路 | |
CN103117706B (zh) | 一种高调谐线性度宽调谐范围环形压控振荡器 | |
Ben Hammadi et al. | RF and microwave reconfigurable bandpass filter design using optimized active inductor circuit | |
CN113098453A (zh) | 一种高线性度的相位插值电路 | |
US7230503B1 (en) | Imbalanced differential circuit control | |
US6137370A (en) | Oscillator having loop including transconductor bandpass filter | |
CN109936362B (zh) | 一种应用于频率合成器的电荷泵 | |
CN116938144A (zh) | 一种低相位噪声差模共模谐振分离的压控震荡器 | |
CN106230384A (zh) | 一种可编程的低噪声压控振荡器 | |
Payandehnia et al. | High speed CML latch using active inductor in 0.18 μm CMOS technology | |
JP2006500815A (ja) | Lc発振器 | |
CN114567261A (zh) | 一种压控振荡器及电子设备 | |
US11218113B1 (en) | Dual-core dual-resonance compact inductor-capacitor voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |