CN109273462A - 一种cis芯片封装方法及结构 - Google Patents

一种cis芯片封装方法及结构 Download PDF

Info

Publication number
CN109273462A
CN109273462A CN201710581173.0A CN201710581173A CN109273462A CN 109273462 A CN109273462 A CN 109273462A CN 201710581173 A CN201710581173 A CN 201710581173A CN 109273462 A CN109273462 A CN 109273462A
Authority
CN
China
Prior art keywords
layer
substrate
metal wiring
cis chip
cis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710581173.0A
Other languages
English (en)
Inventor
胡媛
吴静銮
郭伟
卢盈
张良
陈雪银
田金华
李成良
韩姣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710581173.0A priority Critical patent/CN109273462A/zh
Publication of CN109273462A publication Critical patent/CN109273462A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种CIS芯片封装方法及结构，所述方法至少包括：首先提供待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；然后刻蚀所述中间器件区的衬底背面形成多个沟槽，在所述沟槽中及所述衬底背面填充绝缘材料层；接着从所述外围焊垫区的衬底背面进行刻蚀以形成开口，暴露出所述外围焊垫区中金属互连结构的底层金属层；最后形成金属引线层，所述绝缘材料层背向衬底正面的表面的一部分以及所述开口的侧壁和底部被所述金属引线层覆盖；在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。通过本发明提供的封装方法，可以有效改善CIS产品的背部膜应力，从而降低芯片的失效风险，并且封装工艺过程简单，封装成本低，适合工业化生产。

Description

一种CIS芯片封装方法及结构
技术领域
本发明涉及半导体封装工艺技术领域，特别是涉及一种CIS芯片封装方法及结构。
背景技术
图像传感器在民用和商业范畴内得到了广泛的应用。目前，图像传感器通常分为CMOS图像传感器(CMOS Image Senser，CIS)和电荷耦合图像传感器(Charge-coupledDevice，CCD)。CCD与CIS相比来说，功耗较高、集成难度较大，而后者功耗低、易集成且分辨率较高。
目前，主流的图像传感器(Image Sensor)芯片封装技术包括：COB(Chips OnBoard)和CSP(Chip Scale Packaging)。其中CSP是指芯片尺寸封装和芯片核心尺寸基本相同的芯片封装技术，CSP内核面积与封装面积的比例约为1:1.1，凡是符合这一标准的封装都可以称之为CSP。这样的封装形式大大提高了印刷电路板(PCB)上的集成度，减小了电子器件的体积和重量，提高了产品的性能。
CIS产品普遍采用CSP的封装工艺。通常，其工艺流程是：首先将晶圆背面减薄、划片形成多个独立的芯片(die)，然后将芯片正面的焊垫(pad)通过引线键合至芯片背面具有一定排布的焊球，因此，焊垫可以通过背面的焊球连接电信号。结合芯片正面的彩色滤波层(Color Filter layer，CF)作为感光窗口，从而实现产品的图像传感功能。
其中，在CSP封装工艺中，焊球的设置是关键。由于CIS产品的市场需求对厚度要求较高，在减薄晶圆时会导致晶圆厚度偏薄，晶圆本身晶背的膜应力较大，同时焊球的冲压力度过大，从而导致芯片背面容易碎裂，出现芯片失效情况。90％以上的封装厂均反馈，现有工艺设备对焊球的参数控制较为困难。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种CIS芯片封装方法及结构，用于解决现有技术的CIS芯片在封装时容易出现晶背膜应力大和设置焊球时冲压力过大导致芯片碎裂失效的问题。
为实现上述目的及其他相关目的，本发明提供一种CIS芯片封装方法，所述封装方法至少包括：
提供待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；
刻蚀所述中间器件区的衬底背面形成多个沟槽，在所述沟槽中及所述衬底背面填充绝缘材料层；
从所述外围焊垫区的衬底背面进行刻蚀以形成开口，所述开口暴露出所述外围焊垫区中金属互连结构的底层金属层；
形成金属引线层，，所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部被所述金属引线层覆盖；
在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。
作为本发明CIS芯片封装方法的一种优化的方案，所述CIS芯片的中间器件区至少包括中间区衬底和形成在所述中间区衬底正面的CIS器件结构；
所述CIS芯片的外围焊垫区至少包括外围区衬底和形成在所述外围区衬底正面的所述金属互连结构；所述金属互连结构的顶层金属层为焊垫。
作为本发明CIS芯片封装方法的一种优化的方案，所述沟槽形成在所述中间区衬底的背面，所述沟槽的深度小于所述中间区衬底的厚度。
作为本发明CIS芯片封装方法的一种优化的方案，所述绝缘材料层为二氧化硅或者氧化树脂。
作为本发明CIS芯片封装方法的一种优化的方案，形成所述金属引线层之前，所述开口的侧壁形成绝缘层，所述开口内的金属引线层覆盖在所述绝缘层上。
作为本发明CIS芯片封装方法的一种优化的方案，所述绝缘材料层背向衬底正面的表面上的金属引线层具有图案化结构；
形成所述金属引线层之后，在获得的结构表面制作保护层，并刻蚀所述保护层暴露出所述具有图案化结构金属引线层，形成多个焊球制作区；
在所述多个焊球制作区中设置所述焊球。
本发明还提供一种CIS芯片封装结构，所述封装结构至少包括：
待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；
多个沟槽，形成在所述中间器件区的衬底背面；
绝缘材料层，填充在所述沟槽中及所述衬底背面；
开口，形成在所述外围焊垫区的衬底背面，暴露出所述外围焊垫区中金属互连结构的底层金属层；
金属引线层，覆盖所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部；
焊球，设置在所述绝缘材料层背向衬底正面的表面上的金属引线层上。
作为本发明CIS芯片封装结构的一种优化的方案，所述CIS芯片的中间器件区至少包括中间区衬底和形成在所述中间区衬底正面的CIS器件结构，所述沟槽形成在所述中间区衬底的背面，所述沟槽的深度小于所述中间区衬底的厚度；
所述CIS芯片的外围焊垫区至少包括外围区衬底和形成在所述外围区衬底正面的所述金属互连结构；所述金属互连结构的顶层金属层为焊垫。
作为本发明CIS芯片封装结构的一种优化的方案，所述封装结构还包括绝缘层，所述绝缘层形成在所述开口的侧壁，所述开口内的金属引线层覆盖在所述绝缘层上。
作为本发明CIS芯片封装结构的一种优化的方案，所述绝缘材料层背向衬底正面的表面上的金属引线层具有图案化结构；
所述封装结构还包括保护层和多个焊球制作区，所述保护层形成于所述金属引线层表面，所述多个焊球制作区形成于所述具有图案化结构金属引线层上，所述焊球设置在所述多个焊球制作区中
如上所述，本发明的CIS芯片封装方法及结构，所述方法至少包括：首先提供待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；然后刻蚀所述中间器件区的衬底背面形成多个沟槽，在所述沟槽中及所述衬底背面填充绝缘材料层；接着从所述外围焊垫区的衬底背面进行刻蚀以形成开口，所述开口暴露出所述外围焊垫区中金属互连结构的底层金属层；最后形成金属引线层，所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部被所述金属引线层覆盖，在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。本发明通过在所述中间器件区的背面的衬底中填充绝缘材料层，形成衬底-绝缘材料结构，可以有效缓解衬底本身的内应力以及在衬底背面设置焊球时的冲压力，降低芯片碎裂的风险，避免芯片失效，提高芯片的封装良率。另外，将所述外围焊垫区中的底层金属层与金属引线层直接电连，并在衬底背面的金属引线层上设置焊球，完成封装，该封装工艺过程简单，封装成本低，适合工业化生产。
附图说明
图1为本发明一种CIS芯片封装方法的流程示意图。
图2本发明CIS芯片封装方法实施例中步骤S1呈现的结构示意图。
图3～图4本发明CIS芯片封装方法实施例中步骤S2呈现的结构示意图。
图5～图6本发明CIS芯片封装方法实施例中步骤S3呈现的结构示意图。
图7～图9本发明CIS芯片封装方法实施例中步骤S4呈现的结构示意图。
元件标号说明
1 中间器件区
101 中间区衬底
102 沟槽
103 绝缘材料层
104 CIS器件结构
2 外围焊垫区
201 外围区衬底
202 金属互连结构
2021 焊垫
2022 底层金属层
203 介质层
204 开口
3 金属引线层
4 焊球
5 绝缘层
6 保护层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种CIS芯片封装方法，如图1所示，所述封装方法至少包括以下步骤：
S1，提供待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；
S2，刻蚀所述中间器件区的衬底背面形成多个沟槽，在所述沟槽中及所述衬底背面填充绝缘材料层；
S3，从所述外围焊垫区的衬底背面进行刻蚀以形成开口，所述开口暴露出所述外围焊垫区中金属互连结构的底层金属层；
S4，形成金属引线层，所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部被所述金属引线层覆盖；
S5，在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。
下面结合附图来具体说明本发明的CIS芯片封装方法。
首先执行步骤S1，如图2所示，提供待封装的CIS芯片，所述CIS芯片包括中间器件区1和外围焊垫区2。
作为示例，所述CIS芯片的中间器件区1至少包括中间区衬底101和形成在所述中间区衬底101正面的CIS器件结构104。所述CIS芯片的外围焊垫区2至少包括外围区衬底201和形成在所述外围区衬底201正面的金属互连结构202，所述外围区衬底201与所述金属互连结构202之间可以通过介质层203隔离；所述金属互连结构202的顶层金属层为焊垫2021。
需要说明的是，附图2～9中为了图示方便，将所述中间器件区1和外围焊垫区2之间间隔了一段距离，但是，这只是示意性的间断，本领域技术人员应当知晓，所述中间器件区1和外围焊垫区2是制作在同一片芯片上，并且所述中间器件区1和外围焊垫区2是电连的。另外，附图中的波浪形虚线指的是金属互连结构202，附图中仅展示了金属互连结构的底层金属层2022(M1)和焊垫2021(即顶层金属层TM)，中间的多层金属层被省略，并且，不仅所述外围焊垫区2具有金属互连结构，所述中间器件区1的CIS器件结构104上也形成有金属互连结构。
还有，实际上，不仅所述外围区衬底201与所述金属互连结构202之间可以通过介质层203隔离，所述金属互连结构202中的多层金属层之间也是由介质层隔离，在介质层中设置通孔，并在通孔中填充金属，实现多层金属之间电连。另外，中间器件区1中所述CIS器件104结构与其上的金属互连结构以及金属互连结构中各层之间也是通过同样的方式进行隔离和电连的。
所述中间区衬底101和所述外围区衬底201实际上是同一块衬底，只是为了描述方式，对衬底的不同区域区分命名而已。所述衬底可以是硅衬底，也可以包括诸如III族、IV族和/或V族元素的其他半导体材料。本实施例中，所述衬底优选为硅衬底。
在所述中间区衬底101正面上形成的CIS器件结构104，可以是常规的任何CIS结构，包括栅极、源极、漏极、栅氧层、侧墙等等结构。细节结构将不再在附图中标出。
然后执行步骤S2，如图3和图4所示，刻蚀所述中间器件区1的衬底背面形成多个沟槽102，在所述沟槽102中及所述衬底背面填充绝缘材料层103。
可以采用干法刻蚀工艺刻蚀所述中间器件区1的衬底背面形成多个沟槽102。所述沟槽102的形状不限，可以是长方形、倒梯形或者正方形等等。本实施例中，所述沟槽102的形状是长方形。所述沟槽102的数量不限，优选为4～10个沟槽。本实施例中，优选形成6个沟槽102。
具体地，刻蚀的是所述中间器件区1的中间区衬底101的背面，从而形成所述沟槽102，并且所述沟槽102的深度需要小于所述中间区衬底101的厚度，从而保证所述沟槽102不刻穿所述中间区衬底101，以防损坏所述CIS器件结构104。
填充在所述沟槽102中及所述衬底背面的绝缘材料层可以是绝缘材料层为二氧化硅或者氧化树脂，当然，还可以是其他任何合适的绝缘类材料。本实施例中，所述绝缘材料层103为二氧化硅。通过在所述中间器件区1的背面填充绝缘材料层103，形成Si-二氧化硅或者Si-树脂层等结构，可以有效缓解衬底本身的内应力或者设置焊球时的冲压力，降低芯片碎裂的风险，避免芯片失效，提高芯片的封装良率。
接着执行步骤S3，从所述外围焊垫区的衬底背面进行刻蚀以形成开口，所述开口暴露出所述外围焊垫区中金属互连结构的底层金属层。
具体地，如图5所示，可以采用干法刻蚀等工艺刻蚀所述外围焊垫区2的所述外围区衬底201背面以及所述介质层203以形成开口204，所述开口204暴露出所述外围焊垫区2中所述金属互连结构202的底层金属层2022。之后，如图6所示，在所述开口204表面形成绝缘层5，刻蚀所述绝缘层5暴露所述底层金属层2022，仅在所述开口204的侧壁覆盖有绝缘层5。
所述绝缘层5可以由诸如二氧化硅、氮化硅、碳化硅或者氮氧化硅等介电材料形成。本实施例中，所述绝缘层5选为二氧化硅。
接着执行步骤S4，形成金属引线层，所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部被所述金属引线层覆盖。
具体地，如图7所示，所述金属引线层3覆盖于所述开口204中的所述底层金属层2022表面、所述绝缘层5表面以及所述绝缘材料层103表面一部分，并且所述绝缘材料层103表面的金属引线层3具有图案化结构，为设置多个焊球做准备。
最后执行步骤S5，在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。
如图8所示，形成所述金属引线层5之后，在获得的结构表面制作保护层6。之后刻蚀所述保护层6暴露出所述具有图案化结构金属引线层，形成多个焊球制作区(未予以图示)。
最后如图9所示，在所述多个焊球制作区中设置所述焊球4，以连接不同的电信号，从而完成对CIS芯片的封装。
由于外围焊垫区2中的顶层金属层(即焊垫2021)与底层金属层2022是电连的，利用金属引线层5将所述底层金属层2022的电性引至焊球4，也就相当于将外围焊垫区2正面的焊垫2021电连到了所述焊球4。
本发明还提供一种CIS封装结构，所述封装结构通过上述方法封装形成，如图9所示，所述封装结构至少包括：待封装的CIS芯片、多个沟槽102、绝缘材料层103、开口204、金属引线层3以及焊球4；所述CIS芯片包括中间器件区1和外围焊垫区2；所述多个沟槽102形成在所述中间器件区1的衬底背面；所述绝缘材料层103填充在所述沟槽102中及所述衬底背面；所述开口204形成在所述外围焊垫区2的衬底背面，暴露出所述外围焊垫区2中金属互连结构202的底层金属层2022；所述金属引线层3覆盖所述绝缘材料层103背向衬底正面的表面的一部分，以及所述开口204的侧壁和底部；所述焊球4设置在所述绝缘材料层103背向衬底正面的表面上的金属引线层3上。
作为示例，所述CIS芯片的中间器件区1至少包括中间区衬底101和形成在所述中间区衬底101正面的CIS器件结构104，所述沟槽102形成在所述中间区衬底101的背面，所述沟槽102的深度小于所述中间区衬底101的厚度；
作为示例，所述CIS芯片的外围焊垫区2至少包括外围区衬底201和形成在所述外围区衬底201正面的金属互连结构202，所述金属互连结构202的顶层金属层为焊垫2021。
作为示例，所述封装结构还包括绝缘层5，所述绝缘层5形成在所述开口204的侧壁，所述开口204内的金属引线层3覆盖在所述绝缘层5上。
作为示例，所述绝缘材料层103背向衬底正面的表面上的金属引线层3具有图案化结构。
所述封装结构还包括保护层6和多个焊球制作区(未予以图示)，所述保护层6形成于所述金属引线层3表面，所述多个焊球制作区形成于所述具有图案化结构金属引线层3上，所述焊球4设置在所述多个焊球制作区中。
综上所述，本发明提供的CIS芯片封装方法及结构，至少包括：首先提供待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；然后刻蚀所述中间器件区的衬底背面形成多个沟槽，在所述沟槽中及所述衬底背面填充绝缘材料层；接着从所述外围焊垫区的衬底背面进行刻蚀以形成开口，所述开口暴露出所述外围焊垫区中的底层金属层；最后形成金属引线层，所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部被所述金属引线层覆盖在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。通过本发明提供的封装方法，可以有效改善CIS产品的背部膜应力，从而降低芯片的失效风险，并且封装工艺过程简单，封装成本低，适合工业化生产。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种CIS芯片封装方法，其特征在于，所述封装方法至少包括：
提供待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；
刻蚀所述中间器件区的衬底背面形成多个沟槽，在所述沟槽中及所述衬底背面填充绝缘材料层；
从所述外围焊垫区的衬底背面进行刻蚀以形成开口，所述开口暴露出所述外围焊垫区中金属互连结构的底层金属层；
形成金属引线层，所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部被所述金属引线层覆盖；
在所述绝缘材料层背向衬底正面的表面上的金属引线层上设置焊球。
2.根据权利要求1所述的CIS芯片封装方法，其特征在于：
所述CIS芯片的中间器件区至少包括中间区衬底和形成在所述中间区衬底正面的CIS器件结构；
所述CIS芯片的外围焊垫区至少包括外围区衬底和形成在所述外围区衬底正面的所述金属互连结构；所述金属互连结构的顶层金属层为焊垫。
3.根据权利要求2所述的CIS芯片封装方法，其特征在于：所述沟槽形成在所述中间区衬底的背面，所述沟槽的深度小于所述中间区衬底的厚度。
4.根据权利要求1所述的CIS芯片封装方法，其特征在于：所述绝缘材料层为二氧化硅或者氧化树脂。
5.根据权利要求1所述的CIS芯片封装方法，其特征在于：形成所述金属引线层之前，在所述开口的侧壁形成绝缘层，所述开口内的金属引线层覆盖在所述绝缘层上。
6.根据权利要求1所述的CIS芯片封装方法，其特征在于：
所述绝缘材料层背向衬底正面的表面上的金属引线层具有图案化结构；
形成所述金属引线层之后，在获得的结构表面制作保护层，并刻蚀所述保护层暴露出所述具有图案化结构金属引线层，形成多个焊球制作区；
在所述多个焊球制作区中设置所述焊球。
7.一种CIS芯片封装结构，其特征在于，所述封装结构至少包括：
待封装的CIS芯片，所述CIS芯片包括中间器件区和外围焊垫区；
多个沟槽，形成在所述中间器件区的衬底背面；
绝缘材料层，填充在所述沟槽中及所述衬底背面；
开口，形成在所述外围焊垫区的衬底背面，暴露出所述外围焊垫区中金属互连结构的底层金属层；
金属引线层，覆盖所述绝缘材料层背向衬底正面的表面的一部分，以及所述开口的侧壁和底部；
焊球，设置在所述绝缘材料层背向衬底正面的表面上的金属引线层上。
8.根据权利要求7所述的CIS芯片封装结构，其特征在于：
所述CIS芯片的中间器件区至少包括中间区衬底和形成在所述中间区衬底正面的CIS器件结构，所述沟槽形成在所述中间区衬底的背面，所述沟槽的深度小于所述中间区衬底的厚度；
所述CIS芯片的外围焊垫区至少包括外围区衬底和形成在所述外围区衬底正面的所述金属互连结构；所述金属互连结构的顶层金属层为焊垫。
9.根据权利要求7所述的CIS芯片封装结构，其特征在于：所述封装结构还包括绝缘层，所述绝缘层形成在所述开口的侧壁，所述开口内的金属引线层覆盖在所述绝缘层上。
10.根据权利要求7所述的CIS芯片封装结构，其特征在于：
所述绝缘材料层背向衬底正面的表面上的金属引线层具有图案化结构；
所述封装结构还包括保护层和多个焊球制作区，所述保护层形成于所述金属引线层表面，所述多个焊球制作区形成于所述具有图案化结构金属引线层上，所述焊球设置在所述多个焊球制作区中。
CN201710581173.0A 2017-07-17 2017-07-17 一种cis芯片封装方法及结构 Pending CN109273462A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710581173.0A CN109273462A (zh) 2017-07-17 2017-07-17 一种cis芯片封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710581173.0A CN109273462A (zh) 2017-07-17 2017-07-17 一种cis芯片封装方法及结构

Publications (1)

Publication Number Publication Date
CN109273462A true CN109273462A (zh) 2019-01-25

Family

ID=65152660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710581173.0A Pending CN109273462A (zh) 2017-07-17 2017-07-17 一种cis芯片封装方法及结构

Country Status (1)

Country Link
CN (1) CN109273462A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314059A (zh) * 2023-04-27 2023-06-23 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置
US20090085143A1 (en) * 2007-10-01 2009-04-02 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
US20150255495A1 (en) * 2014-03-07 2015-09-10 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
CN105439073A (zh) * 2015-11-13 2016-03-30 华天科技（昆山）电子有限公司 Mems芯片封装结构及晶圆级封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置
US20090085143A1 (en) * 2007-10-01 2009-04-02 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
US20150255495A1 (en) * 2014-03-07 2015-09-10 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
CN105439073A (zh) * 2015-11-13 2016-03-30 华天科技（昆山）电子有限公司 Mems芯片封装结构及晶圆级封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314059A (zh) * 2023-04-27 2023-06-23 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器
CN116314059B (zh) * 2023-04-27 2023-08-15 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器

Similar Documents

Publication Publication Date Title
CN101419952B (zh) 晶圆级芯片封装方法及封装结构
US9748304B2 (en) Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods
US9595453B2 (en) Chip package method and package assembly
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
TW201644024A (zh) 晶片封裝結構及其製造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
TW201308539A (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
CN104882417A (zh) 集成无源倒装芯片封装
TW200908172A (en) Multichip stack structure and method for fabricating the same
CN104538416B (zh) 高可靠性全封闭cmos影像传感器结构及其制作方法
TWI587463B (zh) 半導體封裝結構及其製法
US9859196B2 (en) Electronic device with periphery contact pads surrounding central contact pads
TW201218334A (en) Package substrate and fabrication method thereof
CN106898625A (zh) 图像传感器芯片的封装结构及封装方法
TWI491017B (zh) 半導體封裝件及其製法
CN104733403B (zh) 晶圆级封装结构及制作方法
CN109273462A (zh) 一种cis芯片封装方法及结构
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
CN100423249C (zh) “n”形电连接晶圆级芯片尺寸封装结构及其制造方法
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法
CN104332464B (zh) 一种功率器件与控制器件的集成工艺
CN104241202B (zh) 一种集成功率器件与控制器件的工艺
CN104916599A (zh) 芯片封装方法和芯片封装结构
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
TWI595616B (zh) 晶片封裝體及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190125