CN109256397A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN109256397A
CN109256397A CN201811098275.8A CN201811098275A CN109256397A CN 109256397 A CN109256397 A CN 109256397A CN 201811098275 A CN201811098275 A CN 201811098275A CN 109256397 A CN109256397 A CN 109256397A
Authority
CN
China
Prior art keywords
film transistor
thin film
precursor
layer
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811098275.8A
Other languages
English (en)
Other versions
CN109256397B (zh
Inventor
刘军
丁录科
刘宁
李伟
周斌
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811098275.8A priority Critical patent/CN109256397B/zh
Publication of CN109256397A publication Critical patent/CN109256397A/zh
Priority to US16/399,508 priority patent/US11069725B2/en
Application granted granted Critical
Publication of CN109256397B publication Critical patent/CN109256397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了显示基板及其制备方法、显示装置。该方法包括：提供衬底；在衬底上形成开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体，开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体均包括依次层叠设置的半导体层、栅极绝缘材料层以及栅极金属层；在开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体上方形成光刻胶层，并基于光刻胶层形成刻蚀掩膜版，开关薄膜晶体管前驱体处的刻蚀掩膜版，与驱动薄膜晶体管前驱体处的刻蚀掩膜版的形状不相同；基于刻蚀掩膜版，对开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体进行刻蚀处理，以形成开关薄膜晶体管以及驱动薄膜晶体管。由此，该方法工艺简单、产品良率高，制备的显示基板的显示性能优异。

Description

显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及显示基板及其制备方法、显示装置。
背景技术
近年来有机发光显示装置(organic light emitting display，OLED)因其具有自发光、高对比度、宽视角的特点成为显示领域的研究热点。随着显示技术的快速发展，显示装置大尺寸化非常明显，大尺寸OLED也逐渐成为显示领域新的增长点。与液晶显示技术相比，为了保证OLED的显示效果，基于有机发光显示的显示装置往往具有电路结构更加复杂的背板，涉及多个开关器件以便准确控制显示装置中的每一个发光二极管的发光情况。目前的显示面板中的薄膜晶体管(Thin Film Transistor，TFT)主要有开关TFT和驱动TFT，开关TFT可以控制驱动TFT的打开与关闭，并通过该驱动TFT在饱和状态时产生的电流驱动有机发光二极管发光，进而实现显示的功能。
然而，目前的显示基板及其制备方法、显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
发明人发现，目前具有开关TFT和驱动TFT的显示装置普遍存在着工作异常、显示不佳等问题。发明人经过深入研究以及大量实验发现，这主要是由于限于现有工艺，目前只能将开关TFT和驱动TFT做成参数相同(例如线宽相同)的薄膜晶体管，因此不利于发挥开关TFT和驱动TFT各自的特点，进而造成工作异常、显示效果不佳等问题。具体的，开关TFT仅需保证TFT的开和关，并不需要较大的开态电流，驱动TFT因为直接驱动TFT，则需要较大的开态电流，而上述相同参数的开关TFT和驱动TFT，一方面无法满足较小开态电流的要求，阈值电压不稳定，会产生工作异常，另一方面，驱动TFT无法满足较大开态电流的要求，所需驱动电压大，不利于器件的驱动，并最终造成显示不佳。为了解决上述问题，需要制备参数不同的开关TFT和驱动TFT，开关TFT的线宽需要设计的相对较大，以满足较小的开态电流，驱动TFT的线宽需要设计的相对较小，以满足较大的开态电流，即制备的开关TFT的线宽需要大于驱动TFT的线宽。然而，现有技术中，增大开关TFT的线宽造成其占用面积变大，影响每英尺像素数目(PPI)，减少驱动TFT的线宽会涉及到细线湿法刻蚀技术，导致小线宽在刻蚀的时候掉落导致断裂等风险。因此，如果能够提出一种工艺简单、产品良率高的制备不同参数的开关TFT和驱动TFT的方法，将在很大程度上解决上述问题。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种显示基板的制备方法。该方法包括：提供衬底；在所述衬底上形成开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体，所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体均包括依次层叠设置的半导体层、栅极绝缘材料层以及栅极金属层；在所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体上方形成光刻胶层，并基于所述光刻胶层形成刻蚀掩膜版，所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版，与所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的形状不相同；基于所述刻蚀掩膜版，对所述开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体进行刻蚀处理，以形成开关薄膜晶体管以及驱动薄膜晶体管。由此，该方法工艺简单、产品良率高，可以同步制备得到线宽不同的开关薄膜晶体管和驱动薄膜晶体管；该方法制备的显示基板中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，提升了显示基板的整体显示性能。
根据本发明的实施例，所述刻蚀处理包括：基于所述刻蚀掩膜版，对所述栅极金属层进行湿法刻蚀，以便形成所述开关薄膜晶体管的栅极以及所述驱动薄膜晶体管的栅极；基于所述刻蚀掩膜版，对所述栅极绝缘材料层进行干法刻蚀，以便形成所述开关薄膜晶体管的栅极绝缘层以及所述驱动薄膜晶体管的栅极绝缘层；对沟道区以外的区域的所述半导体层进行导体化，以便形成所述开关薄膜晶体管的有源层和连接线，以及所述驱动薄膜晶体管的有源层和连接线。由此，可以简便的同步形成线宽不同的开关薄膜晶体管以及驱动薄膜晶体管。
根据本发明的实施例，所述刻蚀掩膜版是基于半色调掩膜曝光技术而形成的；所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度，大于所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度；所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版的坡度角，大于所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的坡度角。由此，可以简便的形成刻蚀掩膜版。
根据本发明的实施例，所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度为1.8～2.0微米，坡度角≥70度；所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度为1.0～1.2微米，坡度角≥30度。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，所述开关薄膜晶体管的所述栅极绝缘层的线宽大于所述驱动薄膜晶体管的所述栅极绝缘层的线宽。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，所述开关薄膜晶体管的所述有源层的线宽大于所述驱动薄膜晶体管的所述有源层的线宽。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，进行所述干法刻蚀的气体为CF4以及O2的混合气体；其中，所述CF4的气体流量为2200～1800sccm，所述O2的气体流量为1000～1400sccm；所述混合气体中所述O2的比例为30％～40％。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，形成所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体包括：在所述衬底上形成所述半导体层；在所述半导体层远离所述衬底的一侧形成所述栅极绝缘材料层；在所述栅极绝缘材料层远离所述半导体层的一侧形成所述栅极金属层。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，在形成所述半导体层之前，形成所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体进一步包括：在所述衬底上形成遮光金属层并图案化，以便形成所述开关薄膜晶体管前驱体的遮光层以及所述驱动薄膜晶体管前驱体的遮光层；在所述开关薄膜晶体管前驱体的所述遮光层以及所述驱动薄膜晶体管前驱体的所述遮光层远离所述衬底的一侧形成缓冲层。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，进行所述刻蚀处理之后，进一步包括：去除所述刻蚀掩膜版；在所述开关薄膜晶体管的所述栅极以及所述驱动薄膜晶体管的所述栅极远离所述衬底的一侧，形成层间介质层；在所述层间介质层远离所述衬底的一侧，形成所述开关薄膜晶体管的源漏电极以及所述驱动薄膜晶体管的源漏电极；在所述开关薄膜晶体管的所述源漏电极以及所述驱动薄膜晶体管的所述源漏电极远离所述衬底的一侧形成钝化层。由此，可以进一步提升该方法制备的显示基板的性能。
在本发明的另一个方面，本发明提出了一种显示基板。该显示基板包括：衬底；设置在所述衬底上的开关薄膜晶体管以及驱动薄膜晶体管，所述开关薄膜晶体管的有源层以及所述驱动薄膜晶体管的有源层是同层同材料形成的，所述开关薄膜晶体管以及所述驱动薄膜晶体管均具有基于所述有源层材料导体化而形成的连接线，所述开关薄膜晶体管的所述连接线的线宽，小于所述驱动薄膜晶体管的所述连接线的线宽。该显示基板可以是利用前面描述的方法制备的，由此可以具有前面描述的方法所具有的全部特征以及优点，在此不再赘述。总的来说，该显示基板的制备工艺简单、产品良率高；该显示基板中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，整体显示性能提升。
根据本发明的实施例，所述开关薄膜晶体管的栅极绝缘层的坡度角为50～60度，所述驱动薄膜晶体管的栅极绝缘层的坡度角为30～40度。由此，可以进一步提升该显示基板的性能。
在本发明的又一个方面，本发明提出了一种显示装置。该显示装置包括利用前面所述的方法制备的显示基板，或者前面所述的显示基板。由此，该显示装置可以具有前面描述的方法或前面描述的显示基板所具有的全部特征以及优点，在此不再赘述。总的来说，该显示装置的制备工艺简单、产品良率高；该显示装置中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，整体显示性能提升。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的制备显示基板的流程示意图；
图2显示了根据本发明一个实施例在制备显示基板过程中的部分结构示意图；
图3显示了根据本发明另一个实施例在制备显示基板过程中的部分结构示意图；
图4显示了根据本发明一个实施例的制备显示基板的部分流程示意图；
图5显示了根据本发明一个实施例在制备显示基板过程中的部分结构示意图；
图6显示了根据本发明另一个实施例在制备显示基板过程中的部分结构示意图；
图7显示了根据本发明又一个实施例在制备显示基板过程中的部分结构示意图；
图8显示了根据本发明一个实施例的制备显示基板的流程示意图；
图9显示了根据本发明一个实施例的显示基板的结构示意图；以及
图10显示了根据本发明一个实施例的显示装置的结构示意图。
附图标记说明：
100：衬底；200：半导体层；210：开关薄膜晶体管的有源层；220：驱动薄膜晶体管的有源层；300：栅极绝缘材料层；310：开关薄膜晶体管的栅极绝缘层；320：驱动薄膜晶体管的栅极绝缘层；400：栅极金属层；410：开关薄膜晶体管的栅极；420：驱动薄膜晶体管的栅极；510：开关薄膜晶体管的遮光层；520：驱动薄膜晶体管的遮光层；600：缓冲层；10：开关薄膜晶体管处的刻蚀掩膜版；20：驱动薄膜晶体管处的刻蚀掩膜版；30：开关薄膜晶体管的连接线；40：驱动薄膜晶体管的连接线；710：开关薄膜晶体管的层间介质层；720：驱动薄膜晶体管的层间介质层；810：开关薄膜晶体管的源漏电极；820：驱动薄膜晶体管的源漏电极；900：钝化层；1000：开关薄膜晶体管前驱体；2000：驱动薄膜晶体管前驱体；1100：开关薄膜晶体管；2100：驱动薄膜晶体管；5000：显示装置。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种显示基板的制备方法。该方法工艺简单、产品良率高，可以同步制备得到线宽不同的开关薄膜晶体管和驱动薄膜晶体管；该方法制备的显示基板中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，提升了显示基板的整体显示性能。
为了便于理解，下面对该方法制备的显示基板实现上述技术效果的原理进行详细说明：
该方法在开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体上方形成刻蚀掩膜版，由于开关薄膜晶体管前驱体处的刻蚀掩膜版，与驱动薄膜晶体管前驱体处的刻蚀掩膜版的形状不相同(例如厚度不同、坡度角不同)，由此，在后续基于该刻蚀掩膜版，对栅极绝缘材料层进行干法刻蚀时，不同形状的刻蚀掩膜版会直接影响干法刻蚀的效果，因此可以根据刻蚀掩膜版的设计以及对干法刻蚀工艺参数的控制，使后续形成的开关薄膜晶体管的栅极绝缘层线宽大于驱动薄膜晶体管的栅极绝缘层的线宽。进一步的，对沟道区以外的区域的半导体层进行导体化时，开关薄膜晶体管的栅极绝缘层线宽大，所覆盖的半导体层的线宽就大，该部分半导体层被覆盖未被导体化可以构成开关薄膜晶体管的有源层，由此，形成的开关薄膜晶体管的有源层线宽就大；而驱动薄膜晶体管的栅极绝缘层线宽小，所覆盖的半导体层的线宽就小，该部分半导体层被覆盖未被导体化可以构成驱动薄膜晶体管的有源层，由此，形成的驱动薄膜晶体管的有源层线宽就大。更具体的，开关薄膜晶体管的栅极绝缘层以及有源层的线宽均大，可以满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管的栅极绝缘层以及有源层的线宽均小，可以满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动。也就是说，基于该刻蚀掩膜版可以同步制备得到线宽不同的开关薄膜晶体管和驱动薄膜晶体管，工艺简单、产品良率高，所得到的显示基板的整体显示性能提升。
OLED中顶栅型薄膜晶体管(ThinFilmTransistor，TFT)相比底栅型TFT具有高开态电流(Ion)、更高开口率和更好的TFT稳定性而受到关注。下面，以顶栅型薄膜晶体管为例，对根据本发明的实施例的方法进行详细说明。具体的，参考图1，该方法包括：
S100：提供衬底
根据本发明的实施例，所提供的衬底100的具体材料不受特别限制，本领域技术人员可以根据实际情况进行选择，只要该材料具有一定的机械强度，可以为构成该显示基板的其他结构提供足够的支撑即可。
S200：在衬底上形成开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体
在该步骤中，参考图2，在衬底100上形成开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000。其中，开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000均包括依次层叠设置的半导体层200、栅极绝缘材料层300以及栅极金属层400。
根据本发明的具体实施例，形成开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000包括：首先，在衬底100上形成半导体层200；然后，在半导体层200远离衬底100的一侧形成栅极绝缘材料层300；最后，在栅极绝缘材料层300远离半导体层200的一侧形成栅极金属层400。由此，可以进一步提升该方法制备的显示基板的性能。根据本发明的实施例，半导体层200的具体类型、形成方式以及厚度均不受特别限制。例如，半导体层200可以是通过沉积一层氧化铟锡(IGZO)并形成沟道层图形，半导体层200的厚度可以为0.05～0.09微米。根据本发明的实施例，栅极绝缘材料层300的具体类型、形成方式以及厚度均不受特别限制。例如，栅极绝缘材料层300可以是通过沉积一层氧化硅而形成的，栅极绝缘材料层300的厚度可以为0.1～0.2微米。根据本发明的实施例，栅极金属层400的具体类型、形成方式以及厚度均不受特别限制。例如，栅极金属层400可以是通过沉积一层金属(例如铜或铝)而形成的，栅极金属层400的厚度可以为0.4～0.6微米。
为了进一步提升该方法制备的显示基板的性能，在形成半导体层200之前，形成开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000进一步包括：首先，在衬底100上形成遮光金属层并图案化，以便形成开关薄膜晶体管前驱体的遮光层510以及驱动薄膜晶体管前驱体的遮光层520；然后，在开关薄膜晶体管前驱体的遮光层510以及驱动薄膜晶体管前驱体的遮光层520远离衬底100的一侧形成缓冲层600。由此，可以进一步提升该方法制备的显示基板的性能。根据本发明的实施例，遮光金属层的具体类型、形成方式、厚度以及对遮光金属层进行图案化的方式均不受特别限制。例如，遮光金属层可以是通过在衬底上沉积一层金属(例如钼或钼铌合金)而形成的，遮光金属层的厚度可以为0.05～0.15微米，基于遮光金属层图案化后可以形成开关薄膜晶体管前驱体的遮光层510以及驱动薄膜晶体管前驱体的遮光层520。根据本发明的实施例，缓冲层600的具体类型、形成方式以及厚度均不受特别限制。例如，缓冲层600可以是通过在沉积一层氧化硅而形成的，缓冲层600的厚度可以为0.3～0.5微米。需要说明的是，开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000可以共用该缓冲层600，或者可以对该缓冲层600进行团图案化以便形成开关薄膜晶体管前驱体的缓冲层以及驱动薄膜晶体管前驱体的缓冲层。
S300：形成光刻胶层，并基于光刻胶层形成刻蚀掩膜版
在该步骤中，在开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000上方形成光刻胶层，并基于光刻胶层形成刻蚀掩膜版(如图3所示出的10以及20)，开关薄膜晶体管前驱体处的刻蚀掩膜版10，与驱动薄膜晶体管前驱体处的刻蚀掩膜版20的形状不相同。根据本发明的实施例，光刻胶的具体类型、形成方式均不受特别限制，本领域技术人员可以根据实际需求进行选择。
根据本发明的具体实施例，刻蚀掩膜版是基于半色调掩膜曝光技术而形成的。也就是说，可以利用半色调掩膜(Half Tone Mask)的部分透光性，将形成的光刻胶层不完全曝光，半透膜部分按所需要刻蚀掩膜版的高度差来决定光线透过的多少，对光刻胶层曝光后可以进行诸如后烘(HB)、显影、硬烘、刻蚀等工序，以便形成所需的刻蚀掩膜版，即形成的刻蚀掩膜版中，开关薄膜晶体管前驱体处的刻蚀掩膜版10，与驱动薄膜晶体管前驱体处的刻蚀掩膜版20的形状不相同。由此，后续步骤可以简便的基于该刻蚀掩膜版同步制备得到线宽不同的开关薄膜晶体管以及驱动薄膜晶体管。
根据本发明的具体实施例，形成的刻蚀掩膜版中，开关薄膜晶体管前驱体处的刻蚀掩膜版10的厚度(如图3中所示出的厚度A)大于驱动薄膜晶体管前驱体处的刻蚀掩膜版20的厚度(如图3中所示出的厚度B)，开关薄膜晶体管前驱体处的刻蚀掩膜版10的坡度角大于驱动薄膜晶体管前驱体处的刻蚀掩膜版20的坡度角。由此，可以简便的形成刻蚀掩膜版。更具体的，开关薄膜晶体管前驱体处的刻蚀掩膜版10的厚度可以为1.8～2.0微米，坡度角≥70度。根据本发明的具体实施例，驱动薄膜晶体管前驱体处的刻蚀掩膜版20的厚度为1.0～1.2微米，坡度角≥30度。由此，可以进一步提升该方法制备的显示基板的性能。需要特别说明的是，“坡度角”在本发明中应做广义理解，特指对应刻蚀掩膜版的斜边(坡面)与刻蚀掩膜版的底面之间的夹角。例如，开关薄膜晶体管前驱体处的刻蚀掩膜版10的坡度角可以为斜边C与该刻蚀掩膜版底面之间的夹角中的锐角，驱动薄膜晶体管前驱体处的刻蚀掩膜版20的坡度角可以为斜边D与该刻蚀掩膜版底面之间的夹角中的锐角。
S400：基于刻蚀掩膜版对开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体进行刻蚀处理
在该步骤中，基于刻蚀掩膜版，对开关薄膜晶体管前驱体1000以及驱动薄膜晶体管前驱体2000进行刻蚀处理，以形成开关薄膜晶体管以及驱动薄膜晶体管。由此，可以简便的基于该刻蚀掩膜版同步制备得到线宽不同的开关薄膜晶体管以及驱动薄膜晶体管。
根据本发明的实施例，参考图4，上述刻蚀处理包括：
S10：基于刻蚀掩膜版，对栅极金属层进行湿法刻蚀
在该步骤中，参考图5，基于刻蚀掩膜版，对栅极金属层400进行湿法刻蚀，以便形成开关薄膜晶体管的栅极410以及驱动薄膜晶体管的栅极420。根据本发明的实施例，开关薄膜晶体管的栅极410以及驱动薄膜晶体管的栅极420的线宽均不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，可以通过控制湿法刻蚀的工艺参数，使形成的开关薄膜晶体管的栅极410的线宽小于开关薄膜晶体管前驱体处的刻蚀掩膜版10的线宽，使形成的驱动薄膜晶体管的栅极420的线宽小于驱动薄膜晶体管前驱体处的刻蚀掩膜版20的线宽。
根据本发明的实施例，进行湿法刻蚀的具体方式不是特别限制，例如，栅极金属层400由铜形成时，可以使用双氧水进行刻蚀；又例如，栅极金属层400由铝形成时，可以使用混酸进行刻蚀。其中，湿法刻蚀的刻蚀时间不受特别限制，例如，刻蚀时间可以根据刻蚀后特征尺寸偏差(Critical Dimension Bias，CD Bias)为-2～-3微米而定。
S20：基于刻蚀掩膜版，对栅极绝缘材料层进行干法刻蚀
在该步骤中，参考图6，基于刻蚀掩膜版，对栅极绝缘材料层进行干法刻蚀，以便形成开关薄膜晶体管的栅极绝缘层310以及驱动薄膜晶体管的栅极绝缘层320。也就是说，进行上述湿法刻蚀后，需要保留刻蚀掩膜版，再基于刻蚀掩膜版，对栅极绝缘材料层300进行干法刻蚀。
根据本发明的实施例，开关薄膜晶体管的栅极绝缘层310的线宽大于驱动薄膜晶体管的栅极绝缘层320的线宽。由此，可以进一步提升该方法制备的显示基板的性能。发明人发现，由于开关薄膜晶体管前驱体处的刻蚀掩膜版10的与驱动薄膜晶体管前驱体处的刻蚀掩膜版20的形状不同，开关薄膜晶体管前驱体处的刻蚀掩膜版10的厚度大、坡度角大，干法刻蚀的气体不易将悬空处的刻蚀掩膜版(如图6中所示出的区域E)横向灰化，该处的刻蚀掩膜版线宽不会发生明显变化，进而使得刻蚀掩膜版下方的栅极绝缘材料层300保留多，即未被刻蚀部分保留多，形成的开关薄膜晶体管的栅极绝缘层310线宽大；而驱动薄膜晶体管前驱体处的刻蚀掩膜版20的厚度小、坡度角小，干法刻蚀的气体容易将悬空处的刻蚀掩膜版(如图6中所示出的区域F)横向灰化，即悬空处的刻蚀掩膜版会因横向灰化而后退，该处的刻蚀掩膜版线宽会变小，露出更多的栅极绝缘材料层300，露出的部分也会被刻蚀，进而使得刻蚀掩膜版下方的栅极绝缘材料层300保留少，即未被刻蚀部分保留少，形成的驱动薄膜晶体管的栅极绝缘层320线宽大。也就是说，通过对刻蚀掩膜版的设计以及对干法刻蚀气体的设置(例如气体比例组合)即可得到线宽不同的开关薄膜晶体管的栅极绝缘层310以及驱动薄膜晶体管的栅极绝缘层320。
根据本发明的实施例，进行干法刻蚀的气体的具体类型、气体流量大小均不受特别限制，只需满足得到所需的栅极绝缘层即可。例如，根据本发明的实施例，进行干法刻蚀的气体可以为CF4以及O2的混合气体；其中，CF4的气体流量为2200～1800sccm，O2的气体流量为1000～1400sccm；混合气体中O2的比例为30％～40％。根据本发明的实施例，还可以进行过刻蚀(over etch，OE)，过刻蚀的时间可以是主刻蚀(ME)的20～30％。由此，过刻蚀所增加的额外刻蚀时间，可以用于补偿刻蚀不均以及刻蚀目标膜层沉积不均，进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，当开关薄膜晶体管前驱体处的刻蚀掩膜版10的厚度为1.8～2.0微米，坡度角≥70度，驱动薄膜晶体管前驱体处的刻蚀掩膜版20的厚度为1.0～1.2微米，坡度角≥30度时，对栅极绝缘材料层300进行干法刻蚀后，开关薄膜晶体管的栅极绝缘层310的坡度角可以为50～60度，驱动薄膜晶体管的栅极绝缘层320的坡度角可以为30～40度。由此，可以进一步提升该显示基板的性能。
S30：对沟道区以外的区域的半导体层进行导体化
在该步骤中，参考图7，对沟道区以外的区域的半导体层200进行导体化，以便形成开关薄膜晶体管的有源层210和连接线30，以及驱动薄膜晶体管的有源层220和连接线40。由此，可以简便的同步形成线宽不同的开关薄膜晶体管以及驱动薄膜晶体管。根据本发明的实施例，形成的开关薄膜晶体管的连接线30，以及驱动薄膜晶体管的连接线40可以分别独立地用于连接其他电路结构。
根据本发明的实施例，开关薄膜晶体管的有源层210的线宽大于驱动薄膜晶体管的有源层220的线宽。由此，可以进一步提升该方法制备的显示基板的性能。发明人发现，对沟道区以外的区域的半导体层200进行导体化时，由于形成的开关薄膜晶体管的栅极绝缘层310线宽大，所覆盖的半导体层200的线宽就大，该部分半导体层200被覆盖未被导体化可以构成开关薄膜晶体管的有源层210，由此，形成的开关薄膜晶体管的有源层210线宽就大，相应的，被导体化的部分线宽就小，被导体化的部分可以构成开关薄膜晶体管的连接线30；而驱动薄膜晶体管的栅极绝缘层320线宽小，所覆盖的半导体层200的线宽就小，该部分半导体层200被覆盖未被导体化可以构成驱动薄膜晶体管的有源层220，由此，形成的驱动薄膜晶体管的有源层220线宽就大，相应的，被导体化的部分线宽就大，被导体化的部分可以构成开关薄膜晶体管的连接线40。由此，开关薄膜晶体管的有源层210的线宽大，可以满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管的有源层220的线宽小，可以满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动。也就是说，该方法可以同步制备得到线宽不同的开关薄膜晶体管和驱动薄膜晶体管，工艺简单、产品良率高，所得到的显示基板的整体显示性能提升。
根据本发明的实施例，进行导体化的具体方式不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，可以利用He或者NH3进行导体化。
根据本发明的实施例，参考图8，进行上述刻蚀处理之后，该方法进一步包括：
S1：去除刻蚀掩膜版
根据本发明的实施例，去除刻蚀掩膜版的具体方式不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，根据本发明的实施例，可以采用干法刻蚀工艺剥离掉刻蚀掩膜版。
S2：形成层间介质层
在该步骤中，参考图9，在开关薄膜晶体管的栅极410以及驱动薄膜晶体管的栅极420远离衬底100的一侧形成层间介质层(如图9中所示出的710以及720)。
根据本发明的实施例，层间介质层的具体类型、形成方式、厚度均不受特别限制。例如，可以先沉积一层厚度为0.3～0.5微米的氧化硅并图案化，以便形成具有第一过孔(图中未示出)的开关薄膜晶体管的层间介质层710，以及具有第二过孔(图中未示出)的驱动薄膜晶体管的层间介质层720。更具体的，首次对沉积的一层氧化硅进行刻蚀以便形成开关薄膜晶体管的层间介质层以及驱动薄膜晶体管的层间介质层，然后，再进行干法刻蚀以便形成所需的第一过孔以及第二过孔，可利用CF4/O2、高功率以及低压进行干法刻蚀，进行上述两次刻蚀后最后进行湿法剥离，最终形成具有第一过孔的开关薄膜晶体管的层间介质层710，以及具有第二过孔的驱动薄膜晶体管的层间介质层720。
S3：形成源漏电极
在该步骤中，在层间介质层远离衬底100的一侧形成开关薄膜晶体管的源漏电极810(如图9中所示出的810A以及810B)以及驱动薄膜晶体管的源漏电极820(如图9中所示出的820A以及820B)。其中，开关薄膜晶体管的源漏电极810延伸至第一过孔中并与开关薄膜晶体管的连接线30电连接，驱动薄膜晶体管的源漏电极820延伸至第二过孔中并与驱动薄膜晶体管的连接线40电连接。
根据本发明的实施例，开关薄膜晶体管的源漏电极810以及驱动薄膜晶体管的源漏电极820的具体类型、形成方式、厚度均不受特别限制，例如，可以是沉积一层金属层(例如铜或铝)，厚度可以为0.5～0.7微米，然后基于源漏电极掩膜版并利用湿法刻蚀以便形成所需的开关薄膜晶体管的源漏电极810以及驱动薄膜晶体管的源漏电极820。更具体的，开关薄膜晶体管的源漏电极810A可以为开关薄膜晶体管的源级，开关薄膜晶体管的源漏电极810B可以为开关薄膜晶体管的漏级；驱动薄膜晶体管的源漏电极820A可以为驱动薄膜晶体管的源级，驱动薄膜晶体管的源漏电极820B可以为驱动薄膜晶体管的漏级。
S4：形成钝化层
在该步骤中，在开关薄膜晶体管的源漏电极810以及驱动薄膜晶体管的源漏电极820远离衬底100的一侧形成钝化层900。由此，可以进一步提升该方法制备的显示基板的性能。
根据本发明的实施例，钝化层900的具体类型、形成方式、厚度均不受特别限制，例如，可以是沉积一层SiO或SiO以及SiN的组合，厚度可以为0.3～0.4微米。需要说明的是，开关薄膜晶体管以及驱动薄膜晶体管可以共用该钝化层900，或者可以对该钝化层进行团图案化以便形成开关薄膜晶体管的钝化层以及驱动薄膜晶体管的钝化层。
综上所述，该方法工艺简单、产品良率高，可以同步制备得到线宽不同的开关薄膜晶体管和驱动薄膜晶体管；该方法制备的显示基板中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，提升了显示基板的整体显示性能。
在本发明的另一个方面，本发明提出了一种显示基板。参考图9，该显示基板包括：衬底100、设置在衬底100上的开关薄膜晶体管1100以及驱动薄膜晶体管2100。根据本发明的实施例，开关薄膜晶体管1100的有源层210以及驱动薄膜晶体管的有源层220是同层同材料形成的，开关薄膜晶体管1100以及驱动薄膜晶体管2100均具有基于有源层材料导体化而形成的连接线，开关薄膜晶体管的连接线30的线宽，小于驱动薄膜晶体管的连接线40的线宽。该显示基板可以是利用前面描述的方法制备的，由此可以具有前面描述的方法所具有的全部特征以及优点，在此不再赘述。总的来说，该显示基板的制备工艺简单、产品良率高；该显示基板中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，整体显示性能提升。
需要说明的是，该开关薄膜晶体管1100还可以进一步包括遮光层510、缓冲层600、栅极绝缘层310、栅极410、层间介质层710、源漏电极810(如图9中所示出的810A以及810B)以及钝化层900，前面已经进行了详细的叙述，在此不再赘述。该驱动薄膜晶体管2100还可以进一步包括遮光层520、缓冲层600、栅极绝缘层320、栅极420、层间介质层720、源漏电极820(如图9中所示出的820A以及820B)以及钝化层900，前面已经进行了详细的叙述，在此不再赘述。
根据本发明的实施例，所述开关薄膜晶体管的栅极绝缘层的坡度角为50～60度，所述驱动薄膜晶体管的栅极绝缘层的坡度角为30～40度。由此，可以进一步提升该显示基板的性能。
根据本发明的实施例，该显示基板中的开关薄膜晶体管以及驱动薄膜晶体管是基于刻蚀掩膜版，对开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体进行刻蚀处理而形成的。根据本发明的实施例，通过对刻蚀掩膜版的设计以及对干法刻蚀气体的设置(例如气体比例组合)即可使开关薄膜晶体管的栅极绝缘层、有源层的线宽均大，驱动薄膜晶体管的栅极绝缘层、有源层均小。即同步制备得到线宽不同的开关薄膜晶体管以及驱动薄膜晶体管。根据本发明的实施例，开关薄膜晶体管以及驱动薄膜晶体管中各层结构的具体类型、形成方式、厚度等特征前面已经进行了详细的叙述，在此不再赘述。
在本发明的又一个方面，本发明提出了一种显示装置。参考图10，该显示装置5000包括利用前面所述的方法制备的显示基板，或者前面所述的显示基板。由此，该显示装置可以具有前面描述的方法或前面描述的显示基板所具有的全部特征以及优点，在此不再赘述。根据本发明的实施例，该显示基板用于显示装置5000时，显示装置5000的具体类型不受特别限制，本领域技术人员可以根据实际需求进行选择。例如，该显示基板5000可以用于OLED或LCD。根据本发明的具体实施例，该显示基板5000可以用于大尺寸的OLED。总的来说，该显示装置的制备工艺简单、产品良率高；该显示装置中开关薄膜晶体管线宽大，满足较小开态电流的要求，阈值电压更稳定，无工作异常，同时，驱动薄膜晶体管线宽小，满足较大开态电流的要求，所需驱动电压小，有利于器件的驱动，整体显示性能提升。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种显示基板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体，所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体均包括依次层叠设置的半导体层、栅极绝缘材料层以及栅极金属层；
在所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体上方形成光刻胶层，并基于所述光刻胶层形成刻蚀掩膜版，所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版，与所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的形状不相同；
基于所述刻蚀掩膜版，对所述开关薄膜晶体管前驱体以及驱动薄膜晶体管前驱体进行刻蚀处理，以形成开关薄膜晶体管以及驱动薄膜晶体管。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀处理包括：
基于所述刻蚀掩膜版，对所述栅极金属层进行湿法刻蚀，以便形成所述开关薄膜晶体管的栅极以及所述驱动薄膜晶体管的栅极；
基于所述刻蚀掩膜版，对所述栅极绝缘材料层进行干法刻蚀，以便形成所述开关薄膜晶体管的栅极绝缘层以及所述驱动薄膜晶体管的栅极绝缘层；
对沟道区以外的区域的所述半导体层进行导体化，以便形成所述开关薄膜晶体管的有源层和连接线，以及所述驱动薄膜晶体管的有源层和连接线。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀掩膜版是基于半色调掩膜曝光技术而形成的；
所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度，大于所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度；
所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版的坡度角，大于所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的坡度角。
4.根据权利要求3所述的方法，其特征在于，所述开关薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度为1.8～2.0微米，坡度角≥70度；所述驱动薄膜晶体管前驱体处的所述刻蚀掩膜版的厚度为1.0～1.2微米，坡度角≥30度。
5.根据权利要求3所述的方法，其特征在于，所述开关薄膜晶体管的所述栅极绝缘层的线宽大于所述驱动薄膜晶体管的所述栅极绝缘层的线宽。
6.根据权利要求3所述的方法，其特征在于，所述开关薄膜晶体管的所述有源层的线宽大于所述驱动薄膜晶体管的所述有源层的线宽。
7.根据权利要求1所述的方法，其特征在于，进行所述干法刻蚀的气体为CF4以及O2的混合气体；
其中，
所述CF4的气体流量为2200～1800sccm，所述O2的气体流量为1000～1400sccm；
所述混合气体中所述O2的比例为30％～40％。
8.根据权利要求1所述的方法，其特征在于，形成所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体包括：
在所述衬底上形成所述半导体层；
在所述半导体层远离所述衬底的一侧形成所述栅极绝缘材料层；
在所述栅极绝缘材料层远离所述半导体层的一侧形成所述栅极金属层。
9.根据权利要求8所述的方法，其特征在于，在形成所述半导体层之前，形成所述开关薄膜晶体管前驱体以及所述驱动薄膜晶体管前驱体进一步包括：
在所述衬底上形成遮光金属层并图案化，以便形成所述开关薄膜晶体管前驱体的遮光层以及所述驱动薄膜晶体管前驱体的遮光层；
在所述开关薄膜晶体管前驱体的所述遮光层以及所述驱动薄膜晶体管前驱体的所述遮光层远离所述衬底的一侧形成缓冲层。
10.根据权利要求2所述的方法，其特征在于，进行所述刻蚀处理之后，进一步包括：
去除所述刻蚀掩膜版；
在所述开关薄膜晶体管的所述栅极以及所述驱动薄膜晶体管的所述栅极远离所述衬底的一侧，形成层间介质层；
在所述层间介质层远离所述衬底的一侧，形成所述开关薄膜晶体管的源漏电极，以及所述驱动薄膜晶体管的源漏电极；
在所述开关薄膜晶体管的所述源漏电极以及所述驱动薄膜晶体管的所述源漏电极远离所述衬底的一侧形成钝化层。
11.一种显示基板，其特征在于，包括：
衬底；
设置在所述衬底上的开关薄膜晶体管以及驱动薄膜晶体管，所述开关薄膜晶体管的有源层以及所述驱动薄膜晶体管的有源层是同层同材料形成的，所述开关薄膜晶体管以及所述驱动薄膜晶体管均具有基于所述有源层材料导体化而形成的连接线，所述开关薄膜晶体管的所述连接线的线宽，小于所述驱动薄膜晶体管的所述连接线的线宽。
12.根据权利要求11所述的显示基板，其特征在于，所述开关薄膜晶体管的栅极绝缘层的坡度角为50～60度，所述驱动薄膜晶体管的栅极绝缘层的坡度角为30～40度。
13.一种显示装置，其特征在于，包括利用权利要求1～10任一项所述的方法制备的显示基板，或者权利要求11或12所述的显示基板。
CN201811098275.8A 2018-09-20 2018-09-20 显示基板及其制备方法、显示装置 Active CN109256397B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811098275.8A CN109256397B (zh) 2018-09-20 2018-09-20 显示基板及其制备方法、显示装置
US16/399,508 US11069725B2 (en) 2018-09-20 2019-04-30 Display substrate and method of preparing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811098275.8A CN109256397B (zh) 2018-09-20 2018-09-20 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN109256397A true CN109256397A (zh) 2019-01-22
CN109256397B CN109256397B (zh) 2021-09-21

Family

ID=65048580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811098275.8A Active CN109256397B (zh) 2018-09-20 2018-09-20 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US11069725B2 (zh)
CN (1) CN109256397B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312725A (zh) * 2020-02-24 2020-06-19 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板
WO2021134751A1 (en) * 2020-01-02 2021-07-08 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, display panel and display apparatus

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388406A (zh) * 2002-06-13 2003-01-01 统宝光电股份有限公司 薄膜晶体管平面显示器面板的结构及其制造方法
US20070037070A1 (en) * 2005-08-12 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP2010152059A (ja) * 2008-12-25 2010-07-08 Casio Computer Co Ltd 電子機器の製造方法及び短絡体
CN101958339A (zh) * 2009-07-15 2011-01-26 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN104282769A (zh) * 2014-09-16 2015-01-14 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN104638017A (zh) * 2015-02-04 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN104952884A (zh) * 2015-05-13 2015-09-30 深圳市华星光电技术有限公司 Amoled背板结构及其制作方法
CN105702743A (zh) * 2016-03-07 2016-06-22 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN106298857A (zh) * 2016-08-31 2017-01-04 深圳市华星光电技术有限公司 一种有机发光显示装置及其制造方法
CN106444179A (zh) * 2016-12-01 2017-02-22 武汉华星光电技术有限公司 液晶面板、阵列基板及其制作方法
CN106935659A (zh) * 2017-05-11 2017-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板以及显示装置
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN107146855A (zh) * 2017-05-16 2017-09-08 京东方科技集团股份有限公司 Oled基板及其制备方法、显示装置
CN107170759A (zh) * 2017-05-27 2017-09-15 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示装置
CN107204354A (zh) * 2016-03-18 2017-09-26 三星显示有限公司 有机发光显示装置
CN107403758A (zh) * 2017-08-09 2017-11-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
US7638372B2 (en) * 2005-06-22 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102455591A (zh) * 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
TWI424507B (zh) * 2011-04-15 2014-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板的製造方法
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN102842601B (zh) * 2012-08-17 2015-05-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
EP3018726B1 (en) * 2014-11-10 2023-09-06 LG Display Co., Ltd. Organic light-emitting diode display having multi-mode cavity structure
JP6358596B2 (ja) * 2014-11-27 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102448033B1 (ko) * 2015-12-21 2022-09-28 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
CN107369693B (zh) * 2017-08-04 2020-04-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN107611084B (zh) * 2017-09-04 2020-02-28 京东方科技集团股份有限公司 一种阵列基板接触孔制备方法、阵列基板及显示器件

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388406A (zh) * 2002-06-13 2003-01-01 统宝光电股份有限公司 薄膜晶体管平面显示器面板的结构及其制造方法
US20070037070A1 (en) * 2005-08-12 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP2010152059A (ja) * 2008-12-25 2010-07-08 Casio Computer Co Ltd 電子機器の製造方法及び短絡体
CN101958339A (zh) * 2009-07-15 2011-01-26 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN104282769A (zh) * 2014-09-16 2015-01-14 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104638017A (zh) * 2015-02-04 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN104952884A (zh) * 2015-05-13 2015-09-30 深圳市华星光电技术有限公司 Amoled背板结构及其制作方法
CN105702743A (zh) * 2016-03-07 2016-06-22 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN107204354A (zh) * 2016-03-18 2017-09-26 三星显示有限公司 有机发光显示装置
CN106298857A (zh) * 2016-08-31 2017-01-04 深圳市华星光电技术有限公司 一种有机发光显示装置及其制造方法
CN106444179A (zh) * 2016-12-01 2017-02-22 武汉华星光电技术有限公司 液晶面板、阵列基板及其制作方法
CN106935659A (zh) * 2017-05-11 2017-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板以及显示装置
CN107146855A (zh) * 2017-05-16 2017-09-08 京东方科技集团股份有限公司 Oled基板及其制备方法、显示装置
CN107170759A (zh) * 2017-05-27 2017-09-15 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示装置
CN107403758A (zh) * 2017-08-09 2017-11-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021134751A1 (en) * 2020-01-02 2021-07-08 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, display panel and display apparatus
CN111312725A (zh) * 2020-02-24 2020-06-19 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板
CN111312725B (zh) * 2020-02-24 2023-02-03 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US11069725B2 (en) 2021-07-20
US20200098797A1 (en) 2020-03-26
CN109256397B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
KR101078358B1 (ko) 비정질 실리콘 박막 트랜지스터 및 이를 제조하는 방법
WO2020238384A1 (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
TWI416736B (zh) 薄膜電晶體及其製造方法
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
KR102248837B1 (ko) 박막 트랜지스터 표시판의 제조 방법
CN113972252B (zh) 显示面板及电子设备
KR101134989B1 (ko) 어레이 기판의 제조방법
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN109256397B (zh) 显示基板及其制备方法、显示装置
TW201704832A (zh) 畫素結構及其製造方法
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
CN109037243B (zh) 用于显示装置的基板及其制作方法、显示装置
WO2023024256A1 (zh) 一种阵列基板及其制备方法、显示装置
CN111584423B (zh) 阵列基板及其制备方法和显示装置
TWI715344B (zh) 主動元件基板及其製造方法
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
CN114709244A (zh) 显示背板及其制作方法和显示装置
KR102090458B1 (ko) 어레이 기판 및 이의 제조방법
CN113889434A (zh) 阵列基板及其制作方法、液晶显示面板以及显示装置
US20210358962A1 (en) Array substrate, display panel and manufacturing method of array substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant