CN109039113B - 一种开关电源及其控制芯片 - Google Patents

Abstract

本发明公开了一种开关电源及其控制芯片，所述控制芯片包括包括逻辑电路、OCP比较电路、驱动电路、功率开关管电路以及PWM信号脉冲宽度采样及比较电路；所述逻辑电路的输出端连接所述驱动电路的输入端和所述PWM信号脉冲宽度采样及比较电路的输入端，所述驱动电路的输出端连接所述功率开关管电路的输入端，所述OCP比较电路的输出端连接所述逻辑电路的输入端，所述PWM信号脉冲宽度采样及比较电路的输出端连接所述OCP比较电路的输入端。本发明通过增加PWM信号脉冲宽度采样及比较电路，有效抑制了在系统受到噪声干扰、VCC电压波形出现尖刺时，电感电流能够被及时关断，避免了电感电流进入饱和现象。

Description

一种开关电源及其控制芯片

技术领域

本发明涉及电子技术领域，特别涉及一种开关电源及其控制芯片。

背景技术

一般BUCK型AC-DC开关电源系统由输入电容、控制芯片、芯片供电电容、储能电感、续流二极管、输出反馈二极管、采样电阻、输出电容及负载组成。图1所示的是开关电源的控制芯片的简化原理图。对于图1所示的功率管M1的开启，是由内部的时钟OSC控制PWM信号来打开，而功率管的关闭是通过采样电阻检测到电压VRcs达到参考电压vref后对PWM信号复位来关断，功率管M1关断时对应的电感电流值，即为OCP阈值，I_OCP=vref/Rcs。

此种系统架构在电路中被称为浮地架构（所谓浮地架构，即芯片的GND电位并非大地，而是当上管导通电感电流蓄能时，其电位为Vin，而当上管关断，电感电流续流释放能量时，其电位是-Vdiode电压），且电流采样电阻是外置Rcs电阻。由于上述架构的独特性，要求图1所示中的OCP比较器的反相输入端所接的OCP参考电压vref的参考信号是电压VCC而非GND。

对于一个正常、稳定工作的系统来说，电感电流的波形如图2中所示的t1时间段对应的波形。但是对于一个受噪声干扰的系统来说，VCC电压信号出现波动或者尖刺时，图1中所述的OCP参考电压信号vref也会由于VCC的上升尖刺而通过图1中所述的电容C1的耦合而突然变高。Vref波形如图2所示，对于t1和t2时间段时，其电平是稳定不变的，而对应t3时间段来说，其值突然上升，由于OCP比较器的参考电压突变上升而导致OCP比较器在正常的电感电流关断点时无法产生关断信号，电感电流会继续上升使得电感进入饱和状态，此时电感电流不受控制而迅速上升。当电感电流上升到大于图1所示功率管M2的饱和电流之后，M2为了能够提供足够大的电流，其VDS电压如图2所示也会迅速上升，在此过程中当功率管所承受的U*I达到一定的值后，功率管会被烧毁。

对于上述问题来说，可行的解决办法为，在VCC供电电容两端并联嵌位二极管，减小或者去除VCC电压的尖刺，从而避免电感电流饱和现象，但是这需要增加额外的系统成本，实用性较低。

因而现有技术还有待改进和提高。

发明内容

鉴于上述现有技术的不足之处，本发明的目的在于提供一种开关电源及其控制芯片，在VCC电压信号受到系统干扰或者尖刺很大时，仍然可以避免开关电源的电感电流进入饱和状态，消除了控制芯片烧毁给开关电源带来的风险。

为了达到上述目的，本发明采取了以下技术方案：

一种开关电源的控制芯片，包括逻辑电路、OCP比较电路、驱动电路、功率开关管电路以及PWM信号脉冲宽度采样及比较电路；

其中，所述逻辑电路的输出端连接所述驱动电路的输入端和所述PWM信号脉冲宽度采样及比较电路的输入端，所述驱动电路的输出端连接所述功率开关管电路的输入端，所述OCP比较电路的输出端连接所述逻辑电路的输入端，所述PWM信号脉冲宽度采样及比较电路的输出端连接所述OCP比较电路的输入端。

所述的开关电源的控制芯片中，所述控制芯片至少包括信号输入引脚、供电引脚和接地引脚。

所述的开关电源的控制芯片中，所述PWM信号脉冲宽度采样及比较电路包括：

用于对第N周期的PWM信号的脉宽进行采样并输出脉宽采样信号至脉冲宽度比较器、以及对第N周期的PWM信号的脉冲宽度延时预设时间后再进行采样并输出脉宽延时采样信号至采样锁存器的脉冲宽度采样模块；

用于将第N周期的PWM信号的脉宽延时采样信号进行锁存，并在第N+1周期的PWM信号到来时将第N周期的PWM信号的脉宽延时采样信号输出到所述脉冲宽度比较器的采样锁存器；

用于将第N周期的PWM信号的脉宽延时采样信号与第N+1周期的PWM信号的脉宽采样信号进行比较并输出比较信号的脉冲宽度比较器；

其中，所述脉冲宽度采样模块的输入端为所述PWM信号脉冲宽度采样及比较电路的输入端、连接所述逻辑电路的输出端，所述脉冲宽度采样模块的输出端连接所述采样锁存器的输入端和脉冲宽度比较器的同相输入端，所述采样锁存器的输出端连接所述脉冲宽度比较器的反相输入端，所述脉冲宽度比较器的输出端为PWM信号脉冲宽度采样及比较电路的输出端、连接所述OCP比较电路的输入端。

所述的开关电源的控制芯片中，所述脉冲宽度采样模块包括：

用于对第N周期的PWM信号的脉宽进行采样并输出脉宽采样信号至脉冲宽度比较器的PWM采样单元；

用于对第N周期的PWM信号的脉冲宽度延时预设时间后再进行采样并输出脉宽延时采样信号至采样锁存器的PWM延时采样单元；

其中，所述PWM采样单元的输入端和PWM延时采样单元的输入端均连接所述逻辑电路的输出端，所述PWM采样单元的输出端连接所述脉冲宽度比较器的同相输入端，所述PWM延时采样单元的输出端连接所述采样锁存器的输入端。

所述的开关电源的控制芯片中，所述OCP比较电路包括第一电容、第一比较器、第一与门、第二与门和第一或门，所述第一电容的一端连接VCC电源，所述第一电容的另一端连接第一比较器的反相输入端，所述第一比较器的输出端连接第一与门的第一输入端，所述第一与门的第二输入端输入LEB屏蔽信号，所述第一与门的输出端连接第一或门的第一输入端，所述第一或门的第二输入端连接第二与门的输出端，所述第一或门的输出端为OCP比较电路的输出端、连接所述逻辑电路的输入端，所述第二与门的第一输入端输入LEB屏蔽信号，所述第二与门的第二输入端连接所述脉冲宽度比较器的输出端，所述第一比较器的同相输入端连接所述功率开关管电路。

所述的开关电源的控制芯片中，所述逻辑电路包括第一或非门和RS寄存器，所述第一或非门的第一输入端输入OSC时钟信号，所述第一或非门的第二输入端接地，所述第一或非门的输出端连接RS寄存器的S端，所述RS寄存器的R端为逻辑电路的输入端、连接所述第一或门的输出端，所述RS寄存器的Q端为所述逻辑电路的输出端、连接所述驱动电路的输入端。

所述的开关电源的控制芯片中，所述功率开关管电路包括MOS管，所述MOS管的栅极连接驱动电路的输出端，所述MOS管的漏极连接控制芯片的信号输入引脚，所述MOS管的源极连接控制芯片的接地引脚和第一比较器的同相输入端。

一种开关电源，包括如上所述的开关电源的控制芯片，还包括输入电容、采样电阻、芯片供电电容、储能电感、续流二极管、输出反馈二极管、输出电容及负载电阻；

所述输入电容的一端和控制芯片的信号输入引脚接入供电电压，所述输入电容的另一端接地，所述控制芯片的接地引脚连接采样电阻的一端，所述采样电阻的另一端连接所述芯片供电电容的一端、续流二极管的负极和储能电感的一端，所述控制芯片的供电引脚连接所述芯片供电电容的另一端和所述输出反馈二极管的负极，所述续流二极管的正极接地，所述储能电感的另一端连接输出反馈二极管的正极、输出电容的一端、负载电阻的一端和输出电压的正极，所述输出电容的另一端和负载电阻的另一端连接输出电压的负极和接地端。

相较于现有技术，本发明提供的开关电源及其控制芯片中，所述控制芯片包括包括逻辑电路、OCP比较电路、驱动电路、功率开关管电路以及PWM信号脉冲宽度采样及比较电路；所述逻辑电路的输出端连接所述驱动电路的输入端和所述PWM信号脉冲宽度采样及比较电路的输入端，所述驱动电路的输出端连接所述功率开关管电路的输入端，所述OCP比较电路的输出端连接所述逻辑电路的输入端，所述PWM信号脉冲宽度采样及比较电路的输出端连接所述OCP比较电路的输入端。本发明通过增加PWM信号脉冲宽度采样及比较电路，有效抑制了在系统受到噪声干扰、VCC电压波形出现尖刺时，电感电流能够被及时关断，避免了电感电流进入饱和现象。

附图说明

图1为现有技术中，所述开关电源的控制芯片的原理图。

图2为图1所示的开关电源的工作波形图。

图3为本发明提供的开关电源的控制芯片的原理图。

图4为本发明提供的开关电源的控制芯片中，所述脉冲宽度采样模块的结构框图。

图5为本发明提供的开关电源的工作波形图。

图6为本发明提供的PWM信号及其延时信号的对比波形图。

图7为本发明提供的开关电源的一较佳实施例的原理图。

具体实施方式

本发明提供一种开关电源及其控制芯片，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图3，本发明提供的开关电源的控制芯片，包括逻辑电路10、OCP比较电路20、驱动电路30、功率开关管电路40以及PWM信号脉冲宽度采样及比较电路50；其中，所述逻辑电路10的输出端连接所述驱动电路30的输入端和所述PWM信号脉冲宽度采样及比较电路50的输入端，所述驱动电路30的输出端连接所述功率开关管电路40的输入端，所述OCP比较电路20的输出端连接所述逻辑电路10的输入端，所述PWM信号脉冲宽度采样及比较电路50的输出端连接所述OCP比较电路20的输入端。

具体来说，逻辑电路10用于输出PWM信号并利用PWM信号控制驱动电路30导通所述功率开关管电路40；当功率开关管电路40导通时，输入线电压VIN为开关电源的储能电感充电，电感电流遵循IL=(VIN/L)*Ton变化，其中Ton是功率管导通时间，L为储能电感的电感值，直到电感电流采样电阻Rcs上的电压VRcs达到内部的参考电压vref时，所述OCP电路20中的比较器输出高电平信号，将PWM信号复位为低电平，功率开关管电路40关断，储能电感通过图7中所示的续流二极管D2进行续流。其工作电压及电流波形如图5所示，其中IL1表示电感电流波形。当系统稳定工作，不受噪声干扰时，电感电流的峰值为Ipeak1，当电感电流到达峰值时，所述OCP电路20中的比较器产生关断信号，关断所述功率开关管电路40，使电感电流不会上升，但是当系统受到噪声干扰，尤其是VCC电压受到干扰时，所述OCP电路20的参考电压信号verf也会由于VCC的上升尖刺而突然变高，导致所述OCP电路20中的比较器无法产生关断信号，无法使所述功率开关管电路40关断，电感电流的峰值电流容易失去控制，导致电感电流进入饱和状态容易进入饱和状态，此时，所述PWM信号脉冲宽度采样及比较电路会产生一个比较信号来关断所述功率开关管电路40，使所述电感电流能够被及时关断，避免电感电流进入饱和现象。

进一步来说，本发明相较于现有技术，增加了一个PWM信号脉冲宽度采样及比较电路50，在系统正常工作，不受噪声干扰时，由所述OCP电路20的比较器产生关断信号使所述功率开关管电路50关断，在系统受到噪声干扰，尤其是VCC电压受到干扰时，所述PWM信号脉冲宽度采样及比较电路20比较第N周期的PWM信号和第N+1周期的PWM信号的脉冲宽度，并输出比较信号将所述功率开关管电路50关断，使所述所述电感电流能够被及时关断，避免电感电流进入饱和现象。

进一步来说，所述控制芯片至少包括信号输入引脚VIN、供电引脚VCC和接地引脚GND，所述信号输入引脚VIN用于输入线性电压，所述供电引脚VCC用于接入给控制芯片供电的电压，所述接地引脚GND用于接地。

请继续参阅图3和图4，所述PWM信号脉冲宽度采样及比较电路50包括脉冲宽度采样模块501、采样锁存器502和脉冲宽度比较器503，其中，所述脉冲宽度采样模块501的输入端为所述PWM信号脉冲宽度采样及比较电路50的输入端、连接所述逻辑电路30的输出端，所述脉冲宽度采样模块501的输出端连接所述采样锁存器502的输入端和脉冲宽度比较器503的同相输入端，所述采样锁存器502的输出端连接所述脉冲宽度比较器503的反相输入端，所述脉冲宽度比较器503的输出端为PWM信号脉冲宽度采样及比较电路50的输出端、连接所述OCP比较电路20的输入端。

具体来说，所述脉冲宽度采样模块501用于对第N周期的PWM信号的脉宽进行采样并输出脉宽采样信号SG1至脉冲宽度比较器503、以及对第N周期的PWM信号的脉冲宽度延时预设时间后再进行采样并输出脉宽延时采样信号SG2至采样锁存器502，其中N为不小于1的自然数；所述采样锁存器502用于将第N周期的PWM信号的脉宽延时采样信号SG2进行锁存，并在第N+1周期的PWM信号到来时将第N周期的PWM信号的脉宽延时采样信号SG2输出到所述脉冲宽度比较器503；所述脉冲宽度比较器503用于将第N周期的PWM信号的脉宽延时采样信号SG2与第N+1周期的PWM信号的脉宽采样信号SG1进行比较并输出比较信号。

进一步来说，如果比较发现PWM信号的第N+1周期的脉冲宽度比PWM信号的第N周的脉冲宽度大了预设时间T（也就是T(n+1)_SG1>=T(n)_SG2=T(n)_SG1+T，其中T(n+1)_SG1代表第N+1周期PWM信号的脉冲宽度，T(n)_SG1代表第N周期PWM信号的脉冲宽度，T(n)_SG2代表第N周期PWM信号的脉冲延时后的脉冲宽度，T代表PWM信号延时的预设时间），那么所述脉冲宽度比较器503的输出信号“Off_Time”为高电平信号，其中，所述PWM信号的延时时间T的取值不能太大，根据不同的集成电路工艺此时间可以做适当的调整，在本实施例中所述PWM信号的延时时间T的取值为300nS。

请继续参阅图3和图4，所述脉冲宽度采样模块501包括PWM采样单元5011和PWM延时采样单元5012，其中，所述PWM采样单元5011的输入端和PWM延时采样单元5012的输入端均连接所述逻辑电路10的输出端，所述PWM采样单元5011的输出端连接所述脉冲宽度比较器503的同相输入端，所述PWM延时采样单元5012的输出端连接所述采样锁存器502的输入端。

具体实施时，所述PWM采样单元5011用于对第N周期的PWM信号的脉宽进行采样并输出脉宽采样信号SG1至脉冲宽度比较器503；所述PWM延时采样单元5012用于对第N周期的PWM信号的脉冲宽度延时预设时间后再进行采样并输出脉宽延时采样信号SG2至采样锁存器502。

请继续参阅图3和图4，所述OCP比较电路20包括第一电容C1、第一比较器A2、第一与门201、第二与门202和第一或门203，所述第一电容C1的一端连接VCC电源，所述第一电容C1的另一端连接第一比较器A2的反相输入端，所述第一比较器A2的输出端连接第一与门201的第一输入端，所述第一与门201的第二输入端输入LEB屏蔽信号，所述第一与门201的输出端连接第一或门203的第一输入端，所述第一或门203的第二输入端连接第二与门202的输出端，所述第一或门203的输出端为OCP比较电路20的输出端、连接所述逻辑电路10的输入端，所述第二与门202的第一输入端输入LEB屏蔽信号，所述第二与门202的第二输入端连接所述脉冲宽度比较器503的输出端，所述第一比较器A2的同相输入端连接所述功率开关管电路40。

具体来说，当功率开关管电路40导通时，开关电源的输入线电压为其储能电感充电，电感的电流遵循IL=(VIN/L)*Ton变化，其中Ton是功率管导通时间，VIN为输入线电压，L为储能电感的电感值，直到电感电流采样电阻上的电压VRcs达到内部的参考电压vref时，所述OCP比较电路20中的第一比较器A2输出高电平信号，将PWM信号复位为低电平，功率开关管电路40关断，，当第N+1个周期的VCC信号受到干扰后，第一比较器A2的输出端无法输出高电平关断信号，此时脉冲宽度比较器503输出的高电平信号经过第二与门202再经过第一或门203，最后输入到所述逻辑电路10，将PWM信号复位为低电平，最终通过所述驱动电路30将所述功率开关管电路40关闭，进一步使得电感电流能够被及时关断，避免了电感电流进入饱和现象；当功率管40关断后，所述电感的电流从峰值开始下降，电感的电流开始通过续流二极管开始续流。

请一并参阅图3至图6，第N+1个周期的VCC信号受到干扰后，第一比较器A2的输出信号Vcomp并没有输出高电平关断信号，而是经过一定的延时t3之后由Off_time信号的高电平脉冲将PWM信号关断。电感电流在经过t3的延时后其峰值电流为IPeak2关断，此外，保证电感电流的峰值Ipeak2不能比峰值Ipeak1大太多，所以PWM信号的延时时间T，也就是t3不能太大，根据不同的集成电路工艺此时间可以做适当的调整，在本实施例中取值300nS。通过控制延时时间T在适当小的范围内，即使AC-DC系统的OCP失效后，仍然可以在电感电流的峰值在较小时发生关断，此时功率管的Vds电压也不会太高，进一步功率管所承受的瞬间功率管U*I(Vds*Ipeak2)也在其能承受的范围内，从而避免了AC-DC系统电感电路饱和而引起的功率管烧毁现象，大大提高了系统的可靠性。

进一步来说，请参阅图3，所述逻辑电路10包括第一或非门101和RS寄存器102，所述第一或非门101的第一输入端输入OSC时钟信号，所述第一或非门101的第二输入端接地，所述第一或非门101的输出端连接RS寄存器102的S端，所述RS寄存器102的R端为逻辑电路10的输入端、连接所述第一或门203的输出端，所述RS寄存器102的Q端为所述逻辑电路10的输出端、连接所述驱动电路30的输入端，所述驱动电路的具体电路为现有电路，在此不再对其进行详细描述。

进一步来说，请参阅图3，所述功率开关管电路40包括MOS管M1，所述MOS管M1的栅极连接驱动电路30的输出端，所述MOS管M1的漏极连接控制芯片的信号输入引脚VIN，所述MOS管M1的源极连接控制芯片的接地引脚GND和第一比较器A2的同相输入端。

基于上述开关电源的控制芯片，本发明还相应的提供一种开关电源，请参阅图7，所述开关电源包括如上所述的开关电源的控制芯片A1，还包括输入电容Cin、采样电阻Rcs、芯片供电电容Cvcc、储能电感L1、续流二极管D2、输出反馈二极管D1、输出电容Cout及负载电阻RL；

所述输入电容Cin的一端和控制芯片A1的信号输入引脚VIN接入供电电压，所述输入电容Cin的另一端接地，所述控制芯片A1的接地引脚GND连接采样电阻Rcs的一端，所述采样电阻Rcs的另一端连接所述芯片供电电容Cvcc的一端、续流二极管D2的负极和储能电感L1的一端，所述控制芯片A1的供电引脚连接所述芯片供电电容Cvcc的另一端和所述输出反馈二极管D1的负极，所述续流二极管D2的正极接地，所述储能电感L1的另一端连接输出反馈二极管D1的正极、输出电容Cout的一端、负载电阻RL的一端和输出电压的正极，所述输出电容Cout的另一端和负载电阻RL的另一端连接输出电压的负极和接地端；由于上文已对开关电源的控制芯片进行详细描述，在此不再赘述。

综上所述，本发明提供的开关电源及其控制芯片中，所述控制芯片包括包括逻辑电路、OCP比较电路、驱动电路、功率开关管电路以及PWM信号脉冲宽度采样及比较电路；所述逻辑电路的输出端连接所述驱动电路的输入端和所述PWM信号脉冲宽度采样及比较电路的输入端，所述驱动电路的输出端连接所述功率开关管电路的输入端，所述OCP比较电路的输出端连接所述逻辑电路的输入端，所述PWM信号脉冲宽度采样及比较电路的输出端连接所述OCP比较电路的输入端。本发明通过增加PWM信号脉冲宽度采样及比较电路，有效抑制了在系统受到噪声干扰、VCC电压波形出现尖刺时，电感电流能够被及时关断，避免了电感电流进入饱和现象。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种开关电源的控制芯片，其特征在于，包括逻辑电路、OCP比较电路、驱动电路、功率开关管电路以及PWM信号脉冲宽度采样及比较电路；

其中，所述逻辑电路的输出端连接所述驱动电路的输入端和所述PWM信号脉冲宽度采样及比较电路的输入端，所述驱动电路的输出端连接所述功率开关管电路的输入端，所述OCP比较电路的输出端连接所述逻辑电路的输入端，所述PWM信号脉冲宽度采样及比较电路的输出端连接所述OCP比较电路的输入端；

所述PWM信号脉冲宽度采样及比较电路包括：

用于对第N周期的PWM信号的脉宽进行采样并输出脉宽采样信号至脉冲宽度比较器、以及对第N周期的PWM信号的脉冲宽度延时预设时间后再进行采样并输出脉宽延时采样信号至采样锁存器的脉冲宽度采样模块；

用于将第N周期的PWM信号的脉宽延时采样信号进行锁存，并在第N+1周期的PWM信号到来时将第N周期的PWM信号的脉宽延时采样信号输出到所述脉冲宽度比较器的采样锁存器；

用于将第N周期的PWM信号的脉宽延时采样信号与第N+1周期的PWM信号的脉宽采样信号进行比较并输出比较信号的脉冲宽度比较器；

其中，所述脉冲宽度采样模块的输入端为所述PWM信号脉冲宽度采样及比较电路的输入端、连接所述逻辑电路的输出端，所述脉冲宽度采样模块的输出端连接所述采样锁存器的输入端和脉冲宽度比较器的同相输入端，所述采样锁存器的输出端连接所述脉冲宽度比较器的反相输入端，所述脉冲宽度比较器的输出端为PWM信号脉冲宽度采样及比较电路的输出端、连接所述OCP比较电路的输入端。

2.根据权利要求1所述的开关电源的控制芯片，其特征在于，所述控制芯片包括至少信号输入引脚、供电引脚和接地引脚。

3.根据权利要求2所述的开关电源的控制芯片，其特征在于，所述脉冲宽度采样模块包括：

用于对第N周期的PWM信号的脉宽进行采样并输出脉宽采样信号至脉冲宽度比较器的PWM采样单元；

用于对第N周期的PWM信号的脉冲宽度延时预设时间后再进行采样并输出脉宽延时采样信号至采样锁存器的PWM延时采样单元；

其中，所述PWM采样单元的输入端和PWM延时采样单元的输入端均连接所述逻辑电路的输出端，所述PWM采样单元的输出端连接所述脉冲宽度比较器的同相输入端，所述PWM延时采样单元的输出端连接所述采样锁存器的输入端。

4.根据权利要求3所述的开关电源的控制芯片，其特征在于，所述OCP比较电路包括第一电容、第一比较器、第一与门、第二与门和第一或门，所述第一电容的一端连接VCC电源，所述第一电容的另一端连接第一比较器的反相输入端，所述第一比较器的输出端连接第一与门的第一输入端，所述第一与门的第二输入端输入LEB屏蔽信号，所述第一与门的输出端连接第一或门的第一输入端，所述第一或门的第二输入端连接第二与门的输出端，所述第一或门的输出端为OCP比较电路的输出端、连接所述逻辑电路的输入端，所述第二与门的第一输入端输入LEB屏蔽信号，所述第二与门的第二输入端连接所述脉冲宽度比较器的输出端，所述第一比较器的同相输入端连接所述功率开关管电路。

5.根据权利要求4所述的开关电源的控制芯片，其特征在于，所述逻辑电路包括第一或非门和RS寄存器，所述第一或非门的第一输入端输入OSC时钟信号，所述第一或非门的第二输入端接地，所述第一或非门的输出端连接RS寄存器的S端，所述RS寄存器的R端为逻辑电路的输入端、连接所述第一或门的输出端，所述RS寄存器的Q端为所述逻辑电路的输出端、连接所述驱动电路的输入端。

6.根据权利要求5所述的开关电源的控制芯片，其特征在于，所述功率开关管电路包括MOS管，所述MOS管的栅极连接驱动电路的输出端，所述MOS管的漏极连接控制芯片的信号输入引脚，所述MOS管的源极连接控制芯片的接地引脚和第一比较器的同相输入端。

7.一种开关电源，其特征在于，包括如权利要求1-6任意一项所述的开关电源的控制芯片，还包括输入电容、采样电阻、芯片供电电容、储能电感、续流二极管、输出反馈二极管、输出电容及负载电阻；

所述输入电容的一端和控制芯片的信号输入引脚接入供电电压，所述输入电容的另一端接地，所述控制芯片的接地引脚连接采样电阻的一端，所述采样电阻的另一端连接所述芯片供电电容的一端、续流二极管的负极和储能电感的一端，所述控制芯片的供电引脚连接所述芯片供电电容的另一端和所述输出反馈二极管的负极，所述续流二极管的正极接地，所述储能电感的另一端连接输出反馈二极管的正极、输出电容的一端、负载电阻的一端和输出电压的正极，所述输出电容的另一端和负载电阻的另一端连接输出电压的负极和接地端。

Images