CN108796470B - 形成钨膜的方法 - Google Patents

形成钨膜的方法 Download PDF

Info

Publication number
CN108796470B
CN108796470B CN201810384157.7A CN201810384157A CN108796470B CN 108796470 B CN108796470 B CN 108796470B CN 201810384157 A CN201810384157 A CN 201810384157A CN 108796470 B CN108796470 B CN 108796470B
Authority
CN
China
Prior art keywords
gas
film
substrate
tungsten
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810384157.7A
Other languages
English (en)
Other versions
CN108796470A (zh
Inventor
前川浩治
鲛岛崇
青山真太郎
铃木幹夫
有马进
松本淳志
柴田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108796470A publication Critical patent/CN108796470A/zh
Application granted granted Critical
Publication of CN108796470B publication Critical patent/CN108796470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种形成钨膜的方法，该钨膜具有低的电阻。在一个方式中，提供一种形成钨膜的方法。该方法包括以下工序：在基板上形成包含金属的不连续膜；以及在上面形成了不连续膜的基板上形成钨膜。在形成不连续膜的工序中，例如将第一原料气体和氮化气体交替地同载气一起供给。在形成钨膜的工序中，例如将第二原料气体和还原气体交替地同载气一起供给。

Description

形成钨膜的方法
技术领域
本公开的实施方式涉及一种形成钨膜的方法。
背景技术
在半导体器件之类的电子器件的制造中，在基板上进行金属膜的形成。金属膜例如被用作布线层。作为这种金属膜，周知的是钨膜。
在下述的专利文献1～3中记载有形成钨膜的方法。在专利文献1和专利文献2所记载的方法中，针对由钨或氮化钛形成的基底膜应用等离子体处理。然后，在通过等离子体处理而改性后的基底膜的表面上形成钨膜。在专利文献3所记载的方法中，在由氮化钛形成的基底膜上形成初始的钨膜。然后，在初始的钨膜上形成主钨膜。
专利文献1：日本特开2013-182961号公报
专利文献2：日本特开2014-67866号公报
专利文献3：日本特开2016-186094号公报
发明内容
发明要解决的问题
如上述那样，钨膜例如被用作布线层。因而，要求钨膜的电阻低。
用于解决问题的方案
在一个方式中，提供一种形成钨膜的方法。该方法包括以下工序：在基板上形成包含金属的不连续膜；以及在上面形成了不连续膜的基板上形成钨膜。
不连续膜由形成于基板表面的多处的金属的核或岛(island)构成。换言之，不连续膜提供在基板上形成为点状的活性点。当在上面形成了这样的不连续膜的基板上形成钨膜(连续膜)时，该钨膜的晶粒的尺寸变大。因而，根据一个方式所涉及的方法，能够提供具有低的电阻的钨膜。
在一个实施方式中，不连续膜包含氮化钛。在一个实施方式中，在形成不连续膜的工序中，包括以下步骤：将含有金属的第一原料气体和氮化气体交替地同载气一起供给到基板。在一个实施方式中，第一原料气体可以是四氯化钛气体。在一个实施方式中，氮化气体可以是氨气。在一个实施方式中，载气可以是氮气。当将氮气用作载气时，在包括第一原料气体的供给和氮化气体的供给的各序列中基板上堆积的氮化钛的粒子的尺寸变小。因而，能够容易地形成上述的不连续膜。
在一个实施方式中，在形成钨膜的工序中，包括以下步骤：将含有钨的第二原料气体和还原气体交替地同载气一起供给到在上面形成了不连续膜的基板。在一个实施方式中，第二原料气体可以是六氟化钨气体。在一个实施方式中，形成钨膜时使用的还原气体可以是氢气。在一个实施方式中，形成钨膜时使用的载气可以是稀有气体。与将氮气用作载气的情况相比，在将稀有气体用作载气的情况下，钨膜中的钨的晶粒的尺寸变大。因而，当将稀有气体用作载气时，能够形成具有更低的电阻的钨膜。
发明的效果
如以上所说明的那样，能够形成具有低的电阻的钨膜。
附图说明
图1是示出一个实施方式所涉及的形成钨膜的方法的流程图。
图2是将能够应用图1所示的方法的例示的基板的一部分放大地示出的截面图。
图3的(a)是将执行图1所示的方法的工序ST1之后的例示的基板的一部分放大地示出的截面图，图3的(b)是将执行图1所示的方法的工序ST2之后的例示的基板的一部分放大地示出的截面图。
图4是示出图1所示的方法的工序ST1的一个实施方式的流程图。
图5是示出图1所示的方法的工序ST2的一个实施方式的流程图。
图6是示出能够在图1所示的方法的执行中使用的例示的处理系统的图。
图7是示出能够在图1所示的方法的执行中使用的例示的成膜装置的图。
图8是示出能够在图1所示的方法的执行中使用的其它例示的成膜装置的图。
图9是示出第一实验的结果的曲线图。
图10是示出第二实验的结果的曲线图。
附图标记说明
1：处理系统；10A、10B：成膜装置；12：腔室主体；12c：腔室；16b：气体喷出孔；24：载置台；24h：加热器；40：气体供给系统；50：压力调整阀；52：排气装置；100：基板；106：不连续膜；108：钨膜；MT：方法。
具体实施方式
下面，参照附图来详细地说明各种实施方式。此外，在各附图中，对相同或相当的部分标注相同的标记。
图1是示出一个实施方式所涉及的形成钨膜的方法的流程图。图1所示的方法MT是为了在基板上形成钨膜而执行的方法。通过方法MT形成的钨膜例如被用作布线层。
图2是将能够应用图1所示的方法的例示的基板的一部分放大地示出的截面图。图2所示的基板100具有基底层102和绝缘层104。绝缘层104设置在基底层102上。绝缘层104由氧化硅之类的绝缘材料形成。在绝缘层104形成有开口。开口能够为孔或槽。
下面，取针对基板100应用方法MT的情况为例来对该方法MT进行说明。此外，方法MT能够应用于需要在上面形成钨膜的任意的基板。在以下的说明中，除了参照图1以外，还参照图3的(a)和图3的(b)。图3的(a)是将执行图1所示的方法的工序ST1之后的例示的基板的一部分放大地示出的截面图，图3的(b)是将执行图1所示的方法的工序ST2之后的例示的基板的一部分放大地示出的截面图。
如图1所示，方法MT包括工序ST1和工序ST2。在工序ST1中，在基板100上形成金属的不连续膜106。在工序ST1中，通过对收纳在腔室内的基板100进行的成膜处理，来形成不连续膜106。不连续膜106由在基板100表面的多处形成的金属的核或岛构成。换言之，不连续膜106提供在基板100上形成为点状的活性点。不连续膜106例如由氮化钛之类的含钛物质或氮化钨之类的含钨物质形成。
图4是示出图1所示的方法的工序ST1的一个实施方式的流程图。在图4所示的工序ST1中，将第一原料气体和氮化气体交替地同载气一起供给到基板100。图4所示的工序ST1包括工序ST11和工序ST13。图4所示的工序ST1也可以还包括在工序ST11与工序ST13之间执行的工序ST12以及在工序ST13与工序ST11之间执行的工序ST14。在图4所示的工序ST1中，包括工序ST11～工序ST14的序列被执行规定次数(规定循环数)。
在基板100被收纳于腔室内的状态下执行图4所示的工序ST1。在工序ST11中，向基板100供给第一原料气体和载气。第一原料气体含有金属。第一原料气体中的金属例如能够为钛或钨。在不连续膜106包含钛来作为金属的情况下，第一原料气体例如能够为四氯化钛(TiCl4)气体。在不连续膜106包含钨来作为金属的情况下，第一原料气体例如能够为六氟化钨(WF6)气体或六氯化钨(WCl6)气体。载气为非活性气体。在一个实施方式中，载气为氮气(N2)。载气也可以为氩气之类的稀有气体。通过该工序ST11，第一原料气体中的含有金属的第一原料在基板100的表面上堆积。
下面，例示工序ST11中的处理条件的范围。
工序ST11中的第一原料气体的流量：20sccm～200sccm
工序ST11中的载气的流量：1000sccm～18000sccm
工序ST11中的基板的温度：300℃～550℃
工序ST11中的腔室的压力：250Pa～1250Pa
各循环中的工序ST11的处理时间：0.05秒～5秒
在接下来的工序ST12中，执行腔室的吹扫。即，将腔室内的气体从第一原料气体置换为吹扫气体。工序ST12中使用的吹扫气体为非活性气体。工序ST12中使用的吹扫气体能够为与工序ST11中使用的载气相同的气体。即，在工序ST11和工序ST12中，能够连续地向腔室供给相同的载气。此外，也可以在工序ST1的执行中、即从工序ST11至工序ST14向腔室供给相同的载气。
在接下来的工序ST13中，将氮化气体同载气一起供给到基板100。氮化气体例如能够为氨气(NH3)。在一个实施方式中，载气为氮气(N2)。载气也可以为氩气之类的稀有气体。通过该工序ST13，在基板100上存在的第一原料中的金属被氮化。
下面，例示工序ST13中的处理条件的范围。
工序ST13中的氮化气体的流量：1000sccm～9000sccm
工序ST13中的载气的流量：1000sccm～18000sccm
工序ST13中的基板的温度：300℃～550℃
工序ST13中的腔室的压力：100Pa～1250Pa
各循环中的工序ST13的处理时间：0.05秒～5秒
在接下来的工序ST14中，执行腔室的吹扫。即，将腔室内的气体从氮化气体置换为吹扫气体。工序ST14中使用的吹扫气体为非活性气体。工序ST14中使用的吹扫气体能够为与工序ST13中使用的载气相同的气体。
在接下来的工序ST15中，判定是否满足停止条件。在包括工序ST11～工序ST14的序列的执行次数达到了规定次数(规定循环数)的情况下，满足停止条件。规定次数例如能够为5次以上且20次以下。在不满足停止条件的情况下，再次执行工序ST11。在满足停止条件的情况下，工序ST1的执行结束。当工序ST1的执行结束时，如图3的(a)所示那样在基板100上形成不连续膜106。以下，将在上面形成了不连续膜106的基板100称为基板100a。
在方法MT中，接下来执行工序ST2。在工序ST2中，在基板100a、即在上面形成了不连续膜106的基板100上形成钨膜108。在工序ST2中，在腔室内对基板100a执行成膜处理。由此，形成钨膜108。工序ST2中利用的腔室既可以与工序ST1中利用的腔室相同，也可以与工序ST1中利用的腔室不同。工序ST2中形成的钨膜108为由钨形成的连续膜。即，钨膜108形成为将基板100a的表面覆盖。
图5是示出图1所示的方法的工序ST2的一个实施方式的流程图。在图5所示的工序ST2中，将第二原料气体和还原气体交替地同载气一起供给到基板100a。图5所示的工序ST2包括工序ST21和工序ST23。图5所示的工序ST2也可以还包括在工序ST21与工序ST23之间执行的工序ST22以及在工序ST23与工序ST21之间执行的工序ST24。在图5所示的工序ST2中，包括工序ST21～工序ST24的序列被执行规定次数(规定循环数)。
在基板100a被收纳于腔室内的状态下执行图5所示的工序ST2。在工序ST21中，向基板100a供给第二原料气体和载气。第二原料气体含有钨。第二原料气体例如能够为六氟化钨(WF6)气体或六氯化钨(WCl6)气体。载气为非活性气体。在一个实施方式中，载气为稀有气体，例如氩气。载气也可以为氮气(N2气体)。通过该工序ST21，第二原料气体中的含有钨的第二原料在基板100a上堆积。
下面，例示工序ST21中的处理条件的范围。
工序ST21中的第二原料气体的流量：50sccm～450sccm
工序ST21中的载气的流量：1000sccm～9000sccm
工序ST21中的基板的温度：300℃～550℃
工序ST21中的腔室的压力：100Pa～1250Pa
各循环中的工序ST21的处理时间：0.05秒～5秒
在接下来的工序ST22中，执行腔室的吹扫。即，将腔室内的气体从第二原料气体置换为吹扫气体。工序ST22中使用的吹扫气体为非活性气体。工序ST22中使用的吹扫气体能够为与工序ST21中使用的载气相同的气体。即，在工序ST21和工序ST22中，能够连续地向腔室供给相同的载气。此外，也可以在工序ST2的执行中、即从工序ST21至工序ST24向腔室供给相同的载气。
在接下来的工序ST23中，将还原气体同载气一起供给到基板100a。还原气体例如能够为氢气(H2)。还原气体只要能够从第二原料中去除钨以外的元素(例如氟)即可，可以为任意的还原气体。在一个实施方式中，载气为稀有气体，例如氩气。载气也可以为氮气(N2)。通过该工序ST23，第二原料中的除钨以外的元素被去除，在基板100a上形成钨膜。
下面，例示工序ST23中的处理条件的范围。
工序ST23中的还原气体的流量：500sccm～9000sccm
工序ST23中的载气的流量：1000sccm～9000sccm
工序ST23中的基板的温度：300℃～550℃
工序ST23中的腔室的压力：100Pa～1250Pa
各循环中的工序ST23的处理时间：0.05秒～5秒
在接下来的工序ST24中，执行腔室的吹扫。即，将腔室内的气体从还原气体置换为吹扫气体。工序ST24中使用的吹扫气体为非活性气体。工序ST24中使用的吹扫气体能够为与工序ST23中使用的载气相同的气体。
在接下来的工序ST25中，判定是否满足停止条件。在包括工序ST21～工序ST24的序列的执行次数达到了规定次数(规定循环数)的情况下，满足停止条件。规定次数依赖于所要形成的钨膜108的膜厚，例如能够为30次以上且3000次以下。在不满足停止条件的情况下，再次执行工序ST21。在满足停止条件的情况下，工序ST2的执行结束。当工序ST2的执行结束时，在基板100a上形成钨膜108，得到图3的(b)所示的基板100b。
当在上面形成了上述的不连续膜106的基板100(基板100a)上形成钨膜108时，该钨膜108的晶粒的尺寸变大。因而，根据方法MT，能够提供具有低的电阻的钨膜108。
在方法MT的工序ST1的一个实施方式中，通过执行规定次数的包括工序ST11～工序ST14的序列，来形成不连续膜106。由此，易于进行点状的不连续膜106的形成、即对不连续膜106的膜厚的控制。
如上述那样，在工序ST1的一个实施方式中，能够将氮气用作载气。当在工序ST1中将氮气用作载气时，在包括工序ST11～工序ST14的序列的各个序列中基板100上堆积的氮化钛的粒子的尺寸变小。因而，能够容易地形成上述的不连续膜106。
如上述那样，在工序ST2的一个实施方式中，将稀有气体用作载气。当在工序ST2中将稀有气体、例如氩气用作载气时，钨膜108中的钨的晶粒的尺寸变大。因而，当将稀有气体用作载气时，能够形成具有更低的电阻的钨膜108。
下面，对能够在方法MT的执行中使用的处理系统进行说明。图6是示出能够在图1所示的方法的执行中使用的例示的处理系统的图。能够使用图6所示的处理系统来执行方法MT。图6所示的处理系统1具备台2a、2b、2c、2d、容器4a、4b、4c、4d、加载模块LM、定位器AN、加载互锁模块LL1、LL2、搬送模块TM以及处理模块PM1、PM2、PM3、PM4。此外，处理系统1的台的个数、容器的个数、加载互锁模块的个数能够为一个以上的任意个数。另外，处理系统1的处理模块的个数能够为两个以上的任意个数。
台2a、2b、2c、2d沿着加载模块LM的一个缘排列。容器4a、4b、4c、4d分别配置在台2a、2b、2c、2d上。容器4a、4b、4c、4d构成为在其内部收纳基板W。各个容器4a、4b、4c、4d能够为被称作FOUP(Front-Opening Unified Pod：前开式晶圆盒)的容器。
加载模块LM在内部提供腔室LC。腔室LC的压力被设定为大气压。加载模块LM具备搬送装置TU1。搬送装置TU1例如为多关节机器人。搬送装置TU1构成为在各个容器4a、4b、4c、4d与定位器AN之间、在定位器AN与各个加载互锁模块LL1、LL2之间、在各个容器4a、4b、4c、4d与各个加载互锁模块LL1、LL2之间经由腔室LC来搬送基板W。定位器AN与加载模块LM连接。定位器AN在其内部对基板W的位置进行校正。
加载互锁模块LL1、LL2设置在加载模块LM与搬送模块TM之间。各个加载互锁模块LL1、LL2提供预备减压室。在加载互锁模块LL1、LL2各自的预备减压室与腔室LC之间设置有闸阀。
搬送模块TM在其内部提供腔室TC。腔室TC构成为能够进行减压。在腔室TC与各个加载互锁模块LL1、LL2之间设置有闸阀。搬送模块TM具有搬送装置TU2。搬送装置TU2例如为多关节机器人。搬送装置TU2构成为在各个加载互锁模块LL1、LL2与各个处理模块PM1、PM2、PM3、PM4之间、在处理模块PM1、PM2、PM3、PM4中的任意两个处理模块之间经由腔室TC来搬送基板W。
各个处理模块PM1、PM2、PM3、PM4为执行专用的基板处理的装置。处理模块PM1、PM2、PM3、PM4各自的腔室经由闸阀而与腔室TC连接。处理模块PM1、PM2、PM3、PM4中的两个处理模块为能够分别在方法MT的工序ST1和工序ST2中使用的成膜装置。在执行方法MT时，使用该两个处理模块中的一方的处理模块来执行工序ST1。在执行工序ST1之后，从该一方的处理模块的腔室经由腔室TC向该两个处理模块中的另一方的处理模块搬送基板W。然后，使用该另一方的处理模块来执行工序ST2。即，根据处理系统1，能够仅在减压环境下执行方法MT的工序ST1至工序ST2。
处理系统1能够还具备控制部MC。控制部MC构成为在方法MT的执行中对处理系统1的各部进行控制。控制部MC能够为具备处理器(例如CPU)以及存储器之类的存储装置、控制信号的输入输出接口的计算机装置。在存储装置中存储有控制程序和制程数据。处理器通过按照控制程序和制程数据进行动作，来向处理系统1的各部发送控制信号。能够通过这样的控制部MC的动作来执行方法MT。
下面，对能够在方法MT的工序ST1的执行中使用的成膜装置进行说明。图7是示出能够在图1所示的方法的执行中使用的例示的成膜装置的图。能够使用图7所示的成膜装置10A来执行方法MT的工序ST1。
成膜装置10A具备腔室主体12。腔室主体12提供其内部空间来作为腔室12c。腔室主体12具有主部14和顶部16。主部14构成腔室主体12的侧壁。主部14具有大致圆筒形状，沿铅垂方向延伸。主部14例如由铝之类的金属形成。在该主部14的内壁面形成有耐腐蚀性的皮膜。
在主部14、即腔室主体12的侧壁形成有用于向腔室12c搬入基板100以及从腔室12c搬出基板100的开口14p。该开口14p能够通过闸阀18来进行开闭。主部14的下端部开口，该下端部与波纹管20的一端(上端)结合。波纹管20的另一端(下端)与盖体22结合。盖体22为大致板状的构件。波纹管20和盖体22将主部14的下端部的开口密封，以确保腔室12c的气密性。另外，主部14的上端部开口，该上端部与顶部16结合。顶部16将主部14的上端部的开口密封，以确保腔室12c的气密性。顶部16例如由铝之类的金属形成。在顶部16的内壁面形成有耐腐蚀性的皮膜。
在腔室12c内设置有载置台24。载置台24具有大致圆盘形状。在载置台24的上表面载置基板100。在载置台24的内部设置有加热器24h。加热器24h与加热器电源26电连接。加热器电源26被设置于腔室主体12的外侧。
载置台24与轴体28的一端(上端)结合。轴体28向载置台24的下方延伸。轴体28的另一端(下端)与盖体22结合。盖体22与设置于腔室主体12的外侧的驱动装置30结合。驱动装置30构成为经由盖体22和轴体28来使载置台24上下移动。驱动装置30例如能够具有电动机及与该电动机结合的驱动轴，以使载置台24上下移动。
在载置台24安装有环构件32。在环构件32的上侧部分界定出圆形的开口。环构件32被设置为用其上侧部分将载置在载置台24上的基板100包围。在主部14、即腔室主体12的侧壁安装有筒体34。筒体34具有大致圆筒形状，该筒体34被设置于腔室12c内且环构件32的外侧。筒体34以在该筒体34与环构件32之间存在微小的间隙的方式与该环构件32同轴地设置。
顶部16包含从腔室12c的上方界定该腔室12c的壁面16f。壁面16f在载置台24的上方延伸，且与载置台24的上表面相向。该成膜装置10A构成为能够通过上述的载置台24的上下移动来变更载置台24的上表面与壁面16f之间的空隙长度。
在顶部16内形成有气体扩散室16a。另外，在顶部16形成有多个气体喷出孔16b。多个气体喷出孔16b是用于将供给到气体扩散室16a中的气体向腔室12c喷出的孔，多个气体喷出孔16b从气体扩散室16a延伸到壁面16f。并且，在顶部16形成有气体管线16c。气体管线16c与气体扩散室16a连接。该气体管线16c与气体供给系统40连接。
气体供给系统40包含流量控制器41f、42f、45f、46f以及阀41v、42v、45v、46v。各个流量控制器41f、42f、45f、46f为质量流量控制器或压力控制式的流量控制器。
流量控制器41f的输入与气体源41s连接。气体源41s是上述的第一原料气体的来源。流量控制器41f的输出经由阀41v而与气体管线16c连接。流量控制器42f的输入与气体源42s连接。气体源42s是上述的氮化气体的来源。流量控制器42f的输出经由阀42v而与气体管线16c连接。
流量控制器45f的输入与气体源45s连接。气体源45s是能够被用作载气的氮气的来源。流量控制器45f的输出经由阀45v而与气体管线16c连接。流量控制器46f的输入与气体源46s连接。气体源46s是能够被用作载气的稀有气体(例如氩气)的来源。流量控制器46f的输出经由阀46v而与气体管线16c连接。此外，成膜装置10A也可以不利用来自气体源46s的稀有气体，从而也可以不具备阀46v和流量控制器46f。
气体供给系统40能够对来自从气体源41s、42s、45s、46s中选择的一个以上的气体源的气体的流量进行控制，并且向气体扩散室16a供给流量得到了控制的气体。被供给到气体扩散室16a中的气体从多个气体喷出孔16b朝向基板100喷出。
在主部14、即腔室主体12的侧壁界定出相对于该主部14的中心轴线沿周向延伸的槽14g。在主部14的一部分且界定槽14g的该一部分形成有排气口14e。排气口14e经由压力调整阀50而与排气装置52连接。排气装置52能够为涡轮分子泵或干燥泵之类的真空泵。
在腔室12c内设置有一个以上的隔开构件。在图7所示的例子中，在腔室12c内设置有三个隔开构件54、56、58。三个隔开构件54、56、58具有沿铅垂方向延伸的大致圆筒形状。三个隔开构件54、56、58以同轴的方式设置在相对于排气口14e而言靠腔室12c的中心侧的位置。隔开构件54的上端与顶部16结合。隔开构件54的下端以在该隔开构件54的下端与环构件32之间提供间隙的方式与环构件32相向。隔开构件56和隔开构件58被配置在槽14g内。隔开构件56被设置在隔开构件54的外侧，隔开构件58被设置在隔开构件56的外侧。在隔开构件56和隔开构件58分别形成有多个贯通孔。在隔开构件56和隔开构件58分别形成的多个贯通孔相对于主部14的中心轴线沿周向排列。
在成膜装置10A中，从多个气体喷出孔16b喷出的气体被供给到基板100，并经由隔开构件54与环构件32之间的间隙、隔开构件56的多个贯通孔以及隔开构件58的多个贯通孔从排气口14e排出。
下面，对能够在方法MT的工序ST2的执行中使用的其它成膜装置进行说明。图8是示出能够在图1所示的方法的执行中使用的其它例示的成膜装置的图。能够使用图8所示的成膜装置10B来执行方法MT的工序ST2。成膜装置10B与成膜装置10A的不同之处在于，成膜装置10B不利用来自气体源41s、42s的气体且具备阀43v、44v和流量控制器43f、44f来代替阀41v、42v和流量控制器41f、42f。
各个流量控制器43f、44f为质量流量控制器或压力控制式的流量控制器。流量控制器43f的输入与气体源43s连接。气体源43s是上述的第二原料气体的来源。流量控制器43f的输出经由阀43v而与气体管线16c连接。流量控制器44f的输入与气体源44s连接。气体源44s是上述的还原气体的来源。流量控制器44f的输出经由阀44v而与气体管线16c连接。此外，成膜装置10B也可以不利用来自气体源45s的氮气，从而也可以不具备阀45v和流量控制器45f。
此外，能够使用单个成膜装置来执行方法MT的工序ST1和工序ST2。例如，为了向腔室12c供给来自气体源43s、44s的气体，能够使用还具备阀43v、44v以及流量控制器43f、44f的成膜装置10A来执行方法MT的工序ST1和工序ST2。
下面，说明为了调查包括工序ST1中的工序ST11～工序ST14的序列的执行次数(循环数)与钨膜108的电阻率之间的关系而进行的第一实验。在第一实验中，使用处理系统1的成膜装置10A来对具有平坦的表面的多个基板执行图4所示的工序ST1，接着，使用处理系统1的成膜装置10B来执行图5所示的工序ST2，由此在该多个基板上形成了钨膜。在第一实验中，对多个基板中的各个基板执行的工序ST1中的序列的执行次数(循环数)互不相同。下面，示出第一实验中的工序ST11、工序ST13、工序ST21以及工序ST23的条件。此外，包括工序ST21～工序ST24的序列的执行次数(循环数)为500次。
<工序ST11的条件>
工序ST11中的TiCl4气体的流量：50sccm
工序ST11中的N2气体的流量：6000sccm
工序ST11中的基板的温度：460℃
工序ST11中的腔室的压力：400Pa
各循环中的工序ST11的处理时间：0.05秒
<工序ST13的条件>
工序ST13中的NH3气体的流量：2700sccm
工序ST13中的N2气体的流量：6000sccm
工序ST13中的基板的温度：460℃
工序ST13中的腔室的压力：400Pa
各循环中的工序ST13的处理时间：0.3秒
<工序ST21的条件>
工序ST21中的WF6气体的流量：180sccm
工序ST21中的氩气的流量：6000sccm
工序ST21中的基板的温度：450℃
工序ST21中的腔室的压力：500Pa
各循环中的工序ST21的处理时间：0.15秒
<工序ST23的条件>
工序ST23中的H2气体的流量：4500sccm
工序ST23中的氩气的流量：6000sccm
工序ST23中的基板的温度：450℃
工序ST23中的腔室的压力：500Pa
各循环中的工序ST23的处理时间：0.3秒
在第一实验中，对在多个基板上分别形成的钨膜的电阻率Rv进行了测定。图9是示出第一实验结果的曲线图。在图9的曲线图中，横轴表示工序ST1中的序列的执行次数(循环数)，左侧的纵轴表示钨膜的电阻率Rv，右侧的纵轴表示钨膜的膜厚。如图9所示，在工序ST1中的序列的执行次数(循环数)少的情况下，所形成的钨膜的电阻率Rv变得比较大。推测其原因在于，在基板上没有形成不连续膜，所形成的钨膜的晶粒变小。另外，当工序ST1中的序列的执行次数(循环数)为30次以上时，所形成的钨膜的电阻率Rv变大。推测其原因在于，在工序ST1中不是形成不连续膜而是形成连续膜，其结果，所形成的钨膜的晶粒变小。另一方面，在工序ST1中的序列的执行次数(循环数)为5次以上且20次以下的情况下，所形成的钨膜的电阻率Rv变小。其原因在于，在工序ST1中形成不连续膜，其结果，所形成的钨膜的晶粒变大。因而，能够确认出通过在基板上形成不连续膜后形成钨膜，能够提供具有低的电阻的钨膜。
接着，说明为了调查工序ST1中的序列的执行次数(循环数)与所形成的TiN膜的膜厚之间的关系而进行的第二实验。在第二实验中，使用成膜装置10A来对具有平坦的表面的多个基板执行工序ST1。对多个基板执行的工序ST1中的序列的执行次数(循环数)互不相同。下面，示出第二实验中的工序ST11和工序ST13的条件。
<工序ST11的条件>
工序ST11中的TiCl4气体的流量：50sccm
工序ST11中的N2气体的流量：6000sccm
工序ST11中的基板的温度：460℃
工序ST11中的腔室的压力：500Pa
各循环中的工序ST11的处理时间：0.05秒
<工序ST13的条件>
工序ST13中的NH3气体的流量：2700sccm
工序ST13中的N2气体的流量：6000sccm
工序ST13中的基板的温度：460℃
工序ST13中的腔室的压力：500Pa
各循环中的工序ST13的处理时间：0.3秒
在第二实验中，对在多个基板上分别形成的TiN膜的膜厚进行了测定。图10是示出第二实验结果的曲线图。在图10的曲线图中，横轴表示工序ST1中的序列的执行次数(循环数)，纵轴表示所形成的TiN膜的膜厚。根据图10所示的曲线图，在工序ST1的循环数为27次以下时，推测TiN膜的膜厚大致变为零。即，在工序ST1的循环数为27次以下的情况下，不形成TiN的连续膜，而形成不连续膜。因而，确认出在如上述那样形成具有低的电阻的钨膜的情况下的工序ST1中的循环数即5次以上且20次以下的循环数时，形成不连续膜。

Claims (10)

1.一种形成钨膜的方法，包括以下工序：
在基板上形成包含金属的不连续膜；以及
在所述基板的未被所述不连续膜覆盖的表面和所述不连续膜上直接形成钨膜，
其中，所述不连续膜由形成于所述基板表面的多处的所述金属的核或岛构成。
2.根据权利要求1所述的方法，其特征在于，
所述不连续膜包含氮化钛。
3.根据权利要求1或2所述的方法，其特征在于，
在形成不连续膜的所述工序中，包括以下步骤：将含有所述金属的第一原料气体和氮化气体交替地同载气一起供给到所述基板。
4.根据权利要求3所述的方法，其特征在于，
所述第一原料气体为四氯化钛气体。
5.根据权利要求3所述的方法，其特征在于，
所述氮化气体为氨气。
6.根据权利要求3所述的方法，其特征在于，
所述载气为氮气。
7.根据权利要求1或2所述的方法，其特征在于，
在形成钨膜的所述工序中，包括以下步骤：将含有钨的第二原料气体和还原气体交替地同载气一起供给到在上面形成了所述不连续膜的所述基板。
8.根据权利要求7所述的方法，其特征在于，
所述第二原料气体为六氟化钨气体。
9.根据权利要求7所述的方法，其特征在于，
在形成钨膜的所述工序中使用的所述还原气体为氢气。
10.根据权利要求7所述的方法，其特征在于，
在形成钨膜的所述工序中使用的所述载气为稀有气体。
CN201810384157.7A 2017-04-26 2018-04-26 形成钨膜的方法 Active CN108796470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-087176 2017-04-26
JP2017087176A JP6937604B2 (ja) 2017-04-26 2017-04-26 タングステン膜を形成する方法

Publications (2)

Publication Number Publication Date
CN108796470A CN108796470A (zh) 2018-11-13
CN108796470B true CN108796470B (zh) 2020-08-18

Family

ID=63915666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810384157.7A Active CN108796470B (zh) 2017-04-26 2018-04-26 形成钨膜的方法

Country Status (4)

Country Link
US (1) US10886170B2 (zh)
JP (1) JP6937604B2 (zh)
KR (1) KR102084691B1 (zh)
CN (1) CN108796470B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1788106A (zh) * 2003-05-13 2006-06-14 东京毅力科创株式会社 使用原料气体和反应性气体的处理装置
TW201501305A (zh) * 2013-02-07 2015-01-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
CN105088185A (zh) * 2014-05-12 2015-11-25 东京毅力科创株式会社 成膜方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289248A (ja) * 1996-04-19 1997-11-04 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
KR100304694B1 (ko) * 1997-09-29 2001-11-02 윤종용 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법
US6066366A (en) * 1998-07-22 2000-05-23 Applied Materials, Inc. Method for depositing uniform tungsten layers by CVD
US6548906B2 (en) * 2001-08-22 2003-04-15 Agere Systems Inc. Method for reducing a metal seam in an interconnect structure and a device manufactured thereby
JP3819335B2 (ja) * 2002-07-15 2006-09-06 東京エレクトロン株式会社 成膜方法
KR100578221B1 (ko) * 2004-05-06 2006-05-12 주식회사 하이닉스반도체 확산방지막을 구비하는 반도체소자의 제조 방법
US8291857B2 (en) * 2008-07-03 2012-10-23 Applied Materials, Inc. Apparatuses and methods for atomic layer deposition
JP5710529B2 (ja) * 2011-09-22 2015-04-30 株式会社東芝 半導体装置及びその製造方法
JP2013182961A (ja) 2012-02-29 2013-09-12 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2014067866A (ja) 2012-09-26 2014-04-17 Ps4 Luxco S A R L 半導体装置の製造方法
KR101971547B1 (ko) * 2013-01-03 2019-04-24 주식회사 원익아이피에스 반도체 소자의 금속층 형성 방법
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6416679B2 (ja) 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1788106A (zh) * 2003-05-13 2006-06-14 东京毅力科创株式会社 使用原料气体和反应性气体的处理装置
TW201501305A (zh) * 2013-02-07 2015-01-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
CN105088185A (zh) * 2014-05-12 2015-11-25 东京毅力科创株式会社 成膜方法

Also Published As

Publication number Publication date
JP2018184637A (ja) 2018-11-22
JP6937604B2 (ja) 2021-09-22
KR102084691B1 (ko) 2020-03-04
CN108796470A (zh) 2018-11-13
KR20180120097A (ko) 2018-11-05
US10886170B2 (en) 2021-01-05
US20180315649A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US9502237B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP6022638B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US12014928B2 (en) Multi-layer feature fill
US11972952B2 (en) Atomic layer deposition on 3D NAND structures
US10438847B2 (en) Manganese barrier and adhesion layers for cobalt
CN108352309B (zh) 基板处理方法和基板处理装置
KR102410555B1 (ko) 기판 처리 방법 및 성막 시스템
CN108796470B (zh) 形成钨膜的方法
KR102065841B1 (ko) 텅스텐막을 형성하는 방법
KR20180119113A (ko) 티타늄 실리사이드 영역을 형성하는 방법
US10494716B2 (en) Apparatus and method for spatial atomic layer deposition
US11551933B2 (en) Substrate processing method and substrate processing apparatus
TW202309974A (zh) 高深寬比3d nand架構中的鎢字元線填充
KR102307267B1 (ko) 성막 방법 및 성막 장치
US20220157600A1 (en) Film forming method, method for manufacturing semiconductor device, film forming device, and system for manufacturing semiconductor device
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
US10961623B2 (en) Film forming method
WO2023038905A1 (en) Process gas ramp during semiconductor processing
KR20230155949A (ko) 금속 충진 프로세스 동안 라인 벤딩 감소
CN118140298A (zh) 基板处理装置及利用该基板处理装置的基板处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant