CN108595125A - 一种纠正闪存写入错误处理方法 - Google Patents

一种纠正闪存写入错误处理方法 Download PDF

Info

Publication number
CN108595125A
CN108595125A CN201810394422.XA CN201810394422A CN108595125A CN 108595125 A CN108595125 A CN 108595125A CN 201810394422 A CN201810394422 A CN 201810394422A CN 108595125 A CN108595125 A CN 108595125A
Authority
CN
China
Prior art keywords
data
flash memory
buffer zone
memory
data buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810394422.XA
Other languages
English (en)
Inventor
许豪江
李庭育
黄中柱
谢享奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810394422.XA priority Critical patent/CN108595125A/zh
Priority to PCT/CN2018/105861 priority patent/WO2019205446A1/zh
Publication of CN108595125A publication Critical patent/CN108595125A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种纠正闪存写入错误处理方法，包括主机和存储器控制芯片，主机与存储器控制芯片相连，存储器控制芯片内设有闪存指令控制装置、第一内部保护数据缓冲区、第二内部保护数据缓冲区以及多个数据缓冲区，多个数据缓冲区连接外部多个闪存。本发明只需要很少的缓冲区，即可解决写入/编程错误，并且能维持高效率输出。

Description

一种纠正闪存写入错误处理方法
技术领域
本发明涉及闪存技术领域，具体为一种纠正闪存写入错误处理方法。
背景技术
闪存为非消失性的存储器装置，能保存数据。不会再失去电力后遗失数据，常见的有存储三个比特的三级单元(TLC)，两个比特的多级单元（MLC）闪存以及一个单级单元（SLC）闪存，当单元内储存的比特数越多，容量也越大。不管何种闪存，都需要透过存储器控制芯片控置闪存芯片，存储器控制芯片发出闪存指令(例如读取指令、写入/编程指令和擦除指令)后，闪存芯片做出对应的行为读取或写入数据，当写入/编程指令，闪存回报处理状态，确认写入/编程的数据是否发生错误。错误时会从缓冲区重新写入/编程数据。
传统方式会保存数据直到闪存回报写入成功，此方式降低传输效率，必须要等待所有数据都正确写入后，放弃缓冲区内的所有数据，接收新的数据。再多通道时效能损耗更加严重，因为每次都要等所有通道都写完了才能接收新数据，另外一种方式是扩大缓冲区，产生更大的缓冲区能有效解决闪存写入问题，但是此方式会产生巨大的生产成本。
发明内容
本发明的目的在于提供一种纠正闪存写入错误处理方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种纠正闪存写入错误处理方法,包括主机和存储器控制芯片，所述主机与存储器控制芯片相连，所述存储器控制芯片内设有闪存指令控制装置、第一内部保护数据缓冲区、第二内部保护数据缓冲区以及多个数据缓冲区，多个数据缓冲区连接外部多个闪存。
优选的，多个数据缓冲区包括第一数据缓冲区、第二数据缓冲区、第N数据缓冲区，N为大于2的整数；多个闪存包括第一闪存、第二闪存、第M闪存，M为大于2的整数，所述数据缓冲区与闪存相对应。
优选的，包括以下步骤：
A、由主机得到数据传送到存储器控制芯片的缓冲区；
B、数据传入存储器控制芯片缓冲区的过程中利用异或运算于内部缓冲区产生对应的保护数据；
C、当数据依照各个通道依序写入后，当最后一笔写入，闪存回报无写入/编程错误，即可抛弃第一内部保护数据缓冲区内的保护数据，同时新的数据会从主机传输到通道缓冲区内，盖掉旧的缓冲区数据，并且透过异或运算于第二条内部保护数据缓冲区产生一笔新的保护数据；
D、发生错误时，依序透过存储器控制芯片内的闪存指令控制装置发出读取指令，读回正确的数据和保护数据做异或运算得到纠正过后的写入数据，再次透过存储器控制芯片内的闪存指令控制装置发出写入编成命令，写入闪存。
与现有技术相比，本发明的有益效果是：本发明结构原理简单，只需要很少的缓冲区，即可解决写入/编程错误，并且能维持高效率输出。
附图说明
图1为本发明原理框图；
图2为本发明流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种纠正闪存写入错误处理方法, 包括主机1和存储器控制芯片2，所述主机1与存储器控制芯片2相连，所述存储器控制芯片2内设有闪存指令控制装置3、第一内部保护数据缓冲区4、第二内部保护数据缓冲区5以及多个数据缓冲区，多个数据缓冲区连接外部多个闪存；多个数据缓冲区包括第一数据缓冲区6、第二数据缓冲区7、第N数据缓冲区，N为大于2的整数；多个闪存包括第一闪存8、第二闪存9、第M闪存，M为大于2的整数，所述数据缓冲区与闪存相对应。
本发明的处理方法包括如下步骤：
A、由主机得到数据传送到存储器控制芯片的缓冲区；
B、数据传入存储器控制芯片缓冲区的过程中利用异或运算于内部缓冲区产生对应的保护数据；
C、当数据依照各个通道依序写入后，当最后一笔写入，闪存回报无写入/编程错误，即可抛弃第一内部保护数据缓冲区内的保护数据，同时新的数据会从主机传输到通道缓冲区内，盖掉旧的缓冲区数据，并且透过异或运算于第二条内部保护数据缓冲区产生一笔新的保护数据；
D、发生错误时，依序透过存储器控制芯片内的闪存指令控制装置发出读取指令，读回正确的数据和保护数据做异或运算得到纠正过后的写入数据，再次透过存储器控制芯片内的闪存指令控制装置发出写入编成命令，写入闪存。
综上所述，本发明结构原理简单，只需要很少的缓冲区，即可解决写入/编程错误，并且能维持高效率输出。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种纠正闪存写入错误处理方法, 包括主机（1）和存储器控制芯片（2），其特征在于：所述主机（1）与存储器控制芯片（2）相连，所述存储器控制芯片（2）内设有闪存指令控制装置（3）、第一内部保护数据缓冲区（4）、第二内部保护数据缓冲区（5）以及多个数据缓冲区，多个数据缓冲区连接外部多个闪存。
2.根据权利要求1所述的一种纠正闪存写入错误处理方法，其特征在于：多个数据缓冲区包括第一数据缓冲区（6）、第二数据缓冲区（7）、第N数据缓冲区，N为大于2的整数；多个闪存包括第一闪存（8）、第二闪存（9）、第M闪存，M为大于2的整数，所述数据缓冲区与闪存相对应。
3.根据权利要求1所述的一种纠正闪存写入错误处理方法，其特征在于：包括以下步骤：
A、由主机得到数据传送到存储器控制芯片的缓冲区；
B、数据传入存储器控制芯片缓冲区的过程中利用异或运算于内部缓冲区产生对应的保护数据；
C、当数据依照各个通道依序写入后，当最后一笔写入，闪存回报无写入/编程错误，即可抛弃第一内部保护数据缓冲区内的保护数据，同时新的数据会从主机传输到通道缓冲区内，盖掉旧的缓冲区数据，并且透过异或运算于第二条内部保护数据缓冲区产生一笔新的保护数据；
D、发生错误时，依序透过存储器控制芯片内的闪存指令控制装置发出读取指令，读回正确的数据和保护数据做异或运算得到纠正过后的写入数据，再次透过存储器控制芯片内的闪存指令控制装置发出写入编成命令，写入闪存。
CN201810394422.XA 2018-04-27 2018-04-27 一种纠正闪存写入错误处理方法 Pending CN108595125A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810394422.XA CN108595125A (zh) 2018-04-27 2018-04-27 一种纠正闪存写入错误处理方法
PCT/CN2018/105861 WO2019205446A1 (zh) 2018-04-27 2018-09-14 一种纠正闪存写入错误处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810394422.XA CN108595125A (zh) 2018-04-27 2018-04-27 一种纠正闪存写入错误处理方法

Publications (1)

Publication Number Publication Date
CN108595125A true CN108595125A (zh) 2018-09-28

Family

ID=63610372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810394422.XA Pending CN108595125A (zh) 2018-04-27 2018-04-27 一种纠正闪存写入错误处理方法

Country Status (2)

Country Link
CN (1) CN108595125A (zh)
WO (1) WO2019205446A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097551A (zh) * 2006-08-23 2008-01-02 晶天电子（深圳）有限公司 带有闪存控制器的电子数据闪存卡
CN101324867A (zh) * 2007-06-16 2008-12-17 深圳市硅格半导体有限公司 基于半导体存储介质的数据管理装置及管理方法
CN103365739A (zh) * 2013-08-02 2013-10-23 深圳市瑞耐斯技术有限公司 一种nand闪存存储设备及其数据恢复方法
CN103455283A (zh) * 2013-08-19 2013-12-18 华中科技大学 一种混合存储系统
CN104731523A (zh) * 2013-12-24 2015-06-24 国际商业机器公司 非易失性分级存储系统中的协同管理的方法及其控制器
CN105573681A (zh) * 2015-12-31 2016-05-11 湖南国科微电子股份有限公司 一种ssd盘片内部raid组建方法及系统
CN105608394A (zh) * 2015-12-22 2016-05-25 华中科技大学 一种基于闪存的固态盘的数据安全删除方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216791B (zh) * 2013-05-30 2018-05-01 上海斐讯数据通信技术有限公司 一种校验Flash存储数据的方法
CN103488583B (zh) * 2013-09-09 2016-08-10 华中科技大学 一种高性能高可靠的固态盘实现方法
US9971647B2 (en) * 2014-07-31 2018-05-15 Winbond Electronics Corporation Apparatus and method for programming ECC-enabled NAND flash memory
US10133664B2 (en) * 2016-04-27 2018-11-20 Silicon Motion Inc. Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097551A (zh) * 2006-08-23 2008-01-02 晶天电子（深圳）有限公司 带有闪存控制器的电子数据闪存卡
CN101324867A (zh) * 2007-06-16 2008-12-17 深圳市硅格半导体有限公司 基于半导体存储介质的数据管理装置及管理方法
CN103365739A (zh) * 2013-08-02 2013-10-23 深圳市瑞耐斯技术有限公司 一种nand闪存存储设备及其数据恢复方法
CN103455283A (zh) * 2013-08-19 2013-12-18 华中科技大学 一种混合存储系统
CN104731523A (zh) * 2013-12-24 2015-06-24 国际商业机器公司 非易失性分级存储系统中的协同管理的方法及其控制器
CN105608394A (zh) * 2015-12-22 2016-05-25 华中科技大学 一种基于闪存的固态盘的数据安全删除方法
CN105573681A (zh) * 2015-12-31 2016-05-11 湖南国科微电子股份有限公司 一种ssd盘片内部raid组建方法及系统

Also Published As

Publication number Publication date
WO2019205446A1 (zh) 2019-10-31

Similar Documents

Publication Publication Date Title
US8429332B2 (en) Multi-channel hybrid density memory storage device and control method thereof
US10095436B2 (en) Cache memory device and data processing method of the device
US10126953B2 (en) Memory management method for buffer memory, and memory control circuit unit and memory storage device using the same
CN106598479A (zh) 闪速存储器的故障安全擦除的方法和装置
TW201525692A (zh) 多位元記憶胞非揮發性記憶體的寫入方法及系統
CN110058799A (zh) 存储器装置及操作存储器装置的方法
US20190286370A1 (en) Memory controller and memory system having the same
CN1396599A (zh) 在刷新操作过程中读取数据并能纠错的半导体存储器件
CN102346652A (zh) 快闪存储装置与快闪存储装置管理方法
TW200617963A (en) Method and apparatus for information setting in a non-volatile memory device
CN104991738A (zh) 一种固态盘及其读写操作方法
CN106575250A (zh) 使用nand页缓冲器来改善固态驱动器的传递缓冲器利用的方法与系统
CN103106155B (zh) 存储器储存装置、存储器控制器与其数据传输方法
TW202135059A (zh) 資料儲存裝置與資料處理方法
CN109388514A (zh) 存储器系统及其操作方法
JP2014532929A (ja) 埋め込みメモリ及び埋め込み式記憶システム
CN101369251B (zh) 快闪式内存及操作一快闪式内存的方法
US8806155B2 (en) Methods and apparatus for designating or using data status indicators
US11101822B1 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN108595125A (zh) 一种纠正闪存写入错误处理方法
US12032851B2 (en) Storage device and operating method of the storage device
CN106910529A (zh) 一种增加TLC Nand闪存使用周期的方法及其系统
TWI644215B (zh) 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器
CN110364196A (zh) 存储器系统及其操作方法
CN115470052A (zh) 存储芯片的坏块检测方法、检测装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928

RJ01 Rejection of invention patent application after publication