CN108446204B - 一种芯片及电子设备 - Google Patents

一种芯片及电子设备 Download PDF

Info

Publication number
CN108446204B
CN108446204B CN201810277216.0A CN201810277216A CN108446204B CN 108446204 B CN108446204 B CN 108446204B CN 201810277216 A CN201810277216 A CN 201810277216A CN 108446204 B CN108446204 B CN 108446204B
Authority
CN
China
Prior art keywords
signal
power supply
external power
chip
time sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810277216.0A
Other languages
English (en)
Other versions
CN108446204A (zh
Inventor
吉雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201810277216.0A priority Critical patent/CN108446204B/zh
Publication of CN108446204A publication Critical patent/CN108446204A/zh
Application granted granted Critical
Publication of CN108446204B publication Critical patent/CN108446204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种芯片及电子设备，包括：过温指示单元及时序单元，其中，过温指示单元用于根据主控制器的温度信号发出第一控制指令，时序单元用于根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。本方案中在一个芯片中集成了过温指示单元及时序单元，通过一个芯片即实现了过温指示及上电时序信号这两个信号的输出，无需针对每一个功能设置一个器件，避免了在电子设备中设置较多的器件，不便于电子设备逻辑的控制。

Description

一种芯片及电子设备
技术领域
本发明涉及芯片领域，尤其涉及一种芯片及电子设备。
背景技术
目前，在电子设备中，无论是过温信号还是时序信号，都需要单独的芯片进行控制，这就导致电子设备中需要较多的器件，不便于电子设备的逻辑控制。
发明内容
有鉴于此，本发明提供一种芯片及电子设备，以解决现有技术中电子设备中需要较多的器件，不便于电子设备的逻辑控制的问题，其具体方案如下：
一种芯片，包括：
过温指示单元，用于根据主控制器的温度信号发出第一控制指令；
时序单元，用于根据接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号，输出上电时序信号。
进一步的，还包括：
重置单元，用于当接收到系统异常指令时，发出第二控制指令，所述第二控制指令包括系统重置信号。
进一步的，所述过温指示单元包括：
第一反相器，
所述第一反相器包括：金属氧化物半导体场效应管，所述金属氧化物半导体场效应管用于将所述主控制器的温度信号的电压电平进行转换。
进一步的，所述时序单元包括：
第一与电路，所述第一与电路用于接收内存控制器电压信号，第一外部供电信号及第二外部供电信号，当接收到的所述内存控制器电压信号，第一外部供电信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号。
进一步的，所述第一与电路包括：
第一子与电路，用于接收内存控制器电压信号及第一外部供电信号，当确定所述内存控制器电压信号及第一外部供电信号均为高电平时，输出第一高电平信号；
第二子与电路，用于接收第一高电平信号及第二外部供电信号，当确定所述第一高电平信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号。
一种电子设备，包括：第一芯片，其中：
所述电子设备用于通过所述第一芯片根据主控制器的温度信号发出第一控制指令；
所述电子设备用于通过所述第一芯片根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。
进一步的，包括：
所述电子设备用于通过所述第一芯片在接收到系统异常指令时，发出第二控制指令，所述第二控制指令包括系统重置信号。
进一步的，还包括：第一引脚及第二引脚，其中：
所述第一引脚用于传输所述第一控制指令；
所述第二引脚用于传输所述上电时序信号。
进一步的，还包括：第三引脚，其中：
所述第三引脚用于传输第二控制指令。
进一步的，所述第一芯片包括：过温指示单元及时序单元，其中：
所述过温指示单元，用于根据主控制器的温度信号发出第一控制指令；
所述时序单元，用于根据接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号，输出上电时序信号。
从上述技术方案可以看出，本申请公开的芯片及电子设备，包括：过温指示单元及时序单元，其中，过温指示单元用于根据主控制器的温度信号发出第一控制指令，时序单元用于根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。本方案中在一个芯片中集成了过温指示单元及时序单元，通过一个芯片即实现了过温指示及上电时序信号这两个信号的输出，无需针对每一个功能设置一个器件，避免了在电子设备中设置较多的器件，不便于电子设备逻辑的控制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种芯片的结构示意图；
图2为本发明实施例公开的一种芯片的结构示意图；
图3为本发明实施例公开的一种芯片的结构示意图；
图4为本发明实施例公开的一种过温指示单元的结构示意图；
图5为现有技术中的过温指示单元的结构示意图；
图6为现有技术中的时序单元的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明公开了一种芯片，其结构示意图如图1所示，包括：
过温指示单元11及时序单元12，其中：
过温指示单元11用于根据主控制器的温度信号发出第一控制指令；
时序单元12用于根据接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号，输出上电时序信号。
过温指示单元根据主控制器的温度信号发出第一控制指令，即当过温指示单元检测到主控制器的温度过高，需要对主控制器进行降频处理时，此时，发出过温指示信号，即H_PROCHOT信号，反相输出，通过该H_PROCHOT信号的输出实现对风扇转速的增加，从而达到对主控制器温度的调节。
时序单元分别接收内存控制器电压信号，第一外部供电信号及第二外部供电信号，对接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号进行处理后输出上电时序信号。
其中，内存控制器电压信号，即VCCIO_PWRGD信号，第一外部供电信号，即1.00VAUX_PWRGD信号，第二外部供电信号，即1.2VSUS_PWRGD信号。具体的，当接收到上述三个信号后，将接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号直接相与，即进行与逻辑控制，之后，即直接输出上电时序信号，即直接输出ALL_SYS_PWRGD_PMIC信号。
本实施例中将过温指示单元及时序单元集成到同一个芯片上，即同一个芯片既可以实现过温指示信号的输出，也可以实现上电时序信号的输出，仅通过该同一个芯片的不同引脚输出即可，两个信号之间互不影响，将不同的功能集成到同一个芯片中，减少了电子设备中芯片的使用。
进一步的，本实施例公开的芯片，还可以如图2所示，包括：
过温指示单元21，时序单元22及重置单元23。
其中，重置单元23用于当接收到系统异常指令时，发出第二控制指令，第二控制指令包括系统重置信号。
具体的，对于不可拆卸电池的电子设备，当电子设备死机时，由于电子设备的电池无法拆卸，不能直接通过拆卸电池实现电子设备的断电，此时就需要重置单元23的信号输出。
重置单元23在接收到电子设备的处理器发出的系统异常指令时，直接通过重置单元23发出系统重置信号，以实现电子设备的重新启动，即8s重置功能。
本实施例中将过温指示单元、时序单元及重置单元集成到同一个芯片中，使一个芯片可以同时实现上述三种功能。
具体的，该芯片的结构图如图3所示，具有多个引脚，其中，第2引脚用于输入过温指示信号，第12引脚用于输出过温指示H_PROCHOT信号；第6引脚用于输入内存控制器电压VCCIO_PWRGD信号，第10引脚用于输入第一外部供电1.00VAUX_PWRGD信号，第4引脚用于输入第二外部供电1.2VSUS_PWRGD信号，第8引脚用于输出上电时序ALL_SYS_PWRGD_PMIC信号；第9引脚用于输出系统重置8S_RESET信号。
本实施例公开的芯片，包括：过温指示单元及时序单元，其中，过温指示单元用于根据主控制器的温度信号发出第一控制指令，时序单元用于根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。本方案中在一个芯片中集成了过温指示单元及时序单元，通过一个芯片即实现了过温指示及上电时序信号这两个信号的输出，无需针对每一个功能设置一个器件，避免了在电子设备中设置较多的器件，不便于电子设备逻辑的控制。
本实施例公开了一种芯片，其结构示意图如图1所示，包括：
过温指示单元11及时序单元12。
其中，过温指示单元的结构示意图如图4所示，包括：第一反相器41。
其中，第一反相器的输入端作为图3所示的芯片的第2引脚，第一反相器的输出端作为图3所示的芯片的第12引脚。
第一反相器41包括：金属氧化物半导体场效应管Q1，金属氧化物半导体场效应管用于将主控制器的温度信号的电压电平进行转换。
现有技术中的过温指示单元的结构示意图如图5所示，采用的是74AUP1G06芯片，包括：两个反相器，第二反相器51和第三反相器52，以及一个金属氧化物半导体场效应管Q2。本实施例中的过温指示单元相比于现有技术，通过一个第一反相器替换了一个74AUP1G06芯片，该74AUP1G06芯片中包括两个反相器，即本实施例中公开的过温指示单元相比于现有技术，节省了一个芯片及逻辑器件。
时序单元12包括：第一与电路，其中：第一与电路用于接收内存控制器电压信号、第一外部供电信号及第二外部供电信号，当接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号均为高电平信号时，按照预设的上电时序输出上电时序信号。
现有技术中的时序单元的结构示意图如图6所示，包括一个74AUP1G08芯片及一个74AUP1G06芯片，在将内存控制器电压信号及第一外部供电信号通过74AUP1G08芯片相与后的输出值，再与第二外部供电信号通过74AUP1G06芯片相与，之后得到的输出结果为上电时序信号。
本实施例公开的时序单元与图6中所示的时序单元相比，通过一个与电路替换两个逻辑芯片，节省了芯片的使用。
具体的，第一与电路具有三个输入端以及一个输出端，其中，第一输入端作为图3所示的芯片的第6引脚，第二输入端作为图3所示的芯片的第10引脚，第三输入端作为图3所示的芯片的第4引脚，第一输出端作为图3所示的芯片的第8引脚。
本实施例公开的时序单元内部包括两个子与电路，通过两个子与电路实现三个逻辑信号的相与，从而输出上电时序信号。
其中，第一与电路包括：第一子与电路及第二子与电路。
第一子与电路，用于接收内存控制器电压信号及第一外部供电信号，当确定内存控制器电压信号及第一外部供电信号均为高电平时，输出第一高电平信号；
第二子与电路，用于接收第一高电平信号及第二外部供电信号，当确定第一高电平信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号。
其中，第一与电路中接收内存控制器电压信号的输入端作为图3所示的芯片的第6引脚，第一与电路中接收第一外部供电信号的输入端作为图3所示的芯片的第10引脚，第二与电路中接收第二外部供电信号的输入端作为图3所示的芯片的第4引脚，第二与电路的输出端作为图3所示的芯片的第8引脚。
本实施例公开的芯片，包括：过温指示单元及时序单元，其中，过温指示单元用于根据主控制器的温度信号发出第一控制指令，时序单元用于根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。本方案中在一个芯片中集成了过温指示单元及时序单元，通过一个芯片即实现了过温指示及上电时序信号这两个信号的输出，无需针对每一个功能设置一个器件，避免了在电子设备中设置较多的器件，不便于电子设备逻辑的控制。
本实施例公开了一种电子设备，电子设备包括：第一芯片。
电子设备通过第一芯片根据主控制器的温度信号发出第一控制指令；
电子设备通过第一芯片根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。
电子设备还用于通过第一芯片在接收到系统异常指令时，发出第二控制指令，第二控制指令包括系统重置信号。
电子设备还包括：第一引脚、第二引脚及第三引脚。
其中，第一引脚用于传输第一控制指令，第二引脚用于传输上电时序信号，第三引脚用于传输第二控制指令。
其中，第一芯片包括：过温指示单元及时序单元。
过温指示单元用于根据主控制器的温度信号发出第一控制指令；
时序单元用于根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。
过温指示单元根据主控制器的温度信号发出第一控制指令，即当过温指示单元检测到主控制器的温度过高，需要对主控制器进行降频处理时，此时，发出过温指示信号，即H_PROCHOT信号，反相输出，通过该H_PROCHOT信号的输出实现对风扇转速的增加，从而达到对主控制器温度的调节。
时序单元分别接收内存控制器电压信号，第一外部供电信号及第二外部供电信号，对接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号进行处理后输出上电时序信号。
其中，内存控制器电压信号，即VCCIO_PWRGD信号，第一外部供电信号，即1.00VAUX_PWRGD信号，第二外部供电信号，即1.2VSUS_PWRGD信号。具体的，当接收到上述三个信号后，将接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号直接相与，即进行与逻辑控制，之后，即直接输出上电时序信号，即直接输出ALL_SYS_PWRGD_PMIC信号。
本实施例中将过温指示单元及时序单元集成到同一个芯片上，即同一个芯片既可以实现过温指示信号的输出，也可以实现上电时序信号的输出，仅通过该同一个芯片的不同引脚输出即可，两个信号之间互不影响，将不同的功能集成到同一个芯片中，减少了电子设备中芯片的使用。
进一步的，本实施例公开的芯片，还可以如图2所示，包括：
过温指示单元21，时序单元22及重置单元23。
其中，重置单元23用于当接收到系统异常指令时，发出第二控制指令，第二控制指令包括系统重置信号。
具体的，对于不可拆卸电池的电子设备，当电子设备死机时，由于电子设备的电池无法拆卸，不能直接通过拆卸电池实现电子设备的断电，此时就需要重置单元23的信号输出。
重置单元23在接收到电子设备的处理器发出的系统异常指令时，直接通过重置单元23发出系统重置信号，以实现电子设备的重新启动，即8s重置功能。
本实施例中将过温指示单元、时序单元及重置单元集成到同一个芯片中，使一个芯片可以同时实现上述三种功能。
具体的，该芯片的结构图如图3所示，具有多个引脚，其中，第2引脚用于输入过温指示信号，第12引脚用于输出过温指示H_PROCHOT信号；第6引脚用于输入内存控制器电压VCCIO_PWRGD信号，第10引脚用于输入第一外部供电1.00VAUX_PWRGD信号，第4引脚用于输入第二外部供电1.2VSUS_PWRGD信号，第8引脚用于输出上电时序ALL_SYS_PWRGD_PMIC信号；第9引脚用于输出系统重置8S_RESET信号。
其中，过温指示单元的结构示意图如图4所示，包括：第一反相器41。
其中，第一反相器的输入端作为图3所示的芯片的第2引脚，第一反相器的输出端作为图3所示的芯片的第12引脚。
第一反相器41包括：金属氧化物半导体场效应管Q1，金属氧化物半导体场效应管用于将主控制器的温度信号的电压电平进行转换。
现有技术中的过温指示单元的结构示意图如图5所示，采用的是74AUP1G06芯片，包括：两个反相器，第二反相器51和第三反相器52，以及一个金属氧化物半导体场效应管Q2。本实施例中的过温指示单元相比于现有技术，通过一个第一反相器替换了一个74AUP1G06芯片，该74AUP1G06芯片中包括两个反相器，即本实施例中公开的过温指示单元相比于现有技术，节省了一个芯片及逻辑器件。
时序单元12包括：第一与电路，其中：第一与电路用于接收内存控制器电压信号、第一外部供电信号及第二外部供电信号，当接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号均为高电平信号时，按照预设的上电时序输出上电时序信号。
现有技术中的时序单元的结构示意图如图6所示，包括一个74AUP1G08芯片及一个74AUP1G06芯片，在将内存控制器电压信号及第一外部供电信号通过74AUP1G08芯片相与后的输出值，再与第二外部供电信号通过74AUP1G06芯片相与，之后得到的输出结果为上电时序信号。
本实施例公开的时序单元与图6中所示的时序单元相比，通过一个与电路替换两个逻辑芯片，节省了芯片的使用。
具体的，第一与电路具有三个输入端以及一个输出端，其中，第一输入端作为图3所示的芯片的第6引脚，第二输入端作为图3所示的芯片的第10引脚，第三输入端作为图3所示的芯片的第4引脚，第一输出端作为图3所示的芯片的第8引脚。
本实施例公开的时序单元内部包括两个子与电路，通过两个子与电路实现三个逻辑信号的相与，从而输出上电时序信号。
其中，第一与电路包括：第一子与电路及第二子与电路。
第一子与电路，用于接收内存控制器电压信号及第一外部供电信号，当确定内存控制器电压信号及第一外部供电信号均为高电平时，输出第一高电平信号；
第二子与电路，用于接收第一高电平信号及第二外部供电信号，当确定第一高电平信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号。
其中，第一与电路中接收内存控制器电压信号的输入端作为图3所示的芯片的第6引脚，第一与电路中接收第一外部供电信号的输入端作为图3所示的芯片的第10引脚，第二与电路中接收第二外部供电信号的输入端作为图3所示的芯片的第4引脚，第二与电路的输出端作为图3所示的芯片的第8引脚。
本实施例公开了一种电子设备，电子设备包括第一芯片，第一芯片包括：过温指示单元及时序单元，其中，过温指示单元用于根据主控制器的温度信号发出第一控制指令，时序单元用于根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号。本方案中在一个芯片中集成了过温指示单元及时序单元，通过一个芯片即实现了过温指示及上电时序信号这两个信号的输出，无需针对每一个功能设置一个器件，避免了在电子设备中设置较多的器件，不便于电子设备逻辑的控制。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种芯片，其特征在于，包括：
过温指示单元，用于根据主控制器的温度信号发出第一控制指令；
时序单元，所述时序单元包括两个子与电路，用于通过两个子与电路根据接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号，输出上电时序信号；其中，第一子与电路，用于接收内存控制器电压信号及第一外部供电信号，当确定所述内存控制器电压信号及第一外部供电信号均为高电平时，输出第一高电平信号；第二子与电路，用于接收第一高电平信号及第二外部供电信号，当确定所述第一高电平信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号；
其中，所述第一控制指令和所述上电时序信号基于所述芯片的不同引脚输出。
2.根据权利要求1所述的芯片，其特征在于，还包括：
重置单元，用于当接收到系统异常指令时，发出第二控制指令，所述第二控制指令包括系统重置信号。
3.根据权利要求1所述的芯片，其特征在于，所述过温指示单元包括：
第一反相器，
所述第一反相器包括：金属氧化物半导体场效应管，所述金属氧化物半导体场效应管用于将所述主控制器的温度信号的电压电平进行转换。
4.根据权利要求1所述的芯片，其特征在于，所述时序单元包括：
第一与电路，所述第一与电路用于接收内存控制器电压信号，第一外部供电信号及第二外部供电信号，当接收到的所述内存控制器电压信号，第一外部供电信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号。
5.一种电子设备，其特征在于，包括：第一芯片，其中：
所述电子设备用于通过所述第一芯片根据主控制器的温度信号发出第一控制指令；
所述电子设备用于通过所述第一芯片根据接收到的内存控制器电压信号、第一外部供电信号及第二外部供电信号，输出上电时序信号；
其中，所述第一控制指令和所述上电时序信号基于所述芯片的不同引脚输出；
所述第一芯片包括：过温指示单元及时序单元，所述时序单元包括两个子与电路，其中：
所述过温指示单元，用于根据主控制器的温度信号发出第一控制指令；
所述时序单元，用于通过两个子与电路根据接收到的内存控制器电压信号，第一外部供电信号及第二外部供电信号，输出上电时序信号；其中，第一子与电路，用于接收内存控制器电压信号及第一外部供电信号，当确定所述内存控制器电压信号及第一外部供电信号均为高电平时，输出第一高电平信号；第二子与电路，用于接收第一高电平信号及第二外部供电信号，当确定所述第一高电平信号及第二外部供电信号均为高电平时，按照预设的上电时序输出上电时序信号。
6.根据权利要求5所述的电子设备，其特征在于，包括：
所述电子设备用于通过所述第一芯片在接收到系统异常指令时，发出第二控制指令，所述第二控制指令包括系统重置信号。
7.根据权利要求5所述的电子设备，其特征在于，还包括：第一引脚及第二引脚，其中：
所述第一引脚用于传输所述第一控制指令；
所述第二引脚用于传输所述上电时序信号。
8.根据权利要求6所述的电子设备，其特征在于，还包括：第三引脚，其中：
所述第三引脚用于传输第二控制指令。
CN201810277216.0A 2018-03-30 2018-03-30 一种芯片及电子设备 Active CN108446204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810277216.0A CN108446204B (zh) 2018-03-30 2018-03-30 一种芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810277216.0A CN108446204B (zh) 2018-03-30 2018-03-30 一种芯片及电子设备

Publications (2)

Publication Number Publication Date
CN108446204A CN108446204A (zh) 2018-08-24
CN108446204B true CN108446204B (zh) 2021-09-14

Family

ID=63198534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810277216.0A Active CN108446204B (zh) 2018-03-30 2018-03-30 一种芯片及电子设备

Country Status (1)

Country Link
CN (1) CN108446204B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201656777U (zh) * 2010-01-28 2010-11-24 鸿富锦精密工业（深圳）有限公司 电源管理电路及使用其的电子设备
CN102620843A (zh) * 2012-04-18 2012-08-01 上海中科高等研究院 芯片过温监测器
CN104362585A (zh) * 2014-10-31 2015-02-18 无锡中星微电子有限公司 一种过温保护电路
CN104391757A (zh) * 2014-12-19 2015-03-04 天津七一二通信广播有限公司 一种防止持续损坏的保护电路及实现方法
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
CN206650644U (zh) * 2017-03-27 2017-11-17 北京华通芯电科技有限公司 电源管理电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455077B (zh) * 2012-05-31 2016-08-03 华为技术有限公司 一种自适应调整电压的方法、装置及系统
CN105446851B (zh) * 2014-09-27 2021-03-05 研祥智能科技股份有限公司 一种处理器监控方法和系统、用于监控处理器的mcu

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201656777U (zh) * 2010-01-28 2010-11-24 鸿富锦精密工业（深圳）有限公司 电源管理电路及使用其的电子设备
CN102620843A (zh) * 2012-04-18 2012-08-01 上海中科高等研究院 芯片过温监测器
CN104362585A (zh) * 2014-10-31 2015-02-18 无锡中星微电子有限公司 一种过温保护电路
CN104391757A (zh) * 2014-12-19 2015-03-04 天津七一二通信广播有限公司 一种防止持续损坏的保护电路及实现方法
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
CN206650644U (zh) * 2017-03-27 2017-11-17 北京华通芯电科技有限公司 电源管理电路

Also Published As

Publication number Publication date
CN108446204A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
US9755646B2 (en) Input/output buffer circuit for avoiding malfunctioning in processing signals
CN109062391B (zh) 一种上电时序控制电路及电子设备
US8860468B1 (en) Clock multiplexer
US20100325451A1 (en) Power-saving trigger-type control device for dynamically and instantly varying frequency and method thereof
CN112514258A (zh) 低功率时钟门电路
CN109062392B (zh) 一种自动切换服务器板卡供电的设备、方法及系统
US8761332B2 (en) Dynamic prescaling counters
WO2022135060A1 (zh) 终端设备及nfc时钟控制方法、nfc模块、介质
US8390332B2 (en) Noise reduction circuit and semiconductor device provided with noise reduction circuit
CN108446204B (zh) 一种芯片及电子设备
US10331592B2 (en) Communication apparatus with direct control and associated methods
CN114882934A (zh) 测试电路
CN101359298A (zh) 清除具有基本输入输出系统的内存的方法及其计算机系统
US20130162289A1 (en) Method and apparatus for configuring an integrated circuit
KR900005234B1 (ko) 반도체 집적회로장치
US8230251B2 (en) Time sequence control circuit
CN114116271A (zh) 一种看门狗电路及嵌入式工业设备
CN109521863B (zh) 芯片及芯片上电启动方法
CN110011656B (zh) 一种无毛刺时钟振荡器电路
CN112416677A (zh) 一种具有软关机功能的服务器和软关机方法
US10895599B2 (en) Semiconductor apparatus
CN214896522U (zh) 一种放电控制电路、板卡及计算机设备
CN219609632U (zh) 一种强制断电下保护中央处理器的cmos功能的电路
CN217563319U (zh) 主板电路及电路系统
CN114861572B (zh) 一种多功能性使能管脚的控制系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant