CN108259022A - 一种用于张弛振荡器的可有效防止比较器错判的滤波电路 - Google Patents
一种用于张弛振荡器的可有效防止比较器错判的滤波电路 Download PDFInfo
- Publication number
- CN108259022A CN108259022A CN201810086275.XA CN201810086275A CN108259022A CN 108259022 A CN108259022 A CN 108259022A CN 201810086275 A CN201810086275 A CN 201810086275A CN 108259022 A CN108259022 A CN 108259022A
- Authority
- CN
- China
- Prior art keywords
- input
- output
- phase inverter
- terminal
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims description 15
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims description 15
- 101150110971 CIN7 gene Proteins 0.000 claims description 13
- 101150110298 INV1 gene Proteins 0.000 claims description 13
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 13
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 11
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 11
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 11
- 101150070189 CIN3 gene Proteins 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 4
- 238000001914 filtration Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/38—One-way transmission networks, i.e. unilines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种用于张弛振荡器的可有效防止比较器错判的滤波电路，相对于常规的张弛结构振荡器中的比较器，本发明对比较器的工作过程做了滤波处理，可有效滤除由于突波影响而对比较器造成的错判，使得振荡器工作更加稳定可靠。
Description
技术领域
本发明用于集成电路设计领域，具体涉及一种用于张弛振荡器的可有效防止比较器错判的滤波电路。
背景技术
提到便携式电子产品中的时钟源，最先想到的便是晶振电路。的确，晶振电路以其良好的频率精确性和稳定性在消费类芯片中的发展和应用取得了巨大成功。然而，晶振电路仍然存在两个致命的弊端：首先，起振时间较长。虽然近年来国内外采用了多种技术手段来减小晶振的起振时间，但是，因其晶体固有特性制约，几百微秒甚至毫秒级别的起振时间仍是在许多应用条件下无法接受的；第二，晶体的使用必然带来成本的开销。一方面晶体的价格甚至比一些芯片价格还要贵，另一方面，还会带来PCB板的开销，在一些便携式产品的应用中越来越受制约。因此，时钟源的片上集成化已成为近年来消费类芯片设计研究的一个重要方向。
张弛振荡器以其成本低便于集成的特点而备受推崇，然而张弛振荡器输出频率的稳定性与精确性易受自身结构及外界环境影响而存在不足。图1是一个较为典型的张弛结构振荡器，其工作原理主要是偏置电流产生模块为电流源I提供偏置电流，在初始时刻电容C1被下拉到地，偏置电流流过C2给其充电至Vc2，当Vc2电压高于比较器的参考电压VREF时至比较器翻转，比较器翻转输出经RS触发器后再控制充放电电容开关导致电容C2被下拉到地，偏置电流流过C1给其充电，就这样此过程交替进行从而产生时钟输出。在这个结构中比较器翻转的正确与否直接影响到频率的准确性，然而，比较器在实际工作中极易受到来自电源纹波或者“地弹”的影响而产生错误的判断从而导致振荡器的输出频率产生偏差。例如，在图2中比较器的比较电压Vc1在电容放电的过程中由于受到“地弹”突波的影响而发生突变，就极易导致比较器发生错误的判断。
发明内容
本发明要解决的问题在于：针对常规的张弛振荡器电路中的比较器在工作过程中易受外界突波干扰而产生错误的判断从而导致振荡器的输出频率产生偏差的问题，提出了一种用于张弛振荡器的可有效防止比较器错判的滤波电路，本发明的主要特征在于：
所述的电路包括四个反相器、两个延时电路、两个二输入与非门、两个二输入与门以及一个D触发器；其中，四个反相器分别为INV1、INV2、INV3及INV4，两个延时电路分别为DL1、DL2；两个二输入与非门分别为NA1、NA2，两个二输入与门分别为AND1、AND2，一个D触发器为D0；二输入与门AND2的一个输入端接输入端口IN，二输入与门AND2的输出端接D触发器D0的时钟输入端CK，D触发器D0的复位端RN接复位引脚控制端R，D触发器D0的数据输出端Q接输出端口OUT，同时还接反相器INV4的输入端和反相器INV1的输入端，反相器INV4的输出端接D触发器D0的数据输入端D，反相器INV1的输出端接二输入与非门NA1的一端，同时还接到延时电路DL1的输入端，延时电路DL1的输出端接反相器INV2的输入端，反相器INV2的输出端接二输入与非门NA1的另一端，D触发器的数据输出端Q还接到延时电路DL2的输入端和二输入与非门NA2的一端，延时电路DL2的输出端接反相器INV3的输入端，反相器INV3的输出端接二输入与非门NA2的另一端，二输入与非门NA1的输出端接二输入与门AND1的一端，二输入与非门NA2的输出端接二输入与门AND1的另一端，二输入与门AND1的输出端接二输入与门AND2的另一个输入端。
本发明的主要特点在于：
1.结构简单：本发明仅在常规张弛结构振荡器中，巧妙的增加了一个滤波电路，该滤波电路仅由一些数字逻辑实现非常便于集成；
2.性能优良：该滤波电路的加入使得比较器输出在完成比较下降的过程中即使受到突波的干扰也不会对振荡频率产生影响；
应用广泛：本电路可广泛的应用于各种张弛结构的振荡器模块中，且较常规张弛振荡器无需过多的成本开销。
附图说明
图1 常规的张弛振荡器电路结构框图；
图2 突波对常规张弛振荡器中的比较器的影响示意图；
图3 本发明提出的一种用于张弛振荡器的可有效防止比较器错判的滤波电路结构图；
图4 本发明提出的一种用于张弛振荡器的可有效防止比较器错判的滤波电路中关键节点的工作示意图。
具体实施方式
以下结合附图对本发明做进一步详细描述。
本发明提出的一种用于张弛振荡器的可有效防止比较器错判的滤波电路，其结构如图3所示，其特征在于：包括四个反相器、两个延时电路、两个二输入与非门、两个二输入与门以及一个D触发器；其中，四个反相器分别为INV1、INV2、INV3及INV4，两个延时电路分别为DL1、DL2；两个二输入与非门分别为NA1、NA2，两个二输入与门分别为AND1、AND2，一个D触发器为D0；二输入与门AND2的一个输入端接输入端口IN，二输入与门AND2的输出端接D触发器D0的时钟输入端CK，D触发器D0的复位端RN接复位引脚控制端R，D触发器D0的数据输出端Q接输出端口OUT，同时还接反相器INV4的输入端和反相器INV1的输入端，反相器INV4的输出端接D触发器D0的数据输入端D，反相器INV1的输出端接二输入与非门NA1的一端，同时还接到延时电路DL1的输入端，延时电路DL1的输出端接反相器INV2的输入端，反相器INV2的输出端接二输入与非门NA1的另一端，D触发器的数据输出端Q还接到延时电路DL2的输入端和二输入与非门NA2的一端，延时电路DL2的输出端接反相器INV3的输入端，反相器INV3的输出端接二输入与非门NA2的另一端，二输入与非门NA1的输出端接二输入与门AND1的一端，二输入与非门NA2的输出端接二输入与门AND1的另一端，二输入与门AND1的输出端接二输入与门AND2的另一个输入端，为了便于分析理解，在图3的关键节点还做了标记，例如二输入与非门NA1的输出标记为Vb，二输入与非门NA2的输出标记为Vc等等。
一种用于张弛振荡器的可有效防止比较器错判的滤波电路其输入端IN直接接比较器的输出端，例如如图1中比较器COM1的输出端可直接接滤波电路的输入端IN，而无需经过INV1的整形。假设滤波电路的输入端IN的波形如图4所示，在滤波电路开始工作前先将D触发器D0进行复位，如图4的“R”波形所示，假设滤波电路在复位后D触发器D0的数据输出端Q，也就是OUT端的输出为低电平，那么，OUT在经过INV1这条通路和延时电路DL1与INV2组成的这条通路，再经过NA1后的输出端Vb一定为高电平；同样，OUT在经过延时电路DL2与INV3组成的这条通路以及OUT直接接NA2的这条通路，在完成与非后的输出端Vc也一定为高电平，所以AND1的输出端Va也为高电平，当比较器的输出端也就是滤波电路的输入端IN电压开始上升到与虚线的交界处时，IN的电压已经达到了数字电路可以识别出的高电平，由于AND2的输出端Vck是输入端IN与Va完成的与操作，因此，Vck会由最初的低电平跳变为高电平，此时，D触发器D0迎来了第一个上升沿且假设D触发器为上升沿触发，由于D触发器D0的数据输入端D的初始值与D0的数据输出端Q是相反的关系，所以，D触发器D0的数据输入端D的初始值为高电平，当D触发器D0的时钟端CK迎来了第一个上升沿后，D触发器D0会将数据输入端D的高电平传到数据输出端Q，数据输出端Q会由低电平跳变为高电平完成第一次触发。完成第一次触发后的OUT信号接到了NA2的一个输入端，同时，OUT信号再经过延时电路DL2和反相器INV3后接到NA2的另一个输入端，在完成与非的操作后，会在NA2的输出端Vc，形成一个脉宽为t的方波延时，值得注意的是，此时只有Vc所在的通路会产生一个一个脉宽为t的方波延时，而Vb所在的通路，OUT端由低到高的跳变在经过反相器INV1后变为由高到低的跳变，而这个由高到低的跳变在经过延时电路DL1和反相器INV2后，再经过与非门NA1的与非操作后将继续保持高电平，这也就是说，无论是NA1还是NA2，它们各自的两个输入端中，没有经过延时电路的那一端要接收到一个由低到高的跳变，才会在其各自的输出端产生一个脉宽为t的方波延时。此时，Vb与Vc经过与门AND1后产生Va，Va同样会产生一个与Vc同样脉宽的方波，只是相位稍微有些滞后。AND1的输出Va随即又与IN进行与操作，这样，D触发器D0迎来了它的第一个下降沿，比较器的输出也完成了第一次的比较，IN端的电压开始下降等待第二次上升沿的到来，如Vck所示。接下来，随着比较器输出也就是滤波电路的IN输入端第二次上升沿的到来，D触发器D0的时钟输入端Vck也会迎来第二个上升沿，只是此时D触发器D0的数据输出端Q已经不是复位时刻的低电平了，而是保持了第一次触发后的高电平，而D触发器D0的数据输入端D为低电平，也就是说D触发器D0的第二次触发数据输出端OUT是由高跳变为低，那么OUT信号在经过反相器INV1后变为由低跳变为高，前文已经说明，无论是NA1还是NA2，它们各自的两个输入端中，没有经过延时电路的那一端要接收到一个由低到高的跳变，才会在其各自的输出端产生一个脉宽为t的方波延时，也就是说，在D触发器完成第二次触发后，NA2的输出Vc将继续保持第一次触发后的高电平，而NA1的输出Vb会产生一个脉宽为t的方波延时，后续的工作过程与第一次触发过程是一致的，这里不再一一说明。无论是第一次触发还是第二次触发，产生的这个延时脉宽t将会有效防止比较器错判导致振荡器的输出频率出现偏差。从图4中可以看到，在IN信号第二个上升沿完成比较后，比较器输出放电过程中受到了突波干扰，如果没经过滤波电路而直接接反相器整形的话，那么其结果必然是错误的。经过滤波电路的处理后，IN信号要与Va完成与操作，而此时Va经过前一级的处理后已经“挤”出一个脉宽为t的方波，而且在t的时间内Va为低电平，这意味着无论比较器的输出在放电的过程中受到多么大的，多么频繁的突波干扰，只要延时脉宽t大于比较器输出的放电时间都不会影响到最后的结果。这就是该滤波电路在有效防止因比较器错判而导致张弛振荡器输出频率出现较大偏差所做出的突出贡献。
Claims (1)
1.一种用于张弛振荡器的可有效防止比较器错判的滤波电路，其特征在于：包括四个反相器、两个延时电路、两个二输入与非门、两个二输入与门以及一个D触发器；其中，四个反相器分别为INV1、INV2、INV3及INV4，两个延时电路分别为DL1、DL2；两个二输入与非门分别为NA1、NA2，两个二输入与门分别为AND1、AND2，一个D触发器为D0；二输入与门AND2的一个输入端接输入端口IN，二输入与门AND2的输出端接D触发器D0的时钟输入端CK，D触发器D0的复位端RN接复位引脚控制端R，D触发器D0的数据输出端Q接输出端口OUT，同时还接反相器INV4的输入端和反相器INV1的输入端，反相器INV4的输出端接D触发器D0的数据输入端D，反相器INV1的输出端接二输入与非门NA1的一端，同时还接到延时电路DL1的输入端，延时电路DL1的输出端接反相器INV2的输入端，反相器INV2的输出端接二输入与非门NA1的另一端，D触发器的数据输出端Q还接到延时电路DL2的输入端和二输入与非门NA2的一端，延时电路DL2的输出端接反相器INV3的输入端，反相器INV3的输出端接二输入与非门NA2的另一端，二输入与非门NA1的输出端接二输入与门AND1的一端，二输入与非门NA2的输出端接二输入与门AND1的另一端，二输入与门AND1的输出端接二输入与门AND2的另一个输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810086275.XA CN108259022B (zh) | 2018-01-30 | 2018-01-30 | 一种用于张弛振荡器的可有效防止比较器错判的滤波电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810086275.XA CN108259022B (zh) | 2018-01-30 | 2018-01-30 | 一种用于张弛振荡器的可有效防止比较器错判的滤波电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108259022A true CN108259022A (zh) | 2018-07-06 |
| CN108259022B CN108259022B (zh) | 2024-08-09 |
Family
ID=62743582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810086275.XA Active - Reinstated CN108259022B (zh) | 2018-01-30 | 2018-01-30 | 一种用于张弛振荡器的可有效防止比较器错判的滤波电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108259022B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
| US20050242892A1 (en) * | 2004-04-30 | 2005-11-03 | Richwave Technology Corp. | Method and apparatus for producing an oscillating signal |
| US6995672B1 (en) * | 1999-05-17 | 2006-02-07 | The Goodyear Tire & Rubber Co. | Relaxation oscillator for transponder |
| CN103401553A (zh) * | 2013-07-19 | 2013-11-20 | 电子科技大学 | 一种同步振荡器电路 |
| CN106059538A (zh) * | 2016-05-19 | 2016-10-26 | 深圳大学 | 一种自带工艺偏差校准功能的张弛振荡器 |
| US20170104475A1 (en) * | 2014-06-10 | 2017-04-13 | Agency For Science, Technology And Research | Oscillator |
| CN107332541A (zh) * | 2017-06-20 | 2017-11-07 | 西北工业大学 | 比较器失调抵消的rc张弛振荡器 |
-
2018
- 2018-01-30 CN CN201810086275.XA patent/CN108259022B/zh active Active - Reinstated
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5056118A (en) * | 1989-05-16 | 1991-10-08 | Rockwell International Corporation | Method and apparatus for clock and data recovery with high jitter tolerance |
| US6995672B1 (en) * | 1999-05-17 | 2006-02-07 | The Goodyear Tire & Rubber Co. | Relaxation oscillator for transponder |
| US20050242892A1 (en) * | 2004-04-30 | 2005-11-03 | Richwave Technology Corp. | Method and apparatus for producing an oscillating signal |
| CN103401553A (zh) * | 2013-07-19 | 2013-11-20 | 电子科技大学 | 一种同步振荡器电路 |
| US20170104475A1 (en) * | 2014-06-10 | 2017-04-13 | Agency For Science, Technology And Research | Oscillator |
| CN106059538A (zh) * | 2016-05-19 | 2016-10-26 | 深圳大学 | 一种自带工艺偏差校准功能的张弛振荡器 |
| CN107332541A (zh) * | 2017-06-20 | 2017-11-07 | 西北工业大学 | 比较器失调抵消的rc张弛振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108259022B (zh) | 2024-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105897249B (zh) | 一种基于管脚复用的数字修调系统 | |
| US4716322A (en) | Power-up control circuit including a comparator, Schmitt trigger, and latch | |
| US5336939A (en) | Stable internal clock generation for an integrated circuit | |
| US4855690A (en) | Integrated circuit random number generator using sampled output of variable frequency oscillator | |
| CN1030020C (zh) | 半导体集成电路中的内电压变换器 | |
| US10680587B2 (en) | RC oscillator watchdog circuit | |
| WO2023077694A1 (zh) | 一种rc振荡电路 | |
| US6388479B1 (en) | Oscillator based power-on-reset circuit | |
| CN108777574A (zh) | 一种电容触摸按键电路 | |
| CN114301439A (zh) | 一种用于电容触摸按键检测的振荡器电路及检测方法 | |
| Hiremath et al. | Design and Implementation of Synchronous 4-Bit Up Counter Using 180 nm CMOS Process Technology | |
| CN108259022A (zh) | 一种用于张弛振荡器的可有效防止比较器错判的滤波电路 | |
| CN101814907B (zh) | 信号延迟电路及使用信号延迟电路的振荡器 | |
| CN112583355A (zh) | 高精度张弛振荡器 | |
| KR100232219B1 (ko) | 저전압 감지 회로 | |
| CN207853863U (zh) | 一种维持固定脉冲的时钟同步电路 | |
| CN101776933A (zh) | 一种冷热启动的判定电路、装置及交换机 | |
| US7653354B2 (en) | Transmitter IC with SAW-based oscillator | |
| CN114509929A (zh) | 时间数字转换系统 | |
| WO2014012005A1 (en) | Adiabatic logic family | |
| JP3750288B2 (ja) | 半導体集積装置 | |
| CN106533428A (zh) | 基于多米诺的高速触发器 | |
| CN105007074B (zh) | 一种用于电荷泵鉴频鉴相器的延时匹配电路 | |
| KR100503682B1 (ko) | 원숏 신호 발생회로 | |
| CN211880375U (zh) | 单线传输电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20231117 |
|
| AD01 | Patent right deemed abandoned | ||
| RR01 | Reinstatement of patent right |
Former decision: Deemed abandonment of patent rights Former decision publication date: 20231117 |
|
| RR01 | Reinstatement of patent right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |