CN108226752B - 一种芯片的故障修复方法、装置和设备 - Google Patents

一种芯片的故障修复方法、装置和设备 Download PDF

Info

Publication number
CN108226752B
CN108226752B CN201711421199.5A CN201711421199A CN108226752B CN 108226752 B CN108226752 B CN 108226752B CN 201711421199 A CN201711421199 A CN 201711421199A CN 108226752 B CN108226752 B CN 108226752B
Authority
CN
China
Prior art keywords
reset
configuration
module
chip
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711421199.5A
Other languages
English (en)
Other versions
CN108226752A (zh
Inventor
李文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wuxin Technology Co ltd
Original Assignee
Beijing Wuxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wuxin Technology Co ltd filed Critical Beijing Wuxin Technology Co ltd
Priority to CN201711421199.5A priority Critical patent/CN108226752B/zh
Publication of CN108226752A publication Critical patent/CN108226752A/zh
Application granted granted Critical
Publication of CN108226752B publication Critical patent/CN108226752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Abstract

本发明公开了一种芯片的故障修复方法、装置和设备,所述方法包括:预先将芯片划分,实现将芯片中逻辑模块和配置模块分离开后,当检测到芯片出现故障时,由顶层复位模块产生配置和非配置复位信号并发送给各个层级的复位模块,使得任一层级的复位模块若确定出非配置复位信号为第一预设值,配置复位信号为第二预设值,则通过只对逻辑模块执行复位操作来实现芯片故障的快速修复处理。此外由于很多芯片故障是逻辑模块引起的,采用本发明提供的方法可优先通过执行所有逻辑模块的复位使得逻辑模块回到初始状态来修复芯片的故障,这样,无需复位配置模块即可实现对芯片的故障修复,大大节省了故障修复的时间。

Description

一种芯片的故障修复方法、装置和设备
技术领域
本发明涉及交换网络芯片设计技术领域,尤其涉及一种芯片的故障修复方法、装置和设备。
背景技术
当交换网络芯片出现故障后,通常是先通过强制拉低或拉高芯片的复位引脚,或者通过软件配置复位寄存器的方式对芯片进行复位。然后通过软件重新配置表项和寄存器来进行故障修复。然而由于网络芯片中的表项及寄存器的数量巨大,当交换芯片出现功能异常需要重新修复时,从上电复位到正常工作,需要大量时间进行相关的配置,导致传统的故障修复方法耗时较长,而网络的长时间瘫痪势必会带来不可预知的损失。
因此,如何在交换网络芯片出现故障时,对其进行快速恢复处理是亟待解决的技术问题之一。
发明内容
本发明实施例提供一种芯片的故障修复方法、装置和设备,用以解决现有的故障修复方法由于需要复位整个芯片而导致的故障修复时间较长的问题。
第一方面,本发明实施例提供一种芯片的故障修复方法,芯片包括顶层复位模块和若干个上一层级逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块,其中,所述顶层复位模块用于产生复位信号,所述下一层级复位模块用于根据所述复位信号,对该层级逻辑模块和/或配置模块进行复位,所述逻辑模块,用于实现芯片的逻辑功能;所述配置模块用于为逻辑模块提供配置信息,所述配置信息包括寄存器和/或表项的配置信息;以及
所述方法,包括:
在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块;所述复位信号至少包含配置复位信号和非配置复位信号;
任一层级的复位模块在接收到配置复位信号和非配置复位信号后,若所述非配置复位信号为第一预设值,且所述配置复位信号为第二预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。
较佳地,所述配置复位信号用于指示是否同时对配置模块和逻辑模块执行复位操作,所述非配置信号用于指示是否单独对逻辑模块执行复位操作;以及所述方法,还包括:
在对所述芯片的故障执行修复处理之后,若在预设时间内再次检测到芯片出现故障时,则由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块;
任一层级的复位模块在接收到所述配置复位信号后,若所述非配置复位信号为第三预设值,且所述配置复位信号为第四预设值,则同时对该层级逻辑模块和配置模块执行复位操作,以完成对所述芯片的故障修复处理。
优选地,对该层级逻辑模块执行复位操作,具体包括:
对所述配置复位信号和所述非配置复位信号执行或操作处理;并
根据或操作的结果对该层级逻辑模块执行复位操作。
优选地,检测到芯片出现故障,具体包括:
在检测到芯片内部触发中断或者检测到芯片无法实现预设功能时,确定检测到芯片出现故障。
较佳地,在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,具体包括:
在检测到芯片出现故障时,向所述顶层复位模块发送复位请求,所述复位请求中携带有复位策略,所述复位策略包括执行软复位操作或执行硬复位操作;
所述顶层复位模块根据所述复位策略产生复位信号。
第二方面,本发明实施例提供一种芯片的故障修复装置,芯片包括顶层复位模块和若干个上一层级逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块,其中,所述顶层复位模块用于产生复位信号,所述下一层级复位模块用于根据所述复位信号,对该层级逻辑模块和/或配置模块进行复位,所述逻辑模块,用于实现芯片的逻辑功能;所述配置模块用于为逻辑模块提供配置信息,所述配置信息包括寄存器和/或表项的配置信息;以及
所述装置,包括:
发送单元,用于在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块;所述复位信号至少包含配置复位信号和非配置复位信号;
处理单元,用于在接收到配置复位信号和非配置复位信号后,若所述非配置复位信号为第一预设值,且所述配置复位信号为第二预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。
较佳地,所述配置复位信号用于指示是否同时对配置模块和逻辑模块执行复位操作,所述非配置信号用于指示是否单独对逻辑模块执行复位操作;以及
所述发送单元,还用于在对所述芯片的故障执行修复处理之后,若在预设时间内再次检测到芯片出现故障时,则由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块;
所述处理单元,还用于在接收到所述配置复位信号后,若所述非配置复位信号为第三预设值,且所述配置复位信号为第四预设值,则同时对该层级逻辑模块和配置模块执行复位操作,以完成对所述芯片的故障修复处理。
较佳地,所述处理单元,具体用于对所述配置复位信号和所述非配置复位信号执行或操作处理;并根据或操作的结果对该层级逻辑模块执行复位操作。
优选地,所述发送单元,具体用于在检测到芯片内部触发中断或者检测到芯片无法实现预设功能时,确定检测到芯片出现故障。
较佳地,所述发送单元,具体用于在检测到芯片出现故障时,向所述顶层复位模块发送复位请求,所述复位请求中携带有复位策略,所述复位策略包括执行软复位操作或执行硬复位操作;所述顶层复位模块根据所述复位策略产生复位信号。
第三方面,本发明实施例提供一种非易失性计算机存储介质,存储有计算机可执行指令,所述计算机可执行指令用于执行本申请提供的芯片的故障修复方法。
第四方面,本发明实施例提供一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行本申请提供的芯片的故障修复方法。
本发明有益效果:
本发明实施例提供的芯片的故障修复方法、装置和设备,芯片包括顶层复位模块和若干个上一层级的逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块。在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块,所述复位信号至少包含配置复位信号和非配置复位信号;任一层级的复位模块在接收到配置复位信号和非配置复位信号后,由于将芯片中的逻辑模块和配置模块分离开来,故任一层级的复位模块在确定出所述非配置复位信号为第一预设值,及所述配置复位信号为第二预设值时,可以通过只对逻辑模块执行复位操作来实现对所述芯片的故障的快速修复处理,而无需像现有技术那样在芯片出现故障时通过复位芯片中所有逻辑模块和配置模块来修复芯片的故障,高效节省了修复时间。进一步地,由于很多芯片的故障是逻辑模块引起的,采用本发明提供的方法可以通过优先执行所有逻辑模块的复位使得逻辑模块回到初始状态来修复芯片的故障,这样一来,无需复位配置模块即可实现对芯片的故障修复,同样节省了故障修复的时间。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1a为本发明实施例一提供的划分后的芯片的结构示意图;
图1b为本发明实施例一提供的芯片的故障修复方法的流程示意图;
图2为本发明实施例一提供的执行步骤S12之后的流程示意图;
图3为本发明实施例一提供的根据所述配置复位信号和所述非配置复位信号对该层级逻辑模块执行复位操作的流程示意图;
图4为本发明实施例二提供的芯片的故障修复装置的结构示意图;
图5为本发明实施例四提供的实施芯片的故障修复方法的电子设备的硬件结构示意图。
具体实施方式
本发明实施例提供的芯片的故障修复方法、装置和设备,用以解决现有的故障修复方法由于需要复位整个芯片而导致的故障修复时间较长的问题。
以下结合说明书附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明,并且在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
实施例一
本发明提供的芯片包括顶层复位模块和若干个上一层级的逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块,参考图1a所示,图1a中给出了将芯片进行层级划分的结构示意图。根据实际情况,图1a中二级逻辑模块可能还包括若干个三级逻辑模块、一个三级配置模块和一个三级复位模块。具体实施时,将芯片划分成层级的层级数量可以根据实际情况而定,本发明实施例对此不进行限定。
其中,所述顶层复位模块用于产生复位信号,所述下一层级复位模块用于根据所述复位信号,对该层级逻辑模块和/或配置模块进行复位,所述逻辑模块,用于实现芯片的逻辑功能;所述配置模块用于为逻辑模块提供配置信息,所述配置信息包括寄存器和/或表项的配置信息。
具体实施时,可以将芯片按功能划分成顶层复位模块和若干个上一层级的逻辑模块。针对任一层级逻辑模块,可以再按功能对其进行细分,划分成下一层级逻辑模块。
具体实施时,本发明中芯片还包括CPU访问控制模块,是整个芯片的控制管理通道,负责与外部CPU接口交互,主要对寄存器及表项进行配置及读取相关状态,所述CPU访问控制模块在执行本发明时,主要用于检测芯片是否发生故障。CPU访问控制模块当检测到芯片出现故障时,为了进行故障修复,则需要触发软件复位操作,即向顶层复位模块发送复位请求,以使顶层复位模块在接收到复位请求后产生复位信号,进而执行本发明提供的方法完成芯片的故障修复。需要说明的是,顶层复位模块用于汇总整个芯片的复位源,所述复位源一般包括硬复位和软复位,图1a中硬复位是指通过复位引脚引入的电平信号,如通过机械按键引入的复位电平信号,顶层复位模块在检测到硬复位操作后,需要复位整个芯片,即除了向各个层级的复位模块发送配置复位信号以实现对逻辑模块和配置模块的复位外,还需要向CPU访问控制模块发送复位信号以实现CPU访问控制模块的复位,通过复位整个芯片的方式实现对芯片的故障修复。图1a中的软复位是CPU访问控制模块通过配置寄存器产生电平信号进行复位,后续详细介绍之。
具体地,可以根据芯片的数据传输功能和控制功能,将芯片划分成两个一级逻辑模块,分别为实现数据传输功能的一级逻辑模块和实现控制功能的一级逻辑模块,然后可以在将实现数据传输功能的一级逻辑模块,按照功能再进一步细分,如数据传输功能包括:缓存功能、调度功能和流量管理功能等,则可以将该一级逻辑模块至少划分成三个二级逻辑模块,即实现缓存功能的二级逻辑模块、实现调度功能的二级逻辑模块和实现流量管理功能的二级逻辑模块。同样,当控制功能包括一层转发功能和二层转发功能等,则可以将实现控制功能的一级逻辑模块划分成至少两个二级逻辑模块,即实现一层转发功能的二级逻辑模块和实现二层转发功能的二级逻辑模块。
在将一级逻辑模块划分成二级逻辑模块时,将用于为这些二级逻辑模块提供配置信息的表项或寄存器文件单独提取出来,构成二级配置模块。在提取配置信息的表项或寄存器文件的过程中,可能有些文件不便于拆分到二级配置模块中,可能还在某个二级逻辑模块中,则依然可以将该二级逻辑模块按功能进行划分,继续划分出一个三级复位模块、若干个三级逻辑模块和一个三级配置模块。需要说明的是,每一层级的配置模块中包括该层级中所有逻辑模块中可以供CPU访问的寄存器和/或表项配置信息。例如二级配置模块中包含二级逻辑模块0~n中可以供CPU访问的寄存器和/或表项的配置信息。以此类推,直至将芯片划分至不可划分为止。然后在执行本发明提供的故障修复方法,具体参考图1b所示,为本发明实施例一提供的芯片的故障修复方法的流程示意图,包括以下步骤:
S11、在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块。
具体地,检测到芯片出现故障,具体包括:
在检测到芯片内部触发中断或者检测到芯片无法实现预设功能时,确定检测到芯片出现故障。
具体实施时,以交换网络芯片为例进行说明,交换网络芯片内部会设置各种防护逻辑,在执行某种操作时发现该操作无法进行,则该操作会触发中断请求,即向CPU访问控制模块发送中断请求,CPU访问控制模块在接收到该中断请求后,确定芯片出现故障。
此外,交换网络芯片主要实现转发功能,CPU访问控制模块在检测到无流量导致无法实现转发功能时,则确定芯片发生故障。
较佳地,在执行步骤S11中在检测到芯片出现故障时,由所述顶层复位模块产生复位信号时,具体可以按照下述流程实施,包括:
步骤一:在检测到芯片出现故障时,向所述顶层复位模块发送复位请求,所述复位请求中携带有复位策略。
其中,所述复位策略包括执行软复位操作或执行硬复位操作。
步骤二:所述顶层复位模块根据所述复位策略产生复位信号。
具体地,针对图1a中通过复位引脚触发的硬复位操作,在检测到执行硬复位操作后,则所述复位策略为执行硬复位操作,顶层复位模块根据该复位策略产生配置复位信号,并发送给各个层级的复位模块,各个层级复位模块在接收到配置复位信号后,对各个层级模块中的配置模块和逻辑模块执行复位操作;另外,顶层复位模块还需要向CPU访问控制模块发送复位信号,以对所述CPU访问控制模块执行复位操作,即通过对整个芯片执行复位操作来实现对整个芯片的故障修复处理。
另一方面,结合图1a所示,CPU访问控制模块在检测到芯片出现故障时,即触发软复位操作,然后向所述顶层复位模块发送复位请求,所述顶层复位模块在接收到所述复位请求后,根据所述复位请求中携带的复位策略产生复位信号,此时的复位策略为执行软复位操作。
具体地,顶层复位模块根据所述执行软复位操作的复位策略产生复位信号,具体来说,在所述顶层复位模块中设置了两个寄存器,例如第一寄存器和第二寄存器,然后CPU访问控制模块对这两个寄存器执行写入操作以产生电平信号,所述电平信号包括低电平信号和高电平信号。在顶层复位模块中设置的两个寄存器的值分别用于产生配置复位信号和非配置复位信号,以第一寄存器用于产生非配置复位信号,第二寄存器用于产生配置复位信号为例进行说明。在产生非配置复位信号时,由CPU访问控制模块在第一寄存器中写入的值即为非配置复位信号;在产生配置复位信号时,要根据第二寄存器的值得到配置复位信号。
具体地,所述复位策略还可以包括检测到的故障数量。具体实施时,为了防止一旦产生故障就执行复位处理所带来的频繁复位,CPU访问控制模块在检测到故障时,可以对检测到的故障进行判断,当确定出检测到的故障不影响芯片主要功能时,可以先不向所述顶层复位模块发送复位请求,当预设时间到达时,可以汇总检测到的故障数量,然后将所述故障数量发送给顶层复位模块,所述顶层复位模块在接收到所述故障数量时,若确定出所述故障数量达到故障数量阈值时,则产生复位信号对整个芯片执行修复处理。由此可以避免芯片频繁复位,进而可以避免对芯片的正常服务产生不良影响的情况发生。
S12、任一层级的复位模块在接收到所述配置复位信号后,若所述非配置复位信号为第一预设值,且所述配置复位信号为第二预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。
具体实施时,任一层级的复位模块在接收到顶层复位模块发送的复位信号后,可以先对接收到的配置复位信号和非配置复位信号执行时钟同步处理,然后根据处理后的配置复位信号和处理后的非配置复位信号对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。至此,各个层级的复位模块采用上述方法可以完成对各个层级的逻辑模块的复位处理。基于此,由于各个层级配置模块并没有执行复位和重新配置处理,故减少了修复时间,有效实现了芯片的快速修复。
较佳地,在对接收到的配置复位信号和非配置复位信号进行时钟同步处理之前,要判断任一层级模块的时钟频率与顶层复位模块的时钟频率是否一致,若一致则无需执行时钟同步处理;若不一致则需要将接收到的配置复位信号和非配置复位信号的时钟频率调整至任一层级模块的时钟频率,由此实现时钟同步。
具体地,任一层级的复位模块中可以设置有两个处理模块,任一层级的复位模块在接收到配置复位信号和非配置复位信号后,可以由其内的一个处理模块在对配置复位信号执行时钟同步处理后,若确定出处理后的配置复位信号为第二预设值,则不对该层级配置模块执行复位操作,较佳地,所述第二预设值可以但不限于为“0”;该层级复位模块中另一个处理模块在对非配置复位信号执行时钟同步处理后,再根据处理后的配置复位信号和处理后的非配置复位信号对该层级逻辑模块执行复位操作,即若确定出所述非配置复位信号为第一预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理,较佳地所述第一预设值可以但不限于为“1”。
具体地,如果接收到的配置复位信号为“0”,非配置复位信号为“1”,则表明只需对逻辑模块执行复位操作,无需对配置模块执行复位操作,以完成对芯片的修复。
较佳地,所述配置复位信号用于指示是否同时对配置模块和逻辑模块执行复位操作,所述非配置信号用于指示是否单独对逻辑模块执行复位操作;
具体地,所述配置复位信号负责全部逻辑的复位,即所述配置复位信号可以实现整个芯片中除CPU访问控制模块以外的其他所有模块的复位,而非配置复位信号用于实现除配置模块以外的逻辑模块的复位。一般情况下,在实际应用中,芯片常出现的故障为由于逻辑电路导致的故障,而这种故障只需修复除配置模块以外的逻辑模块即可,不需要对配置模块进行修复,故本发明根据非配置复位信号或时钟同步处理后的非配置复位信号来实现逻辑模块的复位。
优选地,所述方法还包括图2所示的流程,即在执行步骤S12之后,即对所述芯片执行恢复处理后,还可以包括以下步骤:
S21、在对所述芯片的故障执行修复处理之后,若在预设时间内再次检测到芯片出现故障时,则由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块。
具体地,若执行完前一次只复位逻辑模块的操作后,在预设时间内检测到芯片依然存在故障,表明单独复位逻辑模块已无法实现对芯片的修复;也就是说当芯片中只复位逻辑电路无法解决问题时则需要触发复位整个芯片的流程,但这种情况是鲜少发生的。虽然鲜少发生,但在此情况下仍需要对芯片进行修复,即需要由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块。例如,可以由顶层复位模块产生配置复位信号为“1”和非配置复位信号为“0”的两路信号,对逻辑模块和配置模块同时执行复位操作,然后再利用CPU访问控制模块对配置模块进行重新配置,以为逻辑模块提供配置信息,由此来实现对芯片的修复。
S22、任一层级的复位模块在接收到所述配置复位信号后,若所述非配置复位信号为第三预设值,且所述配置复位信号为第四预设值,则同时对该层级逻辑模块和配置模块执行复位操作,以完成对所述芯片的故障修复处理。
较佳地,所述第三预设值可以但不限于为“0”,所述第四预设值可以但不限于为“1”,任一层级的复位模块在确定出接收到的非配置复位信号为“0”,且所述配置复位信号为“1”时,则同时对该层级逻辑模块和配置模块执行复位操作,由于可以完成各个层级的逻辑模块和配置模块的复位处理,从而完成了对所述芯片的故障修复处理。
较佳地,任一层级模块在接收到所述配置复位信号和非配置复位信号后,首先判断是否需要对这两个信号执行时钟同步处理,若需要则对所述配置复位信号和所述非配置复位信号执行时钟同步处理,然后利用处理后的配置复位信号对该层级配置模块执行复位操作,并利用处理后的配置复位信号和处理后的非配置复位信号对该层级逻辑模块执行复位操作。若不需要则直接利用所述配置复位信号对该层级配置模块执行复位操作,并利用所述配置复位信号和所述非配置复位信号对该层级逻辑模块执行复位操作,以通过复位整个芯片的方式实现对所述芯片的故障修复处理。
需要说明的是,无论在图1b的实施流程中还是在图2所示的流程中,所述配置复位信号直接作用于配置模块,顶层复位模块产生的配置复位信号连接各个层级的复位模块,且从各个层级的复位模块输出的配置复位信号直接作用到各个层级的配置模块,如图1a中的逻辑连线“1”。所述非配置复位信号作用于各个层级的复位模块,参考图1a中的逻辑连线“2”。针对任一层级,该层级复位模块根据配置复位信号和非配置复位信号为该层级的逻辑模块产生复位信号,参考图1a中的逻辑连线“3”。
总体而言,顶层复位模块在产生复位信号时,一般情况下通常只需复位除配置模块以外的逻辑模块来实现对芯片的修复,故只需通过CPU访问控制模块对设置在顶层复位模块中的第一寄存器进行写入操作,通过第一寄存器的输出来产生非配置复位信号,如将非配置复位信号置为预设值,所述预设值用于触发对各个逻辑模块的复位。例如预设值为1,当确定出非配置复位信号为1时表明需要对逻辑模块进行复位;若发现对逻辑模块执行复位后还是无法完成对芯片的修复时,则可以通过CPU访问控制模块对第二寄存器的写入结果进行逻辑运算,产生配置复位信号,然后利用产生的配置复位信号将各个层级的逻辑模块和配置模块进行复位,然后利用CPU访问控制模块对各个层级的配置模块进行重新配置,例如当产生的配置复位信号为1时,表明需要对整个芯片进行复位以完成对芯片的修复。当执行对整个芯片进行复位操作时,通过逻辑线路“1”实现对配置模块的复位,通过逻辑线路“3”实现对逻辑模块的复位,然后CPU访问控制模块通过逻辑线路“4”对各层级配置模块进行重新配置。
具体地,所述顶层复位模块产生的配置复位信号与非配置复位信号的取值情况可以但不限于为以下两种情况,分别为:配置复位信号为“0”,非配置复位信号为“1”;配置复位信号为“1”和非配置复位信号为“0”等。
需要说明的是,由于执行复位操作是在检测到故障时触发产生复位信号的,故顶层复位模块产生的复位配置信号的取值和非配置复位信号的取值不会出现全是0的情况。此外,由于芯片故障时,一般通过复位逻辑模块即可实现芯片的修复,只有在复位逻辑模块后还是无法修复芯片时才复位整个芯片,故本发明中产生的配置复位信号的取值和非配置复位信号的取值同样不会出现全为1的情况。
较佳地,无论在图1b所示的流程中还是在图2所示的流程中,均可以按照图3所示的流程对该层级逻辑模块执行复位操作,包括以下步骤:
S31、对所述配置复位信号和所述非配置复位信号执行或操作处理。
S32、根据或操作的结果对该层级逻辑模块执行复位操作。
具体实施时,针对任一层级的复位模块,对所述配置复位信号和非配置复位信号执行或逻辑处理,以配置复位信号和非配置复位信号的取值为0或1为例进行说明,可以得到不管是配置复位信号为1,还是非配置复位信号为1,在执行或逻辑处理后都需要对逻辑模块执行复位操作。而且在检测到故障时,为了实现芯片的故障修复,顶层复位模块也不可能产生配置复位信号和非配置复位信号均为0的复位信号。故不管是配置复位信号取值为1,还是非配置复位信号取值为1,都需要对各层级逻辑模块进行复位操作。
本发明实施例提供的芯片的故障修复方法,预先将芯片按功能划分为顶层复位模块和若干个上一层级的逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块。通过对芯片进行分层次划分,在执行复位操作时,有效的将配置模块和逻辑模块进行复位隔离,实现对逻辑模块的单独复位。此外,在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块,所述复位信号至少包含配置复位信号和非配置复位信号;任一层级的复位模块在接收到配置复位信号和非配置复位信号后,由于将芯片中的逻辑模块和配置模块分离开来,故任一层级的复位模块在确定出所述非配置复位信号为第一预设值,及所述配置复位信号为第二预设值时,可以通过只对逻辑模块执行复位操作来实现对所述芯片的故障的快速修复处理,而无需像现有技术那样在芯片出现故障时通过复位芯片中所有逻辑模块和配置模块来修复芯片的故障,高效节省了修复时间。进一步地,由于很多芯片的故障是逻辑模块引起的,采用本发明提供的方法可以通过优先执行所有逻辑模块的复位使得逻辑模块回到初始状态来修复芯片的故障,这样一来,无需复位配置模块即可实现对芯片的故障修复,同样节省了故障修复的时间。
实施例二
基于同一发明构思,本发明实施例中还提供了一种芯片的故障修复装置,由于上述装置解决问题的原理与芯片的故障修复方法相似,因此上述装置的实施可以参见方法的实施,重复之处不再赘述。
本发明实施例中的芯片包括顶层复位模块和若干个上一层级的逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块,其中,所述顶层复位模块用于产生复位信号,所述下一层级复位模块用于根据所述复位信号,对该层级逻辑模块和/或配置模块进行复位,所述逻辑模块,用于实现芯片的逻辑功能;所述配置模块用于为逻辑模块提供配置信息,所述配置信息包括寄存器和/或表项的配置信息;以及利用本发明提供的装置实施芯片的故障修复方法,参考图4所示,为本发明实施例二提供的芯片的故障修复装置的结构示意图,包括:发送单元41和处理单元42,其中:
发送单元41,用于在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块;所述复位信号至少包含配置复位信号和非配置复位信号;
处理单元42,用于在接收到配置复位信号和非配置复位信号后,若所述非配置复位信号为第一预设值,且所述配置复位信号为第二预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。
较佳地,所述配置复位信号用于指示是否同时对配置模块和逻辑模块执行复位操作,所述非配置信号用于指示是否单独对逻辑模块执行复位操作;以及
所述发送单元41,还用于在对所述芯片的故障执行修复处理之后,若在预设时间内再次检测到芯片出现故障时,则由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块;
所述处理单元42,还用于在接收到所述配置复位信号后,若所述非配置复位信号为第三预设值,且所述配置复位信号为第四预设值,则同时对该层级逻辑模块和配置模块执行复位操作,以完成对所述芯片的故障修复处理。
优选地,所述处理单元42,具体用于对所述配置复位信号和所述非配置复位信号执行或操作处理;并根据或操作的结果对该层级逻辑模块执行复位操作。
较佳地,所述发送单元42,具体用于在检测到芯片内部触发中断或者检测到芯片无法实现预设功能时,确定检测到芯片出现故障。
所述发送单元42,具体用于在检测到芯片出现故障时,向所述顶层复位模块发送复位请求,所述复位请求中携带有复位策略,所述复位策略包括执行软复位操作或执行硬复位操作;所述顶层复位模块根据所述复位策略产生复位信号。
为了描述的方便,以上各部分按照功能划分为各模块(或单元)分别描述。当然,在实施本发明时可以把各模块(或单元)的功能在同一个或多个软件或硬件中实现。
实施例三
本申请实施例三提供了一种非易失性计算机存储介质,所述计算机存储介质存储有计算机可执行指令,该计算机可执行指令可执行上述任意方法实施例中的芯片的故障修复方法。
实施例四
图5是本发明实施例四提供的实施芯片的故障修复方法的电子设备的硬件结构示意图,如图5所示,该电子设备包括:
一个或多个处理器510以及存储器520,图5中以一个处理器510为例。
执行芯片的故障修复方法的电子设备还可以包括:输入装置530和输出装置540。
处理器510、存储器520、输入装置530和输出装置540可以通过总线或者其他方式连接,图5中以通过总线连接为例。
存储器520作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的芯片的故障修复方法对应的程序指令/模块/单元(例如,附图4所示的发送单元41、和处理单元42)。处理器510通过运行存储在存储器520中的非易失性软件程序、指令以及模块/单元,从而执行服务器或者智能终端的各种功能应用以及数据处理,即实现上述方法实施例芯片的故障修复方法。
存储器520可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据芯片的故障修复装置的使用所创建的数据等。此外,存储器520可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器520可选包括相对于处理器510远程设置的存储器,这些远程存储器可以通过网络连接至芯片的故障修复装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置530可接收输入的数字或字符信息,以及产生与芯片的故障修复装置的用户设置以及功能控制有关的键信号输入。输出装置540可包括显示屏等显示设备。
所述一个或者多个模块存储在所述存储器520中,当被所述一个或者多个处理器510执行时,执行上述任意方法实施例中的芯片的故障修复方法。
上述产品可执行本申请实施例所提供的方法,具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,可参见本申请实施例所提供的方法。
本申请实施例的电子设备以多种形式存在,包括但不限于:
(1)移动通信设备:这类设备的特点是具备移动通信功能,并且以提供话音、数据通信为主要目标。这类终端包括:智能手机(例如iPhone)、多媒体手机、功能性手机,以及低端手机等。
(2)超移动个人计算机设备:这类设备属于个人计算机的范畴,有计算和处理功能,一般也具备移动上网特性。这类终端包括:PDA、MID和UMPC设备等,例如iPad。
(3)便携式娱乐设备:这类设备可以显示和播放多媒体内容。该类设备包括:音频、视频播放器(例如iPod),掌上游戏机,电子书,以及智能玩具和便携式车载导航设备。
(4)服务器:提供计算服务的设备,服务器的构成包括处理器、硬盘、内存、系统总线等,服务器和通用的计算机架构类似,但是由于需要提供高可靠的服务,因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子装置。
实施例五
本申请实施例五提供了一种计算机程序产品,其中,所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序,所述计算机程序包括程序指令,其中,当所述程序指令被计算机执行时,使所述计算机执行本申请上述方法实施例中任一项芯片的故障修复方法。
本申请的实施例所提供的芯片的故障修复装置可通过计算机程序实现。本领域技术人员应该能够理解,上述的模块划分方式仅是众多模块划分方式中的一种,如果划分为其他模块或不划分模块,只要芯片的故障修复装置具有上述功能,都应该在本申请的保护范围之内。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种芯片的故障恢复方法,其特征在于,芯片包括顶层复位模块和若干个上一层级逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块,其中,所述顶层复位模块用于产生复位信号,所述下一层级复位模块用于根据所述复位信号,对该层级逻辑模块和/或配置模块进行复位,所述逻辑模块,用于实现芯片的逻辑功能;所述配置模块用于为逻辑模块提供配置信息,所述配置信息包括寄存器和/或表项的配置信息;以及
所述方法,包括:
在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块;所述复位信号至少包含配置复位信号和非配置复位信号;
任一层级的复位模块在接收到配置复位信号和非配置复位信号后,若所述非配置复位信号为第一预设值,且所述配置复位信号为第二预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。
2.如权利要求1所述的方法,其特征在于,所述配置复位信号用于指示是否同时对配置模块和逻辑模块执行复位操作,所述非配置信号用于指示是否单独对逻辑模块执行复位操作;以及所述方法,还包括:
在对所述芯片的故障执行修复处理之后,若在预设时间内再次检测到芯片出现故障时,则由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块;
任一层级的复位模块在接收到所述配置复位信号后,若所述非配置复位信号为第三预设值,且所述配置复位信号为第四预设值,则同时对该层级逻辑模块和配置模块执行复位操作,以完成对所述芯片的故障修复处理。
3.如权利要求1或2所述的方法,其特征在于,对该层级逻辑模块执行复位操作,具体包括:
对所述配置复位信号和所述非配置复位信号执行或操作处理;并
根据或操作的结果对该层级逻辑模块执行复位操作。
4.如权利要求1或2所述的方法,其特征在于,检测到芯片出现故障,具体包括:
在检测到芯片内部触发中断或者检测到芯片无法实现预设功能时,确定检测到芯片出现故障。
5.如权利要求1所述的方法,其特征在于,在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,具体包括:
在检测到芯片出现故障时,向所述顶层复位模块发送复位请求,所述复位请求中携带有复位策略,所述复位策略包括执行软复位操作或执行硬复位操作;
所述顶层复位模块根据所述复位策略产生复位信号。
6.一种芯片的故障修复装置,其特征在于,芯片包括顶层复位模块和若干个上一层级逻辑模块,至少一个上一层级逻辑模块包含一个下一层级复位模块、若干个下一层级逻辑模块和一个下一层级配置模块,其中,所述顶层复位模块用于产生复位信号,所述下一层级复位模块用于根据所述复位信号,对该层级逻辑模块和/或配置模块进行复位,所述逻辑模块,用于实现芯片的逻辑功能;所述配置模块用于为逻辑模块提供配置信息,所述配置信息包括寄存器和/或表项的配置信息;以及
所述装置,包括:
发送单元,用于在检测到芯片出现故障时,由所述顶层复位模块产生复位信号,并发送给各个层级的复位模块;所述复位信号至少包含配置复位信号和非配置复位信号;
处理单元,用于在接收到配置复位信号和非配置复位信号后,若所述非配置复位信号为第一预设值,且所述配置复位信号为第二预设值,则只对该层级逻辑模块执行复位操作,以对所述芯片的故障执行修复处理。
7.如权利要求6所述的装置,其特征在于,所述配置复位信号用于指示是否同时对配置模块和逻辑模块执行复位操作,所述非配置信号用于指示是否单独对逻辑模块执行复位操作;以及
所述发送单元,还用于在对所述芯片的故障执行修复处理之后,若在预设时间内再次检测到芯片出现故障时,则由顶层复位模块再次产生配置复位信号和非配置复位信号,并发送给各个层级的复位模块;
所述处理单元,还用于在接收到所述配置复位信号后,若所述非配置复位信号为第三预设值,且所述配置复位信号为第四预设值,则同时对该层级逻辑模块和配置模块执行复位操作,以完成对所述芯片的故障修复处理。
8.如权利要求6或7所述的装置,其特征在于,
所述处理单元,具体用于对所述配置复位信号和所述非配置复位信号执行或操作处理;并根据或操作的结果对该层级逻辑模块执行复位操作。
9.如权利要求6或7所述的装置,其特征在于,
所述发送单元,具体用于在检测到芯片内部触发中断或者检测到芯片无法实现预设功能时,确定检测到芯片出现故障。
10.如权利要求6所述的装置,其特征在于,
所述发送单元,具体用于在检测到芯片出现故障时,向所述顶层复位模块发送复位请求,所述复位请求中携带有复位策略,所述复位策略包括执行软复位操作或执行硬复位操作;所述顶层复位模块根据所述复位策略产生复位信号。
11.一种非易失性计算机存储介质,存储有计算机可执行指令,其特征在于,所述计算机可执行指令用于执行如权利要求1至5任一权利要求所述的方法。
12.一种电子设备,其特征在于,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1至5任一权利要求所述的方法。
CN201711421199.5A 2017-12-25 2017-12-25 一种芯片的故障修复方法、装置和设备 Active CN108226752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711421199.5A CN108226752B (zh) 2017-12-25 2017-12-25 一种芯片的故障修复方法、装置和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711421199.5A CN108226752B (zh) 2017-12-25 2017-12-25 一种芯片的故障修复方法、装置和设备

Publications (2)

Publication Number Publication Date
CN108226752A CN108226752A (zh) 2018-06-29
CN108226752B true CN108226752B (zh) 2020-07-03

Family

ID=62648311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711421199.5A Active CN108226752B (zh) 2017-12-25 2017-12-25 一种芯片的故障修复方法、装置和设备

Country Status (1)

Country Link
CN (1) CN108226752B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0480742A2 (en) * 1990-10-12 1992-04-15 Canon Kabushiki Kaisha Image processing apparatus
US5790850A (en) * 1996-09-30 1998-08-04 Intel Corporation Fault resilient booting for multiprocessor computer systems
CN1250185A (zh) * 1998-09-09 2000-04-12 松下电器产业株式会社 设备功能改变服务系统
CN1509479A (zh) * 2001-03-15 2004-06-30 微米技术有限公司 用于测试和修复的电路和方法
CN2687736Y (zh) * 2004-04-09 2005-03-23 清华大学 单片机复位配置装置
CN101325754A (zh) * 2005-07-21 2008-12-17 华为技术有限公司 一种射频拉远模块复位的方法及系统
CN101813966A (zh) * 2010-04-02 2010-08-25 华为技术有限公司 一种芯片复位方法、芯片和双倍速率存储器系统
CN104426511A (zh) * 2013-08-22 2015-03-18 京微雅格(北京)科技有限公司 一种自动生成全局异步复位信号的工艺映射方法及集成电路
CN104461994A (zh) * 2014-11-12 2015-03-25 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的嵌入式处理器动态配置电路及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1590681A (zh) * 2003-09-04 2005-03-09 高瞩宇 机械逻辑器件及其表达连接方法和机械逻辑数码锁
CN100498801C (zh) * 2006-10-12 2009-06-10 中兴通讯股份有限公司 一种组合式现场可编程门阵列验证装置
CN104268487B (zh) * 2014-09-23 2017-04-26 杭州晟元数据安全技术股份有限公司 一种安全芯片的复位和自毁管理系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0480742A2 (en) * 1990-10-12 1992-04-15 Canon Kabushiki Kaisha Image processing apparatus
US5790850A (en) * 1996-09-30 1998-08-04 Intel Corporation Fault resilient booting for multiprocessor computer systems
CN1250185A (zh) * 1998-09-09 2000-04-12 松下电器产业株式会社 设备功能改变服务系统
CN1509479A (zh) * 2001-03-15 2004-06-30 微米技术有限公司 用于测试和修复的电路和方法
CN2687736Y (zh) * 2004-04-09 2005-03-23 清华大学 单片机复位配置装置
CN101325754A (zh) * 2005-07-21 2008-12-17 华为技术有限公司 一种射频拉远模块复位的方法及系统
CN101813966A (zh) * 2010-04-02 2010-08-25 华为技术有限公司 一种芯片复位方法、芯片和双倍速率存储器系统
CN104426511A (zh) * 2013-08-22 2015-03-18 京微雅格(北京)科技有限公司 一种自动生成全局异步复位信号的工艺映射方法及集成电路
CN104461994A (zh) * 2014-11-12 2015-03-25 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的嵌入式处理器动态配置电路及方法

Also Published As

Publication number Publication date
CN108226752A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US20200028864A1 (en) Non-harmful insertion of data mimicking computer network attacks
US10649838B2 (en) Automatic correlation of dynamic system events within computing devices
US10209908B2 (en) Optimization of in-memory data grid placement
US9063532B2 (en) Instruction insertion in state machine engines
US9600370B2 (en) Server system
CN101977124B (zh) 基于ZooKeeper技术的业务集群方法及系统
US8745238B2 (en) Virtual hot inserting functions in a shared I/O environment
JP6333993B2 (ja) ハードウェアプラットフォームのためのファームウェアのインシステムプロビジョニング
CN103201721B (zh) 虚拟机热迁移的系统和方法
KR100690804B1 (ko) 휴대단말기의 메모리 정리 방법
CN103189847B (zh) 用于操作数据处理系统的方法和装置
US9823983B2 (en) Electronic fault detection unit
CN102652308B (zh) 将数据高效地载入计算系统的存储器中的方法和系统
US8626936B2 (en) Protocol independent server replacement and replication in a storage area network
US20120331104A1 (en) Controlling communication among multiple industrial control systems
US11016790B2 (en) Overflow detection and correction in state machine engines
CN103810020B (zh) 虚拟机弹性伸缩方法及装置
CN108681565B (zh) 区块链数据并行处理方法、装置、设备和存储介质
US10379951B2 (en) Hierarchic storage policy for distributed object storage systems
CN103019888B (zh) 备份方法与装置
US20150169415A1 (en) Techniques to manage non-disruptive san availability in a partitioned cluster
US10585753B2 (en) Checkpoint triggering in a computer system
CN103034566B (zh) 虚拟机还原的方法和装置
US9870223B2 (en) Efficient detection of architecture related issues during the porting process
CN103649901A (zh) 数据发送方法、数据接收方法和存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant