CN108027625A - 用于减小低压差电压调节器余量的漏电流供应电路 - Google Patents
用于减小低压差电压调节器余量的漏电流供应电路 Download PDFInfo
- Publication number
- CN108027625A CN108027625A CN201680054174.3A CN201680054174A CN108027625A CN 108027625 A CN108027625 A CN 108027625A CN 201680054174 A CN201680054174 A CN 201680054174A CN 108027625 A CN108027625 A CN 108027625A
- Authority
- CN
- China
- Prior art keywords
- leakage current
- load
- voltage
- voltage regulator
- ldo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Ac-Ac Conversion (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
Abstract
系统和方法涉及低压差LDO电压调节器,其接收最大供应电压并提供稳定电压到负载,其中所述负载可为多核处理系统的处理核心。漏电流供应源包含用以确定所述LDO电压调节器的所述负载的漏电流需量的漏电流传感器和用以供应所述漏电流需量的漏电流供应电路。以此方式,所述漏电流供应源向所述LDO电压调节器提供电流辅助,使得所述LDO电压调节器可仅供应动态电流。因此,可减小所述LDO电压调节器的余量电压,其为所述最大供应电压与所述稳定电压之间的差。减小所述余量电压允许所述负载有更大数目的动态电压和频率缩放状态。
Description
技术领域
所揭示方面涉及低压差(LDO)电压调节器。更具体地说,示范性方面涉及减少LDO电压调节器的余量电压。
背景技术
在需要调压的情况下,低压差(LDO)电压调节器在集成电路中获得应用。举例来说,LDO电压调节器可用于供应小于最大电压到集成电路的所选区段或组件。可部署LDO电压调节器的实例环境包含多处理器或包括两个或多于两个处理器或处理核心的多核处理系统。可针对特定于所述核心的操作频率或处理能力来配置每一核心,并且因此,所述核心的功率特征(例如在所需操作频率下的功率消耗)可变化。举例来说,可向待在其最大性能或最高频率下操作的核心连提供最大电压供应,而所述电压供应可减小以用于在较低性能/频率下操作的核心。LDO电压调节器可用于基于其个别功率特征而供应小于最大电压的电压(在本文中也被称作稳定电压)到一些核心。
图1说明包括描绘为核心102a-m的两个或多于两个核心的常规多核处理系统100。功率磁头开关106a-m可闭合或导通,以便例如在相应核心102a-m将在其最大性能/频率下操作的情况下供应最大供应电压(VDD 108)到相应核心102a-m。在一或多个核心可接受较低性能/频率的情况下,所述核心的相对应的功率磁头开关106a-m断开或关断,且LDO电压调节器104a-m用于提供较低稳定电压到那些核心。因此,通过控制功率磁头开关106a-m和LDO电压调节器104a-m,可将较低电压供应到核心。以此方式,可减小多核处理系统100的能耗。
LDO电压调节器104a-m经设计成提供高带宽,以实现对电流需量的快速变化的快速响应(或“di/dt”,如本领域中已知),同时减缓对于相对应的核心102a-m的性能或速度不利的压降。为了支持电流需量,LDO电压调节器104a-m可经设计具有大余量电压。然而,在一些情况下需要低余量电压,其难以在LDO电压调节器的常规设计中实现。参考图2解释常规LDO电压调节器的相关特征。
图2说明LDO电压调节器104a-m中的任一者的实例设计的详细视图。参考电压Vref202接收在运算放大器204的一个输入端处,其输出端耦合到p沟道或p型金属氧化物半导体(PMOS)晶体管206的栅极。供应电压VDD 108(来自图1)为LDO电压调节器104a-m供应输入电压Vin 208,且输出电压Vout 210是供应到相对应核心的稳定电压。输出电压Vout 210还反馈在运算放大器204的另一输入端处。输入电压Vin 208及输出电压Vout 210分别出现在PMOS晶体管206的源极端和漏极端处。还展示了用于LDO电压调节器104a-m的相对应核心102a-m。
LDO电压调节器104a-m的余量是输入电压Vin 208(如将想到,其为支持相对应核心的最高性能/速度的最大电压)与所需输出电压Vout 210(其对应于支持相对应核心的较低性能/速度的电压,所述相对应核心并未在其最大性能/操作频率下操作)之间的差。据观察,使余量更小提供动态电压及频率缩放(DVFS)的更多状态,这引起多核处理系统100的能量优化。从上文可见,余量(Vin 208减Vout 210)表示PMOS晶体管206的漏极到源极电压(Vds)。
现参考图3,展示出曲线图300,其中曲线图300为图1的核心102a-m中的任一者的负载电流312随着其相对应的LDO电压调节器104a-m的余量或Vds 310变化的图形表示。参考图2,可见从运算放大器204输出的最小电压对应于PMOS晶体管206的最大栅极到源极电压(Vgs)。曲线302、304、306及308表示针对Vgs的各种值(在所说明实例中,分别针对Vgs=1V、0.8V、0.6V及0.4V)的负载电流312随着Vds 310的余量的变化。如上文所提及,需要实现大数目的DVFS状态,其可需要减小余量或Vds 310。考虑到PMOS晶体管206,对于PMOS晶体管206的特定宽度和Vgs的特定值(例如,曲线302到308中的任一者),在Vds 310大于最小值时,PMOS晶体管206可供应相对应核心的所需负载电流312。随着PMOS晶体管206的宽度增加,Vds 310的这个最小值减小。然而,约束条件(例如LDO电压调节器102a-m的可用区域及带宽)可对增加相对应的PMOS晶体管206的宽度施加限制。
考虑到常规LDO电压调节器104a-m中的PMOS晶体管206的有限尺寸及宽度,减小Vds 310会将PMOS晶体管206更深地安放在PMOS晶体管206的作用区域中(例如,对应于图3中的落在电压314与电压316之间的Vds 310的值)。对于介于电压314与316之间的Vds 310的这些较低值,归因于在这些区域中的负载电流312对Vds 310的更陡斜率,通过PMOS晶体管206的相对应的负载电流312(分别由电流315及317指示)对电源噪声极敏感。此外,负载电流312的此类较低值可能不会满足相对应核心的电流需量。因此,将Vds 310降低到电压314至316可导致电压供应下降,这对于相对应核心的性能是不利的。由此,不可能在常规LDO电压调节器104a-m中将余量电压或Vds 310降低到所需水平。
相应地,常规LDO电压调节器104a-m的余量电压或Vds 310的值往往高于所需。换句话说,返回参考图2,可能难以使Vout 210增大到比一定量更接近Vin 208。这意味着在常规实施方案中,可在中间电压值(其中中间电压值落在Vin 208与Vout 210可能的最大值之间)下操作的核心102a-m将最终在最大电压Vin 208下操作(例如,通过导通相对应的功率磁头开关106a-m及避免使用LDO电压调节器104a-m)。相应地,归因于对于其相对应的LDO电压调节器104a-m的余量电压Vds 310可降低程度的限制,一或多个核心102a-m可最终在较高电压值(最大电压Vin 208)下操作,即使可有可能在较低电压(中间电压值)下操作所述一或多个核心102a-m。因此,还可发现所述一或多个核心102a-m的功率及能量消耗相对应地增加。
如从以上论述可见,需要较低余量电压,但不可能在常规LDO电压调节器中实现。
发明内容
示范性方面涉及用于减小低压差(LDO)电压调节器的余量电压的系统和方法。LDO电压调节器接收最大供应电压并提供稳定电压到负载,其中所述负载可为多核处理系统的处理核心。漏电流供应源包含用以确定LDO电压调节器的负载的漏电流需量的漏电流传感器和用以供应漏电流需量的漏电流供应电路。以此方式,漏电流源提供电流辅助到LDO电压调节器,使得LDO电压调节器可设计成仅供应动态电流。因此,可减小LDO电压调节器的余量电压,其为最大供应电压与稳定电压之间的差。减小余量电压允许负载有更大数目的动态频率和电压状态。
举例来说,示范性方面涉及一种操作低压差(LDO)电压调节器的方法,所述方法包括:确定LDO电压调节器的负载的漏电流需量;及从漏电流供应源供应漏电流以满足LDO电压调节器的负载的漏电流需量。
另一示范性方面涉及一种设备,其包括漏电流供应源,所述漏电流供应源包括:漏电流传感器,其配置成确定低压差(LDO)电压调节器的负载的漏电流需量;及漏电流供应电路,其配置成供应漏电流以满足LDO电压调节器的负载的漏电流需量。
又另一示范性方面涉及一种系统,其包括用于确定用于调节电压的装置的负载的漏电流需量的装置和用于供应漏电流以满足负载的漏电流需量的装置。
附图说明
呈现随附图式以辅助描述本发明的方面且仅仅为了说明而非限制所述方面而提供随附图式。
图1说明包括两个或多于两个核心和对应的LDO电压调节器的常规多核处理系统。
图2说明常规LDO电压调节器。
图3说明常规LDO电压调节器的负载电流对余量电压的曲线图。
图4A说明用以提供电流辅助到LDO电压调节器的示范性漏电流供应源的高级框图。
图4B说明图4A的漏电流供应源和LDO电压调节器的详细视图。
图5A到E说明漏电流传感器的实例实施方案。
图5F到G说明图5C到E中所展示的差分反相器的实例实施方案。
图6说明用以实施根据图5A到E中任一者的漏电流传感器的环形振荡器的频率与对应漏电流的曲线图。
图7说明关于利用由示范性漏电流供应源提供的电流辅助操作LDO电压调节器的过程的流程图。
图8说明可在其中有利地使用本发明的一方面的示范性无线装置。
具体实施方式
在以下针对本发明的特定方面的描述和相关图式中揭示本发明的方面。可在不脱离本发明的范围的情况下设计替代方面。另外,将不会详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。
此外,词“示范性”在本文中用以意味着“充当实例、例子或说明”。本文中描述为“示范性”的任何方面不必解释为比其它方面优选或有利。同样,术语“本发明的方面”并不要求本发明的所有方面都包含所论述的特征、优点或操作模式。
本文中所使用的术语仅出于描述特定方面的目的,且并不意图限制本发明的方面。如本文所使用,单数形式“一”和“所述”希望还包括复数形式,除非上下文另外清楚地指示。应进一步理解,术语“包括(comprises、comprising)”及/或“包含(includes、including)”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在,但并不排除一或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
另外,就待由(例如)计算装置的元件执行的动作序列来说描述许多方面。将认识到,本文中所描述的各种动作可由特定电路(例如,专用集成电路(ASIC))、由正由一或多个处理器执行的程序指令或由所述两者的组合来执行。另外,本文中所描述的这些动作序列可被视为全部在任何形式的计算机可读存储媒体内体现,在所述计算机可读存储媒体中存储有对应的计算机指令集,所述计算机指令在执行时将致使相关联的处理器执行本文中所描述的功能性。因此,本发明的各种方面可以数个不同形式来体现,预期所有形式属于所主张的主题的范围内。另外,对于本文所描述的方面中的每一者,任何此类方面的对应形式可在本文中描述为(例如)“配置成”执行所描述动作的“逻辑”。
如先前所论述,LDO电压调节器是设计成接收诸如最大供应电压的输入电压并提供较低稳定电压到负载(例如多核处理系统的处理核心)的电路。LDO电压调节器具有高带宽以便实现在将电流供应到(例如)处理核心时的快速响应,其中可存在高di/dt或电流需量的快速变化。虽然LDO电压调节器的余量电压可在常规实施方案中增加以适应除基线漏电流需量以外的高di/dt值,但示范性方面配置成避免以此方式增加余量电压。相反,引入电流辅助电流以提供漏电流到LDO电压调节器的负载(例如核心)。这缓解了对LDO电压调节器供应全部负载电流的负担,且因此,LDO电压调节器可设计成仅供应快变(高di/dt)动态电流(所述LDO电压调节器的设计目的)。更具体地说,提供漏电流供应源(其可经数控),以在LDO电压调节器(其可为模拟电路)供应动态电流时供应漏电流。这允许示范性LDO电压调节器中的余量电压较低。
应理解,提及多核处理系统的处理核心仅仅是作为实例,且不应被理解为限制。因此,降低LDO电压调节器的余量电压的技术可应用于任何系统,其中LDO电压调节器用于调节到任何负载电路或子系统的电压。举例来说,一些集成电路可具有不同电压岛,其中电压岛可包含可对比周围组件低的电压起作用的子系统。此类子系统可包括用于提供所要电压到电压岛的LDO电压调节器的负载。留意关于示范性方面的各种场景,以下描述将着重于配置成提供稳定电压到通用负载的LDO电压调节器。
参考图4A,其说明系统400的示范性方面的高级图。系统400可为类似于图1的多核处理系统100的多核处理系统,具有若干处理核心(此视图中未展示)。对于系统400中的每一处理核心,提供漏电流供应源402以供应慢变电流或漏电流403,而LDO电压调节器404如前(例如类似于图1)配置成提供快变电流或动态电流405。总电流需量或负载电流(例如,耦合到LDO电压调节器404的处理核心的总电流需量或负载电流)是漏电流403与动态电流405的总和。LDO电压调节器404可维持足够余量以便仅供应动态电流405,所述余量低于可供应总电流需量的余量电压。因此,可减小示范性LDO电压调节器404的余量,同时满足处理核心的总电流需量。
在一些方面中,可通过再使用现有的未使用的功率磁头开关(例如,图1的常规功率磁头开关106a-m,当对应的处理核心102a-m正供应有通过相应LDO电压调节器104a-m的电流时)以处置处理核心或任何其它负载的缓慢电流变化来配置漏电流供应源402。
在一些方面中,通过考虑漏电流403的慢变性质来配置漏电流供应源402。漏电流403为慢变电流,是因为其仅取决于以下参数:温度、电压及过程变化。这些参数的性质简略解释如下。关于温度,不能容易地控制裸片上的温度变化,因为其是以环境温度和集成在裸片上的组件的活动量为基础。然而,温度变化相对于操作集成电路的速度是缓慢的,从而允许集成电路有足够的时间来适应温度变化。现在考虑到电压,电压变化是更可控的,但达到新电压设定点所花费的时间还主要与集成电路的速度有关。最后,可影响漏电流的过程变化在裸片内几乎是静止的,因为所述过程可最多在裸片之间有所不同,或很可能在晶片之间或在批次之间有所不同。因此,基于诸如温度、电压及过程变化的参数的漏电流变化相对缓慢。漏电流供应源402的示范性实施方案利用漏电流的慢变性质,如本发明的以下部分中将解释。
现参考图4B,其说明系统400的漏电流供应源402和LDO电压调节器404的更详细框图。漏电流供应源402包含漏电流传感器406、模/数转换器(ADC)408、有限状态机(FSM)410和包括一或多个PMOS晶体管412a-p的漏电流供应电路412。漏电流传感器406配置成感测集成系统400的半导体裸片的基于上述参数的漏电流(模拟值),其也被称作裸片上的对应过程、电压及温度(PVT)拐点。ADC 408配置成将所感测的漏电流数字化。举例来说,ADC 408可输出特定二进制值或数字代码,其为对所感测漏电流的数字编码。
FSM 410可包含任何逻辑(例如状态机),其可用于确定对应于数字代码的PMOS晶体管的数目,所述PMOS晶体管将以组合形式而能够供应所需感测到的漏电流。因此,FSM410可用于基于由ADC 408供应的对应于由漏电流传感器406感测到的漏电流的数字代码而选择性地导通漏电流供应电路412中的对应数目的PMOS晶体管412a-p。在示范性方面中,可针对特定参数和最大供应电压值(例如使用查询表)来校准漏电流供应源402。一旦经过校准,漏电流传感器406可追踪温度和电压的变化,以输出基于这些追踪到的变化的所感测漏电流。相对应地,可修改由ADC 408输出的数字代码,并且FSM 410可用于分别基于所感测漏电流是否已增加或减小来导通或关断漏电流供应电路412的一个或多个额外PMOS晶体管412a-p。举例来说,待接通的PMOS晶体管412a-p的数目一般针对从ADC 408接收的数字代码的较高值较高且针对数字代码的较低值较低。因此,FSM 410通常可配置成指示相应地基于数字代码的较高或较低值而增加或减少PMOS晶体管412a-p的数目。以此方式,由漏电流供应源402供应的漏电流可基于温度变化调整。
LDO电压调节器404的配置与参考图1到2所论述的常规LDO电压调节器104a-m类似。在不详尽重复对LDO电压调节器104a-m的类似特征的描述的情况下,LDO电压调节器404接受输入电压Vin 428(其可为正或最大供应电压,例如图1的的VDD 108),并提供输出电压Vout 430到其负载432,所述输出电压是低于输入电压Vin 428的稳定电压。在一些方面中,负载432可为处理核心(例如,核心102a-m中的任一者)。LDO电压调节器404也供应有参考电压Vref 422,其为一个到运算放大器424的输入,而到运算放大器424的另一输入为经由反馈路径提供的输出电压430。运算放大器424的输出驱动PMOS晶体管426的栅极,且LDO电压调节器404的余量电压(即,Vin 428减Vout 430)对应于PMOS晶体管426的漏极到源极电压(Vds)。如先前描述,与常规LDO电压调节器104a-m相比,供应到负载432的电流并非完全由LDO电压调节器404提供。相反,LDO电压调节器404可仅提供快变动态电流到负载432,而慢变漏电流由漏电流供应源402供应(其中,所供应漏电流的量或量值是基于相对应负载432或处理核心的漏电流需量,并与在漏电流供应电路412中接通的PMOS晶体管412a-p的数目成比例)。因此,与常规LDO电压调节器104a-m相比,示范性LDO电压调节器404的余量电压可有利地减小,从而允许有较大数目的DVFS状态。
现参考图5A到E,其说明漏电流传感器406的若干实例实施方案。一般来说,漏电流传感器406被设计成追踪跨越大范围温度及过程拐点的变化,以精确感测漏电流随着温度及过程拐点变化的变化。如先前所述,基于电压的漏电流变化可获自查找表(未专门示出)。举例来说,一旦已基于温度及过程拐点来调整漏电流,那么可校准漏电流传感器406(例如基于查找表),以例如基于Vin 428及Vout 430的变化来调整所感测漏电流。因此,在一些方面中,负载432(例如处理核心,如核心102a-m)的漏电流需量可由漏电流供应源402精确供应,以满足相对应的LDO电压调节器404所需的特定余量电压(即,Vin 428减Vout 430)。相应地,在一些方面中,通过漏电流传感器406感测的漏电流可由FSM 410处理,以便确定将在漏电流供应电路412中导通的PMOS晶体管412a-p的相对应数目。
现参考图5A,其展示漏电流传感器406的第一实施方案。图5A的漏电流传感器406包括环形振荡器500,其包含以环连接的奇数个(例如三个或多于三个)反相器502a-m,其中反相器502m的输出例如经由反馈路径512连接到反相器502a的输入。反相器502a-m为电流饥饿型,其中通过其的电流受限。举例来说,反相器502a-m基于磁头开关、脚踏开关或其组合而为电流饥饿型。如图所示,通过反相器502a-m的电流由相对应的PMOS晶体管或p沟道场效应晶体管(PFET)504a-m(其将正供应电压VDD 508耦合到相应反相器502a-m)和相对应的NMOS晶体管或n沟道场效应晶体管(NFET)506a-m(其将相应反相器502a-m耦合到接地510)限制。因此,PFET 504a-m被配置成(通过将其栅极端系结到其源极端)关断的磁头开关,并且只有通过其的电流是漏电流。类似地,NFET 506a-m被配置成(通过将其栅极端系结到其源极端)关断的脚踏开关,并且只有通过其的电流是漏电流。相应地,仅允许漏电流通过相对应的反相器502a-m,致使所述反相器为电流饥饿型。
考虑第一电流饥饿型反相器(例如反相器502a),例如,在反相器502a的输入切换到“1”时,反相器502a的输出将通过相对应的第一NFET(即,NFET 506a)的漏电流放电。另一方面,在反相器502a的输入为“0”时,反相器502a的输出将通过相对应的第一PFET(即,PFET504a)的漏电流充电。因此可见,通过PFET 504a及NFET 506a的漏电流控制反相器502a的输出的爬升率(即,反相器502a的输出上升或下降的速率)。类似地,通过相对应的PFET 504a-m和NFET 506a-m的漏电流来控制反相器502a-m中的每一者的输出的爬升率。因此,振荡器500切换或振荡的频率取决于通过反相器502a-m的漏电流。在漏电流例如由于温度增加而增加时,环形振荡器500的频率增加。如果例如关于系统400的特定过程拐点使得漏电流较小,那么环形振荡器500的频率将较慢,而如果过程拐点使得漏电流较大,那么环形振荡器500的频率将较高。相应地,发现环形振荡器500的频率是基于漏电流而变化。更具体地说,发现环形振荡器500的频率与漏电流成比例。
参考图6,其展示包括实例环形振荡器(例如图5A的环形振荡器500)的归一化环形振荡器(RO)频率602对归一化核心漏电流604的曲线的图表600。图表600包含例如基于模拟模型针对不同温度标绘的过程拐点(例如,缓慢-缓慢(ss)、快速-快速(ff)、典型-典型(tt)的样本点。处理器核心可用大量连接到正或最大电源供应(例如Vdd 108)及接地电压的p沟道及n沟道装置(例如,p沟道场效应晶体管或“PFET”和n沟道场效应晶体管或“NFET”)建模,且可获得包括PFET及NFET的此模型的核心漏电流。核心漏电流接着可相对于由参考标号606特别鉴别的典型-典型(tt)拐点(例如其中温度为110℃)而归一化。在x轴上将漏电流的归一化值标绘为归一化核心漏电流604。在y轴上,在不同温度下针对各种过程拐点标绘漏电流传感器406的频率。对应于其中归一化核心漏电流604为1的tt拐点606,归一化RO频率602在110℃下也为1。从图表600来看,针对在变温下取样的不同过程拐点,归一化RO频率602的变化与归一化核心漏电流604的变化成基本线性关系。
返回到图5A,漏电流传感器406配置成使用诸如图6的图表600(例如,RO频率与漏电流的基本线性关系)的模型,并通过测量环形振荡器500的频率来感测漏电流。图5B到E说明类似地配置成感测漏电流的漏电流传感器406的替代实施方案。现将在以下部分中简略解释这些替代实施方案。
在图5B中,展示包括环形振荡器520的漏电流传感器406的第二实施方案。在环形振荡器520中,三个或多于三个反相器502a-m以环方形式与反馈路径512连接,与环形振荡器500中一样。但是,在环形振荡器520中,由PFET 504a-m形成的相对应的磁头开关和由NFET 506a-m形成的脚踏开关并未关断。确切地说,使尺寸小于图5A的相对应的PFET 504a-m和NFET 506a-m的图5B的PFET 504a-m和NFET 506a-m基于额外电路而供应漏电流到反相器502a-m(所述额外电路可用于补偿图5B中的PFET 504a-m和NFET 506a-m的较小尺寸)。额外电路包含(例如)包括连接到PFET 504a-m的PFET 528(其栅极连接到其漏极端)和NFET漏电装置522(其栅极连接到其源极端)的第一偏压电路,以便偏压PFET 504a-m的栅极电压,使得漏电流流过PFET 504a-m。类似地,额外电路还包含包括连接到NFET 506a-m的PFET漏电装置524(其栅极连接到其源极端)和NFET漏电装置526(其栅极连接到其漏极端)的第二偏压电路,以便偏压NFET506a-m的栅极电压,使得漏电流流过NFET 506a-m。第一和第二偏压电路可以用于额外控制通过反相器502a-m的漏电流。
在图5C到E中所展示的漏电流传感器406的实施方案中,反相器是包括正和负输入及输出的差分反相器。图5F到G说明可用于图5C到E中所展示的漏电流传感器406的实施方案中的实例差分反相器的详细实施方案。为了使图5C到E中所展示的漏电流传感器406的实施方案中的环形振荡器振荡,每一差分反相器经连接以便输出从其输入逆变。在这些实施方案中,差分设计的优点在于所感测的漏电流不受电力供应噪声影响,这又意味着振荡频率仅仅取决于漏电流偏压而不取决于电力供应。因此,简化漏电流传感器406的校准。这简化了校准阶段。
举例来说,图5C说明包括环形振荡器530的漏电流传感器406的第三实施方案。环形振荡器530的三个或多于三个差分反相器532a-m具有一个反相输入和一个反相输出,其中差分反相器532m的非反相输出经由反馈路径538连接到差分反相器532a的反相输入,且差分反相器532m的反相输出经由反馈路径537连接到差分反相器532a的非反相输入。差分反相器532a-m可以至少两个方式例如基于其是经由PFET(例如PFET 534b)耦合到正供应电压还是经由NFET(例如NFET 536a)耦合到接地而配置。在环形振荡器530的环形网络中,差分反相器532a-m可在第一与第二配置之间交替。现将参考图5F到G来描述差分反相器的这两个配置。
图5F展示可对应于差分反相器532a的示范性差分反相器的第一构配置。如同差分反相器532a,还展示于图5C中的差分反相器532c可类似地以第一配置来配置。类似地,每个其它差分反相器可以第一配置来配置。如图5F中所展示,差分反相器532a可包含由NFET N1及PFET P1形成的第一反相器和由NFET N2及PFET P2形成的第二反相器。PFET P1及P2可为二极管耦合的,其中其栅极端连接到其漏极端。负输出532a_no可在PFET P1的漏极端处导出,且正输出532a_po可在PFET P2的漏极端处导出。正输入532a_pi可耦合到NFET N1的栅极端,且负输入532a_ni可耦合到NFET N2的栅极端。因此,现结合参考图5C及5F,可见反馈路径537耦合到正输入532a_pi且反馈路径538耦合到负输入532a_ni;而负输出532a_no耦合到电线571且正输出532a_po耦合到电线573。
图5G展示对应于差分反相器532b的另一示范性差分反相器的第二配置。虽然并未明确说明具有类似配置的其它反相器,但差分反相器532a-m的每个其它差分反相器可类似地以第二配置来配置。如图5G中所展示,差分反相器532b可包含由NFET N3及PFET P3形成的第三反相器和由NFET N4及PFET P4形成的第四反相器。NFET N3及N4可为二极管耦合的,其中其栅极端连接到其漏极端。负输出532b_no可在NFET N3的漏极端处导出,且正输出532b_po可在NFET N4的漏极端处导出。正输入532b_pi可耦合到PFET P3的栅极端,且负输入532b_ni可耦合到PFET P4的栅极端。因此,现结合参考图5C及5G,可见电线571耦合到正输入532b_pi且电线573耦合到负输入532b_ni;而负输出532b_no耦合到电线575且正输出532b_po耦合到电线577。
就差分反相器532a-m的以上配置来说,在类似于图5B的图5C中可见,包括PFET528及NFET漏电装置522的第一偏压电路连接到PFET(例如PFET 534b),其耦合到具有第二配置的差分反相器,例如差分反相器532b;而包括PFET漏电装置524及NFET漏电装置522的第二偏压电路耦合到NFET(例如NFET 536a、536c),其耦合到具有第一配置的差分反相器,例如差分反相器532a、532c。在环形振荡器530中,PFET 534b的漏电流控制具有第二配置的差分反相器中的信号的上升和下降,而NFET漏电装置522控制由第一配置形成的差分反相器的信号的上升和下降。在替代实施方案中,对第一和第二配置的控制也可颠倒。包括差分反相器532m的末级环形振荡器530经展示为连接到PFET 534m和NFET 536m两者,以便展现NFET或PFET差分对可用于替代实施方案。
图5D展示包括环形振荡器540的漏电流传感器406的第四实施方案,所述环形振荡器包括参考图5C的环形振荡器530描述的类型的三个或多于三个的差分反相器532a-m。在图5D中,仅展示NFET 536a-m,其用于控制通过以图5F中所展示的第一配置来配置的差分反相器532a-m的漏电流。替代NFET 536a-m可以不同偏压电压来偏压。举例来说,NFET 536a、536c等是以由第二偏压电路提供的第一偏压电压来偏压,且NFET 536b和未由第一偏压电压偏压的每个其它NFET是以由第二偏压电路提供的第二偏压电压来偏压。第一和第二偏压电路的电流由包括PFET 544及NFET 542的电流镜供应,如图所示。
图5E展示包括环形振荡器550的漏电流传感器406的第五实施方案,所述环形振荡器包括参考图5C到D的环形振荡器530及540描述的类型的三个或多于三个的差分反相器532a-m。并且,在图5E中,仅NFET 536a-m耦合到全部以图5F的第一配置来配置的差分反相器532a-m,以控制通过差分反相器532a-m的漏电流。包括PFET 564、552、554、556的偏压电路,及漏电装置524和NFET漏电装置522、558、562及526为NFET 536a-m提供偏压电压。更具体地说,用于所有NFET 536a-m的偏压电压是由NFET漏电装置522和PFET漏电装置524供应的偏压电压的总和。PFET 564和552构成第一电流镜,以对NFET漏电装置522进行镜射。NFET562和558及PFET 556和554构成第二电流镜,以对PFET漏电装置524进行镜射。由第一和第二电流镜镜射的电流的总和是通过将PFET 554和552的漏极耦合到NFET 526的漏极而获得的。这个总和用于为NFET 536a-m提供前述偏压电压。
返回参考图4B,使用图5A到E中所展示的漏电流传感器406的以上五个实施方案中的任一者或任何其它合适的替代实施方案,将所感测漏电流(基于环形振荡器频率测量)供应到ADC 408,如先前所提及。ADC 408供应对应于所感测漏电流的数字代码。基于数字代码的值,前述状态机FSM 410可用于确定在漏电流供应电路412中导通的一或多个PMOS晶体管412a-p的数目。
相应地,将了解,示范性方面包含用于执行本文揭示的过程、函数和/或算法的各种方法。举例来说,图7说明操作低压差(LDO)电压调节器的方法700。方法700可包含以下方面。
在框702中,方法700包含确定LDO电压调节器的负载的漏电流的需量。举例来说,使用漏电流传感器406,可获得LDO电压调节器404的负载432的漏电流需量(其中,如将想到,LDO电压调节器404可配置成接收最大供应电压并提供稳定电压到负载432)。漏电流传感器406可根据参考图5A到E所展示和描述的实例实施方案中的任一者来配置。
在框704中,方法700包括从漏电流供应源供应漏电流以满足LDO电压调节器的负载的漏电流需量。举例来说,来自图4A的漏电流403可从漏电流供应源402供应到负载432。更具体地说,FSM 410可基于由ADC 408供应的数字代码导通漏电流供应电路412中恰当数目的PMOS晶体管412a-p,所述数字代码表示由漏电流传感器406感测的电流的量。以此方式,LDO电压调节器404可设计成仅供应动态或快变电流到负载432,且因此LDO电压调节器404的余量电压(即最大供应电压与稳定电压之间的差)可有利地减小,其又可增加可用于负载432的DVFS状态的数目。
此外,还将理解,本发明的一或多个方面涉及一种系统(例如系统400,其可为多核处理系统或其它集成电路),其包含用于调节负载的电压的装置,其中所述用于调节负载的电压的装置包括用于接收最大供应电压的装置和用于提供稳定电压到负载的装置。举例来说,用于调节负载的电压的装置可为用于基于接收最大供应电压或输入电压Vin 428(例如,其可为图1中所展示的VDD 108)及提供输出电压Vout 430(其为低于输入电压Vin 428的稳定电压)供应稳定电压到负载432的LDO电压调节器404。
所述系统可进一步包含用于确定负载的漏电流需量的装置,其可包含用于基于与负载有关的温度、电压及过程拐点感测LDO电压调节器的负载的漏电流需量的装置。举例来说,用于确定负载的漏电流需量的装置可包含漏电流传感器406,其包括用于基于与负载有关的温度、电压及过程拐点确定漏电流的环形振荡器(例如,图5A到E中所展示的环形振荡器500到550)。另外,可提供用于将所感测漏电流需量转换成数字代码的装置,例如ADC408。
所述系统可进一步包含用于供应漏电流以满足负载的漏电流需量的装置,其可包含(例如)用于确定待接通以便供应负载的漏电流需量的p沟道金属氧化物半导体(PMOS)晶体管的数目的装置。举例来说,用于供应漏电流的装置可包括漏电流供应电路412,其包括一或多个PMOS晶体管412a-p,且FSM 410可包括用于基于从ADC 408接收的数字代码确定在漏电流供应电路412中待接通以满足漏电流需量的PMOS晶体管412a-p的数目的装置。
现将关于图8论述其中可部署示范性漏电流供应源402的实例设备。图8展示根据示范性方面配置的无线装置800的框图。无线装置800包含系统400,其可为包括一或多个处理核心的处理系统。在图8中,漏电流供应源402经展示为供应漏电流403,所述漏电流供应源向LDO电压调节器404提供电流辅助,所述LDO电压调节器供应动态电流405到负载,所述负载可为系统400的处理核心或其它子系统。系统400可通信耦合到810。
图8还展示耦合到系统400和显示器828的显示器控制器826。译码器/解码器(编解码器)834(例如,音频和/或语音编解码器)可耦合到系统400。还说明了其它组件,例如无线控制器840(其可包含调制解调器)。扬声器836和麦克风838可耦合到编解码器834。图8还指示无线控制器840可耦合到无线天线842。在特定方面中,系统400、显示器控制器826、存储器810、编解码器834和无线控制器840包含在系统级封装或芯片上系统装置822中。
在特定方面中,输入装置830和电力供应器844耦合到芯片上系统装置822。此外,在特定方面中,如图8中所说明,显示器828、输入装置830、扬声器836、麦克风838、无线天线842和电力供应器844在芯片上系统装置822外部。然而,显示器828、输入装置830、扬声器836、麦克风838、无线天线842和电力供应器844中的每一者可耦合到芯片上系统装置822的组件,例如接口或控制器。
应注意,虽然图8描绘了无线通信装置,但系统400及存储器810还可集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元、移动电话、计算机或其它类似装置中。
所属领域的技术人员将了解,可使用多种不同技术及技艺中的任一者来表示信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
此外,所属领域的技术人员将了解,结合本文所揭示方面而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清晰地说明硬件与软件的这种可互换性,上文已大体就其功能性来描述了各种说明性组件、块、模块、电路和步骤。此类功能性是实施为硬件还是软件取决于特定应用和施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性,但这样的实施决策不应被解释为会引起脱离本发明的范围。
结合本文中所揭示的方面描述的方法、序列和/或算法可直接以硬件、以由处理器执行的软件模块或以硬件和软件模块的组合来体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可卸除磁盘、CD-ROM,或所属领域中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器,使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代例中,存储媒体可与处理器成一体式。
相应地,本发明的一方面可包含体现用于减小LDO电压调节器的余量电压的方法的计算机可读媒体。因此,本发明不限于所说明的实例,且任何用于执行本文中所描述的功能性的装置包含于本发明的方面中。
虽然前述揭示内容展示本发明的说明性方面,但应注意,在不脱离如所附权利要求书界定的本发明的范围的情况下,可在其中做出各种改变和修改。无需以任何特定次序来执行根据本文中所描述的本发明的方面的方法权利要求的功能、步骤和/或动作。此外,虽然可能以单数形式描述或主张本发明的元件,但除非明确陈述限于单数形式,否则也涵盖复数形式。
Claims (25)
1.一种操作低压差LDO电压调节器的方法,所述方法包括:
确定所述LDO电压调节器的负载的漏电流需量;及
从漏电流供应源供应漏电流以满足所述LDO电压调节器的所述负载的所述漏电流需量。
2.根据权利要求1所述的方法,其包括接收最大供应电压作为所述LDO电压调节器的输入及提供输出电压到所述LDO电压调节器的所述负载,其中从漏电流供应源供应所述漏电流包括减小所述LDO电压调节器的余量电压,其中所述LDO电压调节器的所述余量电压是所述最大供应电压与提供到所述LDO电压调节器的所述负载的所述输出电压之间的差。
3.根据权利要求1所述的方法,其中确定所述LDO电压调节器的所述负载的所述漏电流需量包括基于与所述负载有关的温度、电压及过程拐点感测所述负载的漏电流。
4.根据权利要求3所述的方法,其进一步包括基于所述负载的所述感测到的漏电流确定环形振荡器的频率。
5.根据权利要求1所述的方法,其进一步包括将所述感测到的漏电流转换成数字代码。
6.根据权利要求5所述的方法,其进一步包括根据所述数字代码确定待接通以从所述
漏电流供应源供应所述漏电流的p沟道金属氧化物半导体PMOS晶体管的数目。
7.根据权利要求6所述的方法,其包括针对所述数字代码的较高值增加待接通的PMOS晶体管的所述数目及针对所述数字代码的较低值减小待接通的PMOS晶体管的所述数目。
8.根据权利要求1所述的方法,其中所述LDO电压调节器的所述负载为多核处理系统的处理核心。
9.一种设备,其包含:
漏电流供应源,其包括:
漏电流传感器,其配置成确定低压差LDO电压调节器的负载的漏电流需量;
及漏电流供应电路,其配置成供应漏电流以满足所述LDO电压调节器的所述负载的所述漏电流需量。
10.根据权利要求9所述的设备,其中所述低压差LDO电压调节器配置成接收最大供应电压并提供输出电压到所述LDO电压调节器的所述负载。
11.根据权利要求10所述的设备,其中所述漏电流供应源配置成减小所述LDO电压调节器的余量电压,其中所述LDO电压调节器的所述余量电压是所述最大供应电压与提供到所述LDO电压调节器的所述负载的所述输出电压之间的差。
12.根据权利要求9所述的设备,其中所述漏电流传感器配置成基于与所述负载有关的温度、电压及过程拐点感测所述LDO电压调节器的所述负载的所述漏电流需量。
13.根据权利要求12所述的设备,其中所述漏电流传感器包括环形振荡器,其中所述环形振荡器的频率是基于所述负载的所述感测到的漏电流需量。
14.根据权利要求13所述的设备,其中所述环形振荡器包括奇数个以环形连接的反相器。
15.根据权利要求14所述的设备,其中所述反相器基于磁头开关、脚踏开关或其组合而为电流饥饿型,其配置成仅允许漏电流通过。
16.根据权利要求14所述的设备,其中所述反相器是差分反相器。
17.根据权利要求12所述的设备,其中所述漏电流传感器包括模/数转换器ADC,其配置成将所述感测到的漏电流需量转换成数字代码。
18.根据权利要求12所述的设备,其进一步包括有限状态机FSM,其配置成根据所述数字代码确定待接通以便从所述漏电流供应电路供应所述漏电流的p沟道金属氧化物半导体PMOS晶体管的数目。
19.根据权利要求18所述的设备,其中待接通的PMOS晶体管的所述数目针对所述数字代码的较高值较高,且待接通的PMOS晶体管的所述数目针对所述数字代码的较低值较低。
20.根据权利要求9所述的设备,其中所述LDO电压调节器的所述负载为多核处理系统的处理核心。
21.根据权利要求9所述的设备,其集成到选自由以下组成的群组的装置中:机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元、移动电话及计算机。
22.一种系统,其包括:
用于确定用于调节电压的装置的负载的漏电流需量的装置;及
用于供应漏电流以满足所述负载的所述漏电流需量的装置。
23.根据权利要求22所述的系统,其中所述用于确定所述负载的所述漏电流需量的装置包括用于基于与所述负载有关的温度、电压及过程拐点感测所述负载的所述漏电流需量的装置。
24.根据权利要求23所述的系统,其进一步包括用于将所述感测到的漏电流需量转换成数字代码的装置。
25.根据权利要求24所述的系统,其进一步包括用于根据所述数字代码确定待接通以便供应所述负载的所述漏电流需量的p沟道金属氧化物半导体PMOS晶体管的数目的装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/860,717 US9625924B2 (en) | 2015-09-22 | 2015-09-22 | Leakage current supply circuit for reducing low drop-out voltage regulator headroom |
US14/860,717 | 2015-09-22 | ||
PCT/US2016/050747 WO2017053077A1 (en) | 2015-09-22 | 2016-09-08 | Leakage current supply circuit for reducing low drop-out voltage regulator headroom |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108027625A true CN108027625A (zh) | 2018-05-11 |
CN108027625B CN108027625B (zh) | 2020-07-17 |
Family
ID=56943968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680054174.3A Active CN108027625B (zh) | 2015-09-22 | 2016-09-08 | 用于减小低压差电压调节器余量的漏电流供应电路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9625924B2 (zh) |
EP (1) | EP3353618B1 (zh) |
JP (1) | JP2018528547A (zh) |
KR (1) | KR20180054766A (zh) |
CN (1) | CN108027625B (zh) |
BR (1) | BR112018005727A2 (zh) |
WO (1) | WO2017053077A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109979514A (zh) * | 2019-03-12 | 2019-07-05 | 苏州无离信息技术有限公司 | 一种rom漏电补偿电路及其设计方法和调节方法 |
CN113672024A (zh) * | 2021-07-21 | 2021-11-19 | 北京时代民芯科技有限公司 | 一种应用于低功耗ldo的漏电流补偿电路及方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10181358B2 (en) | 2016-10-26 | 2019-01-15 | Mediatek Inc. | Sense amplifier |
KR20210015332A (ko) | 2019-08-01 | 2021-02-10 | 삼성전자주식회사 | 시스템 온 칩 및 이를 포함하는 전자 장치 |
EP4109216A1 (en) | 2021-06-21 | 2022-12-28 | Samsung Electronics Co., Ltd. | System-on-chip including low-dropout regulator |
US11705897B2 (en) * | 2021-10-06 | 2023-07-18 | Qualcomm Incorporated | Delay line with process-voltage-temperature robustness, linearity, and leakage current compensation |
CN113965060B (zh) * | 2021-10-25 | 2023-08-25 | 中国电子科技集团公司第二十四研究所 | 一种应用于ldo芯片的泄漏电流消除电路及消除方法 |
US11886275B2 (en) * | 2022-06-21 | 2024-01-30 | Microsoft Technology Licensing, Llc | Efficient system on chip power delivery with adaptive voltage headroom control |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5410278A (en) * | 1991-12-19 | 1995-04-25 | Sharp Kabushiki Kaisha | Ring oscillator having a variable oscillating frequency |
US5568103A (en) * | 1994-12-28 | 1996-10-22 | Mitsubishi Electric Engineering Co., Ltd. | Current control circuit of ring oscillator |
CN1380696A (zh) * | 2001-04-11 | 2002-11-20 | 株式会社东芝 | 半导体集成电路 |
CN101064894A (zh) * | 2006-04-25 | 2007-10-31 | 联发科技股份有限公司 | 用以减少系统的电力消耗的装置及方法 |
US20110043295A1 (en) * | 2007-03-19 | 2011-02-24 | Nec Electronics Corporation | Semiconductor device having an ESD protection circuit |
CN102361449A (zh) * | 2004-05-19 | 2012-02-22 | 阿尔特拉公司 | 用于调整集成电路性能的设备和方法 |
US20130106524A1 (en) * | 2011-11-01 | 2013-05-02 | Nvidia Corporation | System and method for examining leakage impacts |
US20140266103A1 (en) * | 2013-03-15 | 2014-09-18 | Qualcomm Incorporated | Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator |
KR20150069408A (ko) * | 2013-12-13 | 2015-06-23 | 강원대학교산학협력단 | Sdm을 이용한 디지털 제어 방식의 ldo 레귤레이터 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4071378B2 (ja) | 1998-11-17 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体回路装置 |
US6979984B2 (en) | 2003-04-14 | 2005-12-27 | Semiconductor Components Industries, L.L.C. | Method of forming a low quiescent current voltage regulator and structure therefor |
US7659772B2 (en) | 2005-01-06 | 2010-02-09 | Nec Corporation | Semiconductor integrated circuit device |
EP1965283B1 (en) | 2007-02-27 | 2010-07-28 | STMicroelectronics Srl | Improved voltage regulator with leakage current compensation |
EP2075696A3 (en) * | 2007-05-10 | 2010-01-27 | Texas Instruments Incorporated | Interrupt- related circuits, systems and processes |
US7852061B2 (en) * | 2007-10-01 | 2010-12-14 | Silicon Laboratories Inc. | Band gap generator with temperature invariant current correction circuit |
US7528590B2 (en) * | 2007-10-01 | 2009-05-05 | Silicon Laboratories Inc. | DC/DC boost converter with pulse skipping circuitry |
US8812879B2 (en) | 2009-12-30 | 2014-08-19 | International Business Machines Corporation | Processor voltage regulation |
WO2012003871A1 (en) | 2010-07-07 | 2012-01-12 | Epcos Ag | Voltage regulator and a method for reducing an influence of a threshold voltage variation |
US8836303B2 (en) * | 2010-12-21 | 2014-09-16 | St-Ericsson Sa | Active leakage consuming module for LDO regulator |
EP2648061B1 (en) | 2012-04-06 | 2018-01-10 | Dialog Semiconductor GmbH | Output transistor leakage compensation for ultra low-power LDO regulator |
GB201314939D0 (en) * | 2013-08-21 | 2013-10-02 | Advanced Risc Mach Ltd | Power signal interface |
-
2015
- 2015-09-22 US US14/860,717 patent/US9625924B2/en active Active
-
2016
- 2016-09-08 KR KR1020187010870A patent/KR20180054766A/ko unknown
- 2016-09-08 BR BR112018005727A patent/BR112018005727A2/pt not_active Application Discontinuation
- 2016-09-08 WO PCT/US2016/050747 patent/WO2017053077A1/en active Application Filing
- 2016-09-08 CN CN201680054174.3A patent/CN108027625B/zh active Active
- 2016-09-08 EP EP16767120.5A patent/EP3353618B1/en active Active
- 2016-09-08 JP JP2018513879A patent/JP2018528547A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5410278A (en) * | 1991-12-19 | 1995-04-25 | Sharp Kabushiki Kaisha | Ring oscillator having a variable oscillating frequency |
US5568103A (en) * | 1994-12-28 | 1996-10-22 | Mitsubishi Electric Engineering Co., Ltd. | Current control circuit of ring oscillator |
CN1380696A (zh) * | 2001-04-11 | 2002-11-20 | 株式会社东芝 | 半导体集成电路 |
CN102361449A (zh) * | 2004-05-19 | 2012-02-22 | 阿尔特拉公司 | 用于调整集成电路性能的设备和方法 |
CN101064894A (zh) * | 2006-04-25 | 2007-10-31 | 联发科技股份有限公司 | 用以减少系统的电力消耗的装置及方法 |
US20110043295A1 (en) * | 2007-03-19 | 2011-02-24 | Nec Electronics Corporation | Semiconductor device having an ESD protection circuit |
US20130106524A1 (en) * | 2011-11-01 | 2013-05-02 | Nvidia Corporation | System and method for examining leakage impacts |
US20140266103A1 (en) * | 2013-03-15 | 2014-09-18 | Qualcomm Incorporated | Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator |
KR20150069408A (ko) * | 2013-12-13 | 2015-06-23 | 강원대학교산학협력단 | Sdm을 이용한 디지털 제어 방식의 ldo 레귤레이터 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109979514A (zh) * | 2019-03-12 | 2019-07-05 | 苏州无离信息技术有限公司 | 一种rom漏电补偿电路及其设计方法和调节方法 |
CN113672024A (zh) * | 2021-07-21 | 2021-11-19 | 北京时代民芯科技有限公司 | 一种应用于低功耗ldo的漏电流补偿电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
US9625924B2 (en) | 2017-04-18 |
KR20180054766A (ko) | 2018-05-24 |
US20170083031A1 (en) | 2017-03-23 |
EP3353618A1 (en) | 2018-08-01 |
JP2018528547A (ja) | 2018-09-27 |
BR112018005727A2 (pt) | 2018-10-09 |
WO2017053077A1 (en) | 2017-03-30 |
CN108027625B (zh) | 2020-07-17 |
EP3353618B1 (en) | 2021-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108027625A (zh) | 用于减小低压差电压调节器余量的漏电流供应电路 | |
Tang et al. | Low-power fast-transient capacitor-less LDO regulator with high slew-rate class-AB amplifier | |
JP7316327B2 (ja) | 低ドロップアウトレギュレータ | |
US20170126329A1 (en) | Wideband low dropout voltage regulator with power supply rejection boost | |
US8810224B2 (en) | System and method to regulate voltage | |
EP3422135B1 (en) | Method and apparatus reduced switch-on rate low dropout regulator (ldo) bias and compensation | |
US20120176109A1 (en) | Voltage Regulator | |
US20140253089A1 (en) | Apparatus and methods for switching regulator current sensing | |
Heng et al. | A low-power high-PSRR low-dropout regulator with bulk-gate controlled circuit | |
CN108427028B (zh) | 一种用于监控反向电压的半导体器件 | |
US8289090B2 (en) | Amplitude control for oscillator | |
CN110730935B (zh) | 用于向负载提供电压的电路、操作稳压器的方法和稳压器 | |
US9996100B2 (en) | Current reference circuit and semiconductor integrated circuit including the same | |
KR101800523B1 (ko) | 피드-포워드 및 피드백 제어를 갖는 전압 조정기 | |
Yoon et al. | Fully integrated digitally assisted low-dropout regulator for a NAND flash memory system | |
CN103620684B (zh) | 感测电路 | |
JP2015050648A (ja) | 逆流防止スイッチ及び電源装置 | |
CN203491978U (zh) | 输出级电路、ab类放大器及电子设备 | |
Koh et al. | A 5-V dynamic class-c paralleled single-stage amplifier with near-zero dead-zone control and current-redistributive rail-to-rail gm-boosting technique | |
Chong et al. | A quiescent power-aware low-voltage output capacitorless low dropout regulator for SoC applications | |
Yeo et al. | A capacitorless low-dropout regulator with enhanced slew rate and 4.5-μ A quiescent current | |
US11789478B2 (en) | Voltage regulator with supply noise cancellation | |
JP4741886B2 (ja) | レギュレータ回路 | |
KR101089849B1 (ko) | 씨모스(cmos) 회로에 적합한 전압 레귤레이터 | |
US8576011B2 (en) | Amplifier with high power supply noise rejection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |