CN107766284A - 一种基于片外缓存的流水统计方法和统计芯片 - Google Patents

一种基于片外缓存的流水统计方法和统计芯片 Download PDF

Info

Publication number
CN107766284A
CN107766284A CN201710813179.6A CN201710813179A CN107766284A CN 107766284 A CN107766284 A CN 107766284A CN 201710813179 A CN201710813179 A CN 201710813179A CN 107766284 A CN107766284 A CN 107766284A
Authority
CN
China
Prior art keywords
statistics
ram
address
chip
cumulative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710813179.6A
Other languages
English (en)
Other versions
CN107766284B (zh
Inventor
陈水忠
陈腾
孟晶
刘长辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luoyang Institute of Electro Optical Equipment AVIC
Original Assignee
Luoyang Institute of Electro Optical Equipment AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luoyang Institute of Electro Optical Equipment AVIC filed Critical Luoyang Institute of Electro Optical Equipment AVIC
Priority to CN201710813179.6A priority Critical patent/CN107766284B/zh
Publication of CN107766284A publication Critical patent/CN107766284A/zh
Application granted granted Critical
Publication of CN107766284B publication Critical patent/CN107766284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7846—On-chip cache and off-chip main memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种基于片外缓存的流水统计方法和统计芯片，统计芯片连接缓存芯片，统计芯片根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。本发明通过内部随机存取存储器存储需要统计的地址以及统计累加值，弥补因通过外部缓存芯片读取数据的延迟。

Description

一种基于片外缓存的流水统计方法和统计芯片
技术领域
本发明涉及一种基于片外缓存的流水统计方法和统计芯片。
背景技术
在图像处理以及网络数据处理中经常要对数据进行统计，随着图像分别率的不断提高以及网络速率的不断提高、网络数据种类的不断增加，需要统计的数据量越来越大，统计的速率要求也越来越高。
对于统计芯片来说，统计芯片内部随机存取存储器(Random-Access Memory，RAM)资源比较有限，通过RAM进行数据统计存在RAM存储量的限制。因此，通常需要通过外接缓存芯片实现缓存空间的扩充，如图1所示，通过统计芯片外接一个缓冲芯片，缓冲芯片作为外部存储器使用。然而，外部存储器的数据写入以及读取的延迟比较大，不利于统计芯片实现高速数据统计。
发明内容
本发明的目的是提供一种基于片外缓存的流水统计方法，用于解决的采用片外缓存延迟大的问题。
为实现上述目的，本发明的方案包括：
一种基于片外缓存的流水统计方法，步骤如下：
根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，RAM矩阵由至少两个RAM单元构成；
每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；
读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。
进一步的，所述RAM矩阵包含n个深度为n的RAM单元，其中n对应统计芯片读取数据延迟；每个RAM单元包括有效标志、统计地址和累加值。
进一步的，每个RAM单元对应一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器。
进一步的，每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期有效标志置为0，否则置为1。
进一步的，每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址，n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中。
本发明还提供了一种统计芯片，用于连接缓存芯片；所述统计芯片设有RAM矩阵，RAM矩阵由至少两个RAM单元构成；所述统计芯片用于：根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。
进一步的，所述RAM矩阵包含n个深度为n的RAM单元，其中n对应统计芯片读取数据延迟；每个RAM单元包括有效标志、统计地址和累加值。
进一步的，每个RAM单元对应一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器。
进一步的，每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期有效标志置为0，否则置为1。
进一步的，每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址，n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中。
本发明首先读取统计地址以及累加值存入内部RAM矩阵中，而RAM矩阵中的RAM单元个数是与读取片外存储器延迟相关的，每个时钟周期，对RAM矩阵进行累加统计；然后在读取的数据到来时，将RAM的累加值与读取的数据做累加，即可得到统计结果，从而有效利用了读取数据的延迟，实现了统计芯片的高速数据统计。
附图说明
图1是统计芯片与缓存芯片连接示意图；
图2是统计芯片内部结构示意图；
图3是RAM矩阵结构示意图；
图4是RAM单元结构示意图。
具体实施方式
下面结合附图对本发明做进一步详细的说明。
如图1所示，统计芯片连接缓存芯片，缓存芯片作为外部存储器，可以采用各种类型接口的缓存芯片。
统计芯片的内部结构如图3、图4所示，RAM矩阵包含n个深度为n的RAM单元，如图3中从RAM1到RAMn，其中n对应统计芯片读取数据延迟。每个RAM单元使用一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器，如图3中地址寄存器1到地址寄存器n；每个RAM单元还使用一个累加值寄存器，如图3中累加值寄存器1到累加值寄存器n。RAM单元结构如图4所示，包括有效标志、统计地址和累加值。
具体的，如图2所示，流水统计方法步骤如下：
统计芯片根据统计地址读取缓存内容，首先将统计地址以及累加值存入内部RAM矩阵中。
其中，对矩阵中每个RAM单元做累加统计，对地址一致的累加值做累加，每个时钟周期处理一个RAM数据。每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期将有效标志置为0，否则置为1；每个时钟周期往每个RAM单元对应的地址寄存器写入有效标志置以及统计地址，即第i个时钟周期(0≤i≤n-1)更新第i个RAM单元对应的地址寄存器；n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中；第i个RAM从循环统计寄存器为i+1时开始每个周期读取一次RAM数据，对于有效且统计地址匹配的累加值进行累加，n个时钟周期后将累加值放在累加值寄存器中；累加值寄存器中的累加值为最终这个时刻统计的累加值。
然后，等待从统计芯片读取的数据到来，将RAM的累加值与读取的数据做累加，将结果再写回统计芯片。
可见，本发明通过内部随机存取存储器存储需要统计的地址以及统计累加值，弥补因通过外部缓存芯片读取数据的延迟。采用流水操作，每一个时钟周期都可以统计一次数据。
本发明所涉及统计芯片和系统可以应用于图像处理以及网络数据处理等领域的统计，实现高效、大容量统计。

Claims (10)

1.一种基于片外缓存的流水统计方法，其特征在于，步骤如下：
根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，RAM矩阵由至少两个RAM单元构成；
每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；
读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。
2.根据权利要求1所示的一种基于片外缓存的流水统计方法，其特征在于，所述RAM矩阵包含n个深度为n的RAM单元，其中n对应统计芯片读取数据延迟；每个RAM单元包括有效标志、统计地址和累加值。
3.根据权利要求2所示的一种基于片外缓存的流水统计方法，其特征在于，每个RAM单元对应一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器。
4.根据权利要求3所示的一种基于片外缓存的流水统计方法，其特征在于，每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期有效标志置为0，否则置为1。
5.根据权利要求4所示的一种基于片外缓存的流水统计方法，其特征在于，每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址，n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中。
6.一种统计芯片，其特征在于，所述统计芯片用于连接缓存芯片，设有RAM矩阵，RAM矩阵由至少两个RAM单元构成；所述统计芯片用于：根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。
7.根据权利要求6所示的一种统计芯片，其特征在于，所述RAM矩阵包含n个深度为n的RAM单元，其中n对应统计芯片读取数据延迟；每个RAM单元包括有效标志、统计地址和累加值。
8.根据权利要求7所示的一种统计芯片，其特征在于，每个RAM单元对应一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器。
9.根据权利要求8所示的一种统计芯片，其特征在于，每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期有效标志置为0，否则置为1。
10.根据权利要求9所示的一种统计芯片，其特征在于，每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址，n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中。
CN201710813179.6A 2017-09-11 2017-09-11 一种基于片外缓存的流水统计方法和统计芯片 Active CN107766284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710813179.6A CN107766284B (zh) 2017-09-11 2017-09-11 一种基于片外缓存的流水统计方法和统计芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710813179.6A CN107766284B (zh) 2017-09-11 2017-09-11 一种基于片外缓存的流水统计方法和统计芯片

Publications (2)

Publication Number Publication Date
CN107766284A true CN107766284A (zh) 2018-03-06
CN107766284B CN107766284B (zh) 2021-09-07

Family

ID=61265387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710813179.6A Active CN107766284B (zh) 2017-09-11 2017-09-11 一种基于片外缓存的流水统计方法和统计芯片

Country Status (1)

Country Link
CN (1) CN107766284B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110191014A (zh) * 2019-05-20 2019-08-30 杭州迪普信息技术有限公司 一种规则表项的命中次数统计方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069829B2 (ja) * 1994-11-11 2000-07-24 日本電気エンジニアリング株式会社 ディスクアレイ装置
CN1350369A (zh) * 2000-10-25 2002-05-22 三星电子株式会社 存储装置、访问存储装置的方法和里德索罗门解码器
CN1713678A (zh) * 2004-06-22 2005-12-28 中兴通讯股份有限公司 一种非对称数字用户线中卷积交织和解交织的实现装置
CN101141296A (zh) * 2007-08-16 2008-03-12 华为技术有限公司 通道化逻辑单通道统计的方法和装置
CN101577025A (zh) * 2009-06-15 2009-11-11 上海华魏光纤传感技术有限公司 一种新型数据采集累加器及其实现方法
CN101848135A (zh) * 2009-03-24 2010-09-29 华为技术有限公司 芯片的统计数据的管理方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069829B2 (ja) * 1994-11-11 2000-07-24 日本電気エンジニアリング株式会社 ディスクアレイ装置
CN1350369A (zh) * 2000-10-25 2002-05-22 三星电子株式会社 存储装置、访问存储装置的方法和里德索罗门解码器
CN1713678A (zh) * 2004-06-22 2005-12-28 中兴通讯股份有限公司 一种非对称数字用户线中卷积交织和解交织的实现装置
CN101141296A (zh) * 2007-08-16 2008-03-12 华为技术有限公司 通道化逻辑单通道统计的方法和装置
CN101848135A (zh) * 2009-03-24 2010-09-29 华为技术有限公司 芯片的统计数据的管理方法和装置
CN101577025A (zh) * 2009-06-15 2009-11-11 上海华魏光纤传感技术有限公司 一种新型数据采集累加器及其实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郑永瑞 等: "基于FPGA的视频图像实时几何畸变校正", 《电光与控制》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110191014A (zh) * 2019-05-20 2019-08-30 杭州迪普信息技术有限公司 一种规则表项的命中次数统计方法及装置

Also Published As

Publication number Publication date
CN107766284B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN111656335B (zh) 存储器控制器
CN106537858B (zh) 一种队列管理的方法和装置
CN108022269B (zh) 一种GPU压缩纹理存储Cache的建模系统
CN103412284B (zh) 基于dsp芯片的sar成像系统中矩阵转置方法
US7769950B2 (en) Cached memory system and cache controller for embedded digital signal processor
CN105183764B (zh) 一种数据分页方法及装置
CN102761489B (zh) 基于流水线模式的数据包零拷贝的核间通信方法
CN106302238A (zh) 一种队列管理方法及装置
CN105389277A (zh) Gpdsp中面向科学计算的高性能dma部件
CN105718996B (zh) 细胞阵列计算系统以及其中的通信方法
CN111400212B (zh) 一种基于远程直接数据存取的传输方法、设备
JP6340481B2 (ja) データキャッシング方法、装置及び記憶媒体
CN101848135B (zh) 芯片的统计数据的管理方法和装置
CN110148143A (zh) 一种基于fpga的图像分割并同步显示的方法
CN107800644A (zh) 一种可动态配置的流水化令牌桶限速方法与装置
CN106603172A (zh) 一种应用于无线电监测接收机的带时间戳数据分时读写方法
CN111626405A (zh) 一种cnn加速方法、加速装置及计算机可读存储介质
CN104025065A (zh) 用于存储器层次察觉的生产者-消费者指令的装置和方法
CN107766284A (zh) 一种基于片外缓存的流水统计方法和统计芯片
CN104808950B (zh) 对嵌入式存储器元件的模式依赖性访问
CN100474929C (zh) 一种运动补偿数据载入装置及方法
CN115471278A (zh) 一种按消费顺序排队的返现方法及系统
CN104461957A (zh) 一种异构多核cpu共享片上高速缓存的方法及装置
CN108234147A (zh) Gpdsp中基于主机计数的dma广播数据传输方法
CN109508782A (zh) 基于神经网络深度学习的加速电路和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant