CN107707491A - 一种实现多级片上互连的装置及方法 - Google Patents

一种实现多级片上互连的装置及方法 Download PDF

Info

Publication number
CN107707491A
CN107707491A CN201710899924.3A CN201710899924A CN107707491A CN 107707491 A CN107707491 A CN 107707491A CN 201710899924 A CN201710899924 A CN 201710899924A CN 107707491 A CN107707491 A CN 107707491A
Authority
CN
China
Prior art keywords
register
access
interface
authority
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710899924.3A
Other languages
English (en)
Inventor
陈小文
鲁建壮
陈胜刚
郭阳
刘宗林
吴虎成
马胜
孙永节
孙书为
刘胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201710899924.3A priority Critical patent/CN107707491A/zh
Publication of CN107707491A publication Critical patent/CN107707491A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0876—Network architectures or network communication protocols for network security for authentication of entities based on the identity of the terminal or configuration, e.g. MAC address, hardware or software configuration or device fingerprint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/102—Entity profiles

Abstract

本发明公开一种实现多级片上互连的装置及方法，该装置包括为片上互联部件提供数据和地址交换的多级片上网络，多级片上网络中与主设备连接的端口设置有用于对存储空间进行保护的存储保护单元以及用于接收主设备的权限信息、访问级别、请求类型的接口，存储保护单元在主设备的空间访问请求进入片上互连之前，从接口获取所述主设备的权限信息、身份信息、请求类型并进行判别，以过滤非法请求；该方法通过检查地址区域、权限判别、安全级别判别以及请求类型判别进行访问控制。本发明具有能够实现高带宽、低延迟的多核处理器通信，同时数据访问的安全性及效率高的优点。

Description

一种实现多级片上互连的装置及方法
技术领域
本发明涉及多核处理器通信计数领域，尤其涉及一种实现多级片上互连的装置及方法。
背景技术
在多核处理器中，随着处理器核、存储资源和外设的增多，片内数据通信需求剧增，微处理器逐渐由分时共享的单核/多核总线架构发展成为并行处理的多核片上互连架构。作为芯片的主要组成部分，片上互连用于连接几乎所有的片上计算和存储资源，提供快速的数据通路，进行芯片地址空间管理，根据地址空间划分进行数据派发和传输。如何设计高带宽、低延迟的片上互连结构是片上互连研究的重点问题。
在多核处理器中，应用多样化使得芯片上运行的进程数目增多，多个进程使用共享空间的不同部分，某个进程的对非己空间的误操作容易造成其他进程的崩溃，共享空间的保护问题也愈加突出，需要隔离进程使用空间。目前通常是依据地址空间的划分采取存储保护，以避免不同应用数据之间的相互干扰。
片上互连是多核处理器的骨干网络，所有的主设备和从设备都是通过片上互联连接，主设备发出的访问从设备请求都会进入片上互连，并根据地址信息解析出目标从设备，并路由到目标从设备。由于主设备对所有从设备空间的访问都会通过片上互连，因此，如果在片上互连中对主设备发起的访问进行甄别，能够更加高效地保护从设备空间。目前针对存储保护通常都是通过单独的部件来实现，即存储保护与片上互连相互独立，所有访问需要从片上互连路由到存储保护部件，经过存储保护部件甄别后，再进入片上互连进而路由到目标从设备；采用该类方式，片上互连和存储保护部件可以采用各自传统设计方案即可，简单可靠，但是效率不高，容易在存储保护部件附近造成访问热点，增大了访问延迟。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种有能够实现高带宽、低延迟的多核处理器通信，同时数据访问的安全性及效率高的实现多级片上互连的装置及方法。
为解决上述技术问题，本发明提出的技术方案为：
一种实现多级片上互连的装置，包括为片上互联部件提供数据和地址交换的多级片上网络，所述多级片上网络中与主设备连接的端口设置有用于对存储空间进行保护的存储保护单元以及用于接收主设备的权限信息、访问级别、请求类型的接口，所述存储保护单元在主设备的空间访问请求进入片上互连之前，从所述接口获取所述主设备的权限信息、身份信息、请求类型并进行判别，以过滤非法请求。
作为本发明装置的进一步改进，所述存储保护单元包括一个寄存器模块以及分别与所述寄存器模块连接的多个检查模块，每个所述检查模块与一个主设备对应连接，所述寄存器模块进行参数属性配置，所述检查模块接收主设备发送的用于标识权限信息的权限ID号、访问级别以及请求类型，根据所述寄存器模块的参数配置对主设备的访问请求依次进行权限、访问级别以及请求类型的保护检查。
作为本发明装置的进一步改进，所述寄存器模块包括可编程范围起始地址寄存器、可编程范围结束地址寄存器以及可编程范围存储保护页表属性寄存器，将所需保护的存储空间划分为多个区域，所述可编程范围起始地址寄存器用于配置每个区域的起始地址，所述可编程范围结束地址寄存器用于配置每个区域的结束地址，所述可编程范围存储保护页表属性寄存器用于配置每个区域的存储保护权限，所述存储保护权限包括允许访问的主设备的权限、访问级别以及请求类型，所述检查模块根据所述可编程范围起始地址寄存器、可编程范围结束地址寄存器的配置，对主设备所需访问的地址区域进行检查，以及根据所述可编程范围存储保护页表属性寄存器的配置，对主设备的访问请求依次进行权限、访问级别以及请求类型的检查。
作为本发明装置的进一步改进，所述多级片上网络在读地址通道设置有用于接收权限ID的接口、用于接收权限级别的接口、用于接收主机ID的接口、用于接收从机ID的接口以及用于接收读地址优先级的接口；在读数据通道设置有用于接收目的主机ID的接口、读数据优先级的接口；在写地址通道设置有用于接收权限ID的接口、用于接收权限级别的接口、用于接收主机ID的接口、用于接收从机ID的接口以及用于接收写地址优先级的接口；在写数据通道设置有于接收主机ID的接口、用于接收从机ID的接口以及用于接收写数据优先级的接口；在写响应通道设置有用于接收目的主机ID的接口以及用于接收写响应优先级的接口。
作为本发明方法的进一步改进，所述多级片上网络中每级的各链路出口处配置有深度可配置的输出缓冲FIFO。
一种实现多级片上互连的方法，步骤包括：
S1.预先将所需保护的存储空间划分为多个区域，并配置每个区域的起始地址、结束地址、包括允许访问的主设备的权限、访问级别以及请求类型的存储保护权限；在主设备的空间访问请求进入片上互连之前，接收主设备发送的用于标识权限信息的权限ID号、访问级别以及请求类型；
S2.地址区域检查：判断所需访问的地址空间是否属于预先划分的区域，如果是，允许访问，否则转入执行步骤S3；
S3.权限访问控制：判断接收到的所述权限ID号与当前区域预设的主设备的权限是否一致，如果是，转入执行步骤S4，否则禁止访问；
S4.安全级别访问控制：判断所接收到的所述访问级别与当前区域预设的访问级别是否一致，如果是，转入执行步骤S5，否则禁止访问；
S5.请求类型访问控制：判断所接收到的所述请求类型与当前区域预设的请求类型是否一致，如果是，允许访问。否则禁止访问。
作为本发明方法的进一步改进，所述步骤S1中具体通过可编程范围起始地址寄存器配置每个所述区域的起始地址，可编程范围结束地址寄存器配置每个所述区域的结束地址，可编程范围存储保护页表属性寄存器配置每个所述区域的存储保护权限；所述步骤S2中具体根据所述可编程范围起始地址寄存器、可编程范围结束地址寄存器的配置，判断所需访问的地址空间是否属于预先划分的区域；所述步骤S3中具体根据所述可编程范围存储保护页表属性寄存器中对应权限ID的配置，判断接收到的所述权限ID号与当前区域预设的主设备的权限是否一致；所述步骤S4中具体根据所述可编程范围存储保护页表属性寄存器中对应访问级别的配置，判断所接收到的所述访问级别与当前区域预设的访问级别是否一致；所述步骤S5中具体根据所述可编程范围存储保护页表属性寄存器中对应请求类型的配置，判断所接收到的所述请求类型与当前区域预设的请求类型是否一致。
作为本发明方法的进一步改进，所述多级片上网络数据传输时，将写地址通道与写数据通道相关联，具体当一个写burst传输完成之后，再传输下一个写burst，即传输不涉及流水操作，对于写burst传输时，写地址必须先于写数据传输。
作为本发明方法的进一步改进，所述多级片上网络进行流控时，包括：存储转发时，在每个路由节点处，将所有报文都成功收集后再转发往下一路由节点；在所述多级片上网络每级的各链路出口处配置缓冲FIFO；当接口信号中valid和ready信号成功握手时，将报文在个路由节点进行分发，然后进入各自相应缓冲。
作为本发明方法的进一步改进，所述多级片上网络进行仲裁分发时，采用优先级处理链路竞争，同时请求占用同一链路的多个报文，优先级高的获得链路占有权，相同优先级的报文采用轮循方式获得链路占有权，使得一次读请求事务和一次写响应事务只包括一个报文；配置使高优先级报文优先通过所述多级片上网络；为低优先级报文设定超时阈值，在路由节点中等待时间超过阈值，提升对应的优先级；
或进行仲裁分发时，采用优先级处理链路竞争，同时请求占用同一链路的多个事务，优先级高的获得链路占有权，相同优先级的事务采用轮循方式获得链路占有权，使得一次写请求事务和一次读数据事务包括一到多个报文；配置使＝高优先级事务优先通过所述多级片上网络(4)；为对于低优先级事务设定超时阈值，在路由节点中等待时间超过阈值，提升对应的优先级；一旦一次事务获得链路占有权，直到其所有报文都传输完才释放链路。
与现有技术相比，本发明的优点在于：
1)本发明通过在多级片上网络与主设备连接的端口设置存储保护单元支持存储保护的接口，将存储保护与片上互连进行了有机结合，使得在主设备的空间访问请求进入片上互连之前，能够对存储空间进行保护，过滤非法请求，实现具有存储保护机制的高速多级片上互连，能够满足多核处理器通信的高带宽、低延迟要求的同时，能够保障整个多核处理器数据访问的安全性，解决了多核处理器中片内数据通信和共享存储数据的保护问题。
2)本发明进一步基于AMBA AXI协议并结合ExpressNet的传输需求，设置能够支持存储保护的网络接口协议，使ExpressNet在高带宽、低延迟、不需要使用复杂桥的情况下能够进行高频的操作，满足和适应多部件的接口兼容要求，从而适合高初始访问延迟的访问控制器，实现灵活的片上互连，并后向兼容现存的各种协议接口，大大提高了高性能多核微处理器芯片的可重用性。
3)本发明进一步在多级片上网络的每级网络的各链路出口处配置输出缓冲FIFO，通过在各网络数据出口处增加可配置的缓冲，能够更高效地利用此网络中的互连通道，使得既能保证速度，又能保证节省面积。
附图说明
图1是本实施例实现多级片上互连的装置的结构原理示意图。
图2是本实施例实现多级片上互连的装置实现存储保护的具体结构示意图。
图3是本实施例中ExpressNet-1的结构示意图。
图4是本实施例中ExpressNet-2的结构示意图。
图5是本实施例采用的AXI协议体系结构的结构原理图。
图6是本实施例存储保护单元的结构原理示意图。
图7是本实施例实现多级片上互连的方法的实现流程示意图。
图8是本实施例可编程范围起始地址寄存器的结构示意图。
图9是本实施例可编程范围结束地址寄存器的结构示意图。
图10是本实施例采用的许可结构的结构示意图。
图11是本实施例可编程范围存储保护页表属性寄存器的结构示意图。
图12是本实施例访问过程中状态转换图。
图例说明：1、多级片上网络；2、存储保护单元；21、寄存器模块；22、检查模块。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
如图1、2所示，本实施例实现多级片上互连的装置包括为片上互联部件提供数据和地址交换的多级片上网络1，多级片上网络1中与主设备连接的端口设置有用于对存储空间进行保护的存储保护单元2以及用于接收主设备的权限信息、访问级别、请求类型的接口，存储保护单元2在主设备的空间访问请求进入片上互连之前，从接口获取主设备的权限信息、身份信息、请求类型并进行判别，以过滤非法请求。
本实施例通过在多级片上网络1与主设备连接的端口设置存储保护单元2以及支持存储保护的接口，将存储保护与片上互连进行了有机结合，使得在主设备的空间访问请求进入片上互连之前，能够对存储空间进行保护，过滤非法请求，实现具有存储保护机制的高速多级片上互连，能够满足多核处理器通信的高带宽、低延迟要求的同时，能够保障整个多核处理器数据访问的安全性，解决了多核处理器中片内数据通信和共享存储数据的保护问题。
如图2所示，本实施例多级片上网络1具体为基于AMBA(AdvancedMicrocontroller Bus Architecture，高级微控制器总线接口)AXI(Advanced eXtensibleInterface，高级可扩展接口)协议的多级片上网络ExpressNet，ExpressNet能够连接芯片各部件，并对存储访存空间提供并发流水通路，通过ExpressNet实现片上各功能部件间的数据传输和访问外设寄存器空间，能在主/从设备之间实现低延迟高带宽并发访问，同时无阻塞、低延迟地为片上各互连部件提供高速的数据和地址交换。如图2、3和4所示，本实施例ExpressNet具体包含两个子网：ExpressNet-1和ExpressNet-2，其中ExpressNet-1用于共享存储、高速外设等的数据搬移，数据网络读写数据位宽为256位，ExpressNet-2用于访问各个DSP内核存储器和低速外设数据，网络读写数据位宽为128位。
如图3所示，本实施例ExpressNet-1通过10个交换开关连接FFT、SAD、DMA以及共享存储等多个部件，如图4所示本实施例ExpressNet-2通过16个交换开关连接8个DSP核、SRIO、PCIe、调试单元、外存接口以及共享存储等多个部件，其中128位数据对应256位数据的低128位。当256位的主设备访问128位的从设备时，只能发出128位的数据访问，访问外设寄存器空间时只占用各通路的低32位，具体根据各主设备需求确定。ExpressNet的所有输入是先锁存一拍，然后再连接到图3和图4的网络中。
本实施例预先为各主/从设备配置对应的编号，当众多主/从部件通过ExpressNet并发进行传输事务时，通过配置的编号可以把各自的事务区分开，从而使整个多核处理器芯片系统中的各个部件能正常有序地通过ExpressNet，并进行正确操作。如表1、表2所示为本发明具体实施例中配置的各编号，主机根据地址转换的目标从机号以最小代价访问目标设备。
表1：主设备及其所对应的编号。
主设备 编号 主设备 编号
DMA0-TC0-M 0 DMA0-TC1-M 1
DMA1-TC0-M 2 DMA1-TC1-M 3
DMA1-TC2-M 4 DMA1-TC3-M 5
DMA2-TC0-M 6 DMA2-TC1-M 7
DMA2-TC2-M 8 DMA2-TC3-M 9
SRIO0-M A SRIO1-M B
调试单元-M C GMAC-M D
FFT-M E SAD-M F
共享存储-M0 10-17 共享存储-M1 18-1F
PCIe-M 20
表2：从设备及其所对应的编号(共15个从设备)。
从设备 编号 从设备 编号
DSP0-S 0 DSP1-S 1
DSP2-S 2 DSP3-S 3
DSP4-S 4 DSP5-S 5
DSP6-S 6 DSP7-S 7
SRIO0-S 8 SRIO1-S 9
外存接口-S A 存储保护单元-S B
共享存储-DDR-S C 共享存储-RAM-S D
PCIe-S E
ExpressNet主要包括交换开关设计和交换开关连接问题，其中由交换开关的流控机制和内部的缓冲策略确定网络所支持的网络拓扑和路由算法，本实施例通过配置ExpressNet，使得尽量减少数据在网络中通过的路由节点数，以最大程度的缩短数据在链路中的延迟。本实施例ExpressNet具体包括报文流控机制、仲裁分发策略、交换开关类型、路由表和ExpressNet参数配置寄存器等，其中报文流控机制负责管理链路通道带宽、缓冲容量、控制状态等；仲裁分发策略用于控制和管理系统中需要占用该链路的申请者，在多个申请者同时提出链路请求时，仲裁哪个申请者应先获得对链路的使用权；交换开关实现源和目的设备之间的链接，各个请求报文通过交换开关的开/关状态来进行传输；路由表包含交换开关附近的拓扑信息，规划报文在ExpressNet中通过的路径；参数配置寄存器用于设置报文超时阈值。
本实施例中ExpressNet的流控机制具体包括：
①存储转发：在每个路由节点处，将所有报文都成功收集后再转发往下一路由节点。本实施例具体在对所有链路通路的长度规划时，使得整体不会带来较长延时，在此基础上结合使用该存储转发机制；
②“输出FIFO深度”可配置：在每级ExpressNet的各链路出口处配置输出缓冲FIFO；在交换开关中设置缓冲对性能影响很大，通常在交换开关中设置相适应的SRAM来实现。本实施例通过ExpressNet在输出端口设置缓冲区，每个交换开关的输出端口都可配置缓冲深度，通过在各网络数据出口处增加可配置的缓冲，能够更高效地利用此网络中的互连通道，使得既能保证速度，又能保证节省面积。
由于输出缓冲深度越大，网络性能越高，但是面积开销越大，本实施例综合考虑整体性能和面积，片上网络的输出缓冲配置具体如图3和图4所示，其中每个路由口处数值表示对应端口的缓冲深度，其它没有标注的端口对应无缓冲，数据在单周期内直接通过。
③valid-ready(有效-就绪)握手机制：当接口信号中valid和ready信号成功握手时，就可将报文在个路由节点进行分发，然后进入各自相应缓冲；数据位宽可配置(32位、128位或256位)，可根据具体设备进行配置。
通过采用上述流控机制，能够保证ExpressNet操作的正确性，优化使用ExpressNet资源，同时提供可预测的通信服务性能。
仲裁是系统中多个设备或模块可能同时申请对ExpressNet中的路由节点中某链路的使用权，为避免产生链路冲突，需要链路仲裁部件合理地控制和管理系统中需要占用该链路的申请者，在多个申请者同时提出链路请求时，仲裁哪个请求应先获得对链路的使用权。本实施例中ExpressNet中每条链路的仲裁分发策略详细如下：
①一次“读请求”事务和一次“写响应”事务只包括一个报文：
a)采用优先级处理链路竞争，同时请求占用同一链路的多个报文，优先级高的获得链路占有权，相同优先级的报文采用轮循方式获得链路占有权；
b)保证带宽和防止饿死：对于高优先级报文，优先通过ExpressNet，保证数据传输的低延迟；对于低优先级报文，设定超时阈值，在路由节点中等待时间超过阈值，优先级提升一级。
②一次“写请求”事务和一次“读数据”事务包括一到多个报文：
a)采用优先级处理链路竞争，同时请求占用同一链路的多个事务，优先级高的获得链路占有权(由头报文参与竞争链路占有权)，相同优先级的事务采用轮循方式获得链路占有权；
b)保证带宽和防止饿死：对于高优先级事务，优先通过ExpressNet，保证数据传输的低延迟；对于低优先级事务，设定超时阈值，在路由节点中等待时间超过阈值，优先级提升一级；一旦一次事务获得链路占有权，直到其所有报文都传输完(由LAST信号表示尾报文)，才释放链路。
如表3所示为本发明具体实施例中ExpressNet采用的交换开关类型。
表3：ExpressNet的交换开关类型。
模块名 实例化名 相关说明
CD_Switch_2x3 2主3从 CD_Switch_2x3_inst0-4
CD_Switch_3x1 3主1从 CD_Switch_3x1_inst0-4
CD_Switch_1x3 1主3从 CD_Switch_1x3_inst0-4
CD_Switch_9x5 9主5从 CD_Switch_9x5_inst0
CD_Switch_6x1 6主1从 CD_Switch_6x1_inst0
CD_Switch_1x2 1主2从 CD_Switch_1x2_inst0-3
CD_Switch_1x5 1主5从 CD_Switch_1x5_inst0
CD_Switch_5x1 5主1从 CD_Switch_5x1_inst0
CD_Switch_2x1 2主1从 CD_Switch_2x1_inst0-2
本实施例AXI协议的体系结构如图5所示，其中各通道结构及相互关系定义如下：
①ExpressNet可连续接收主设备的读写请求，并传输到目标从设备。对于属于同一个从设备的返回数据，ExpressNet保证返回数据按照主设备发出请求的顺序返回；但对于不属于同一从设备的返回数据，ExpressNet并不保证顺序性，需要主设备根据返回数据的ID标签号来确定顺序；
②写响应通道的必要性：当主机需要保证读写强序时，可利用写响应通道。在收到由从机返回的写响应信号(表示从设备已完成写操作)，主机再发出下一请求；
③当一次写burst(猝发)完成(即：WLAST信号为高)后，从机返回写响应信号；
④从机在发送读数据给ExpressNet和ExpressNet发送读数据给主机时，必须发送完一次读burst的所有读数据后，才能发送下一次读burst的读数据；
⑤主机在发送写地址和写数据给ExpressNet和ExpressNet发送写地址和写数据给从机时，必须发送完一次写burst的所有写数据后，才能发送下一次写burst的写地址和写数据；
⑥写地址要先于写数据发送。
为了防止写地址和写数据通过网络速度不一导致不同burst写请求之间的数据一致性问题(从机未支持处理)，本实施例将写地址通道和写数据通道相关联，关联原则为：
①一个写burst传输完成之后，再传输下一个写burst，即此处传输不涉及流水操作；
①对于一个写burst传输，写地址必须先于写数据传输。
本实施例中多级片上网络1在读地址通道设置有用于接收权限ID的接口、用于接收权限级别的接口、用于接收主机ID的接口、用于接收从机ID的接口以及用于接收读地址优先级的接口；在读数据通道设置有用于接收目的主机ID的接口、读数据优先级的接口；在写地址通道设置有用于接收权限ID的接口、用于接收权限级别的接口、用于接收主机ID的接口、用于接收从机ID的接口以及用于接收写地址优先级的接口；在写数据通道设置有于接收主机ID的接口、用于接收从机ID的接口以及用于接收写数据优先级的接口；在写响应通道设置有用于接收目的主机ID的接口以及用于接收写响应优先级的接口。本实施例片上网络各接口信号如表4所示。
表4：片上网络接口信号表。
本实施例基于AMBA AXI协议并结合ExpressNet的传输需求，设置上述能够支持存储保护的网络接口协议，使ExpressNet在高带宽、低延迟、不需要使用复杂桥的情况下能够进行高频的操作，满足和适应多部件的接口兼容要求，从而适合高初始访问延迟的访问控制器，实现灵活的片上互连，并后向兼容现存的各种协议接口(如AHB、APB协议等)，大大提高了高性能多核微处理器芯片的可重用性。
如图6所示，本实施例中存储保护单元2包括一个寄存器模块21以及分别与寄存器模块21连接的多个检查模块22，每个检查模块22与一个主设备对应连接，寄存器模块21进行参数属性配置，检查模块22接收主设备发送的用于标识权限信息的权限ID号、访问级别以及请求类型，根据寄存器模块21的参数配置对主设备的访问请求依次进行权限、访问级别以及请求类型的保护检查。
本实施例具体通过在多核微处理器系统的ExpressNet端口配置上述存储保护单元2，实现对相应存储空间的访问保护，在存储保护出错时，相应的部件做出相应正确中断处理，由寄存器模块21通过ExpressNet端口进行各种参数属性配置，收集来自所有PC的中断信号和中断状态，经相关处理过程后，产生一个中断信号给芯片中断控制器模块；检查模块22在每个主设备和ExpressNet之间做存储保护检查，当发现存储保护错误时，产生相应中断类型并传给相应的部件。
存储访问的权限级别决定了存储访问请求者所拥有的许可级别，本实施支持超级用户和普通用户两类用户权限级别，而且超级用户级别高于普通用户级别，其中超级用户级别可以访问外设寄存器和存储保护的配置空间；普通用户级别局限于操作系统特定的存储范围。
外设寄存器是芯片中其它一些部件上用于暂存数据的寄存器，它们与CPU之间通过ExpressNet端口交换数据，外设寄存器具有寄存器和内部存储器双重特点，它保存的数据往往具有特殊的用途：某些寄存器中各位的0、1状态反映了外部设备的工作状态或方式；还有一些寄存器中的各位可对外部设备进行控制；也有些端口作为CPU与外部设备交换数据的通路。本实施例根据外设寄存器的各种用途，定义了用于控制存储保护单元的多个寄存器如下：版本信息寄存器、配置信息寄存器、中断状态/设置寄存器、中断使能/清除状态寄存器、设置中断使能寄存器、清除中断使能寄存器、中断完毕寄存器、可编程范围n起始地址寄存器、可编程范围n结束地址寄存器、可编程范围n存储保护页表属性寄存器、地址错误寄存器、错误状态寄存器、清除错误寄存器。这些寄存器更好更快速地使存储保护单元充分保护各个配置的空间。
本实施例中，寄存器模块21包括可编程范围起始地址寄存器、可编程范围结束地址寄存器以及可编程范围存储保护页表属性寄存器，将所需保护的存储空间划分为多个区域，可编程范围起始地址寄存器用于配置每个区域的起始地址，可编程范围结束地址寄存器用于配置每个区域的结束地址，可编程范围存储保护页表属性寄存器用于配置每个区域的存储保护权限，存储保护权限包括允许访问的主设备的权限、访问级别以及请求类型，检查模块22根据可编程范围起始地址寄存器、可编程范围结束地址寄存器的配置，对主设备所需访问的地址区域进行检查，以及根据可编程范围存储保护页表属性寄存器的配置，对主设备的访问请求依次进行权限、访问级别以及请求类型的检查。
本实施例可编程范围起始地址寄存器、可编程范围结束地址寄存器以及可编程范围存储保护页表属性寄存器结构具体如图7、8、9所示，其中R/W-S对应依据设备具体确定，R/W对应为读/写；R对应为只读；-n对应为复位后的值，START_ADDR对应为第n个范围的起始地址域，END_ADDR对应为第n个地址范围的结束地址域，AID1～15用于配置对应第1～15号可编程地址区域的允许状况，AIDX表示第15号以后的可编程地址区域的允许状况，NS为非安全访问许可状况，EMU为调试访问允许状况(如果NS＝1，此项可忽略)，SR为超级用户读许可状况，SW为超级用户写许可状况，SX为超级用户执行许可状况，UR为普通用户读许可状况，UR为普通用户读许可状况，UW为普通用户写许可状况，UX为普通用户执行许可状况，其中0＝只允许安全访问，1＝允许非安全访问；
本实施例根据外设寄存器的各种用途，寄存器模块21还定义有用于控制存储保护单元的多个寄存器：版本信息寄存器、配置信息寄存器、中断状态/设置寄存器、中断使能/清除状态寄存器、设置中断使能寄存器、清除中断使能寄存器、中断完毕寄存器、地址错误寄存器、错误状态寄存器、清除错误寄存器寄存器，各寄存器地址设置具体如表7所示。通过定义上述寄存器，使得能够配合存储保护单元2对各个配置的空间实现更为高效、可靠的保护。
表7：各寄存器定义。
地址偏移量 寄存器
0x000 版本信息寄存器
0x004 配置信息寄存器
0x008–0x00C 保留域
0x010 中断状态/设置寄存器
0x014 中断使能/清除状态寄存器
0x018 中断使能寄存器
0x01C 清除中断使能寄存器
0x020 中断完毕寄存器
0x024–0x1FC 保留域
0x2n0 可编程范围n起始地址寄存器
0x2n4 可编程范围n结束地址寄存器
0x2n8 可编程范围n存储保护页表属性寄存器
0x2nC 保留域
0x300 错误地址寄存器
0x304 错误状态寄存器
0x308 清除错误寄存器
0x30C–0x1FFC 保留域
本实施例存储保护单元2首先将指定的存储保护空间划分为多个区域，对每个区域进行存储保护，用户可通过软件对每个范围的起始地址和结束地址进行配置；每个区域的起始地址由相应的可编程范围起始地址寄存器寄存器指定，每个区域的结束地址由相应的可编程范围结束地址寄存器寄存器指定，每个区域的存储保护权限由可编程范围存储保护页表属性寄存器指定。各配置范围允许相互有重叠区域，且只有所有的重叠区域都准许相应的访问才可，否则访问不被允许。
本实施通过配置一个许可结构来配置各区域允许访问的主设备的权限ID号、请求类型以及访问安全级别，设备上的每个主机都有一个与之权限相对应包含n位的编号，当主机通过存储保护单元进行访问时，其相应的ID号用于鉴别其身份，并伴随其访问的全过程，主设备发出的请求都包含一个权限ID号、请求类型和访问安全级别，本实施例所采用的许可结构图如图10所示，每个存储保护范围对应一个ID，即AID，其中AID0到AID15分别对应权限ID 0到15的访问控制，AIDX对应权限ID大于15的访问控制；当AID位设置为1时，表示允许对应权限ID的请求的访问；当AID位设置为0时，表示禁止对应权限ID的请求的访问，AID0到AID15初始值配置为1；许可结构中第7位和第6位用于配置访问安全级别的访问控制。
如表5所示，本实施例中访问安全级别主要包括以下三个级别：
如果NS＝1：表明此范围的访问级别是非安全级别，则所有访问请求都可准许访问相应配置域；
如果NS＝0：表明此范围的访问级别是安全级别，只有安全级别的访问才被准许；
在安全级别下，如果EMU＝1：只准许此配置域被请求安全且调试访问；
如果EMU＝0：只有安全级别的访问才被准许，而不准许调试访问。
表5：保护级别。
非安全访问 调试访问 描述
0 0 非调试安全访问：只准许安全访问，不准许调试访问。
0 1 安全和调试访问：只准许安全和调试访问。
1 x 非安全访问：准许所有访问。
本实施例基于请求类型的访问控制配置如表6所示，超级用户级别(Supervisorlevel)和普通用户级别(User level)都各包含三种请求类型：Read、Write和eXecute，因此共有六种请求类型，各请求类型的访问控制由许可结构中的低6位控制。
表6：访问的请求类型表。
本实施例通过采用上述结构存储保护单元2，能够支持16组地址界限寄存器和属性配置寄存器来配置16个地址区域；支持超级用户读、超级用户写和超级用户执行，普通用户读、普通用户写和普通用户执行；在检测到发生存储保护错误时，产生中断或错误信号，并保存当前状态，以及支持对自身寄存器的保护访问等功能。
如图11所述，本实施例实现多级片上互连的方法步骤包括：
S1.预先将所需保护的存储空间划分为多个区域，并配置每个区域的起始地址、结束地址、包括允许访问的主设备的权限、访问级别以及请求类型的存储保护权限；在主设备的空间访问请求进入片上互连之前，接收主设备发送的用于标识权限信息的权限ID号、访问级别以及请求类型；
S2.地址区域检查：判断所需访问的地址空间是否属于预先划分的区域，如果是，允许访问，否则转入执行步骤S3；
S3.权限访问控制：判断接收到的权限ID号与当前区域预设的主设备的权限是否一致，如果是，转入执行步骤S4，否则禁止访问；
S4.安全级别访问控制：判断所接收到的访问级别与当前区域预设的访问级别是否一致，如果是，转入执行步骤S5，否则禁止访问；
S5.请求类型访问控制：判断所接收到的请求类型与当前区域预设的请求类型是否一致，如果是，允许访问。否则禁止访问。
本实施例结合片上互连管理地址空间和进行数据派发的特点，通过将存储空间划分为多个区域，主设备访问请求进入片上互连之前，依次进行地址区域检查、权限访问控制、安全级别访问控制以及请求类型访问控制，实现方法简单，且能够将存储保护与片上互连进行了有机结合，使得在主设备的空间访问请求进入片上互连之前，能够对存储空间进行保护，过滤非法请求，访问效率高且延时小，能够满足多核处理器通信的高带宽、低延迟要求的同时，能够保障整个多核处理器数据访问的安全性。
本实施例中，步骤S1中具体通过可编程范围起始地址寄存器配置每个区域的起始地址，可编程范围结束地址寄存器配置每个区域的结束地址，可编程范围存储保护页表属性寄存器配置每个区域的存储保护权限；步骤S2中具体根据可编程范围起始地址寄存器、可编程范围结束地址寄存器的配置，判断所需访问的地址空间是否属于预先划分的区域；步骤S3中具体根据可编程范围存储保护页表属性寄存器中对应权限ID的配置，判断接收到的权限ID号与当前区域预设的主设备的权限是否一致；步骤S4中具体根据可编程范围存储保护页表属性寄存器中对应访问级别的配置，判断所接收到的访问级别与当前区域预设的访问级别是否一致；步骤S5中具体根据可编程范围存储保护页表属性寄存器中对应请求类型的配置，判断所接收到的请求类型与当前区域预设的请求类型是否一致。
本实施例存储保护单元2进行保护检查时，具体分为以下步骤：
检查地址区域：通过扩展的直接存储器访问寄存器空间和存储保护单元2的寄存器空间，由于自己模块本身能做存储保护检查，所以上述模块后续可以无需对属性如ID、安全级别、请求类型等进行配置检查；再根据可编程范围起始地址寄存器、可编程范围结束地址寄存器所配置的值来判定地址落在哪个范围，如果请求的地址落在多个地址区域内，只有在每个地址区域中都判定为允许访问，才能进行存储访问；
.进行基于权限ID的访问控制：根据请求报文的属性来与已配置好的可编程范围存储保护页表属性寄存器中的相应位属性作比较，以进行基于权限ID的访问控制；
进行基于安全级别的访问控制：根据已配置好的可编程范围存储保护页表属性寄存器中的NS、EMU来判别，以进行基于安全级别的访问控制；
进行基于请求类型的访问控制：根据已配置好的可编程范围存储保护页表属性寄存器中的低六位来判别，以进行基于请求类型的访问控制；
本实施例中，多级片上网络1数据传输时，将写地址通道与写数据通道相关联，具体当一个写burst传输完成之后，再传输下一个写burst，即传输不涉及流水操作，对于写burst传输时，写地址必须先于写数据传输。
本实施例中，多级片上网络1进行流控时，包括存储转发时，在每个路由节点处，将所有报文都成功收集后再转发往下一路由节点；在多级片上网络4每级的各链路出口处配置缓冲FIFO；当接口信号中valid和ready信号成功握手时，将报文在个路由节点进行分发，然后进入各自相应缓冲。
本实施例中，多级片上网络1进行仲裁分发时，采用优先级处理链路竞争，同时请求占用同一链路的多个报文，优先级高的获得链路占有权，相同优先级的报文采用轮循方式获得链路占有权，使得一次读请求事务和一次写响应事务只包括一个报文；配置使高优先级报文优先通过多级片上网络4；为低优先级报文设定超时阈值，在路由节点中等待时间超过阈值，提升对应的优先级；
或进行仲裁分发时，采用优先级处理链路竞争，同时请求占用同一链路的多个事务，优先级高的获得链路占有权，相同优先级的事务采用轮循方式获得链路占有权，使得一次写请求事务和一次读数据事务包括一到多个报文；配置使高优先级事务优先通过多级片上网络1；为对于低优先级事务设定超时阈值，在路由节点中等待时间超过阈值，提升对应的优先级；一旦一次事务获得链路占有权，直到其所有报文都传输完才释放链路。
采用本实施例上述方法时访问过程的状态机转换如图12所示，对应的状态机转换表如表7所示。
表7：状态机转换表。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (10)

1.一种实现多级片上互连的装置，包括为片上互联部件提供数据和地址交换的多级片上网络(1)，其特征在于，所述多级片上网络(1)中与主设备连接的端口设置有用于对存储空间进行保护的存储保护单元(2)以及用于接收主设备的权限信息、访问级别、请求类型的接口，所述存储保护单元(2)在主设备的空间访问请求进入片上互连之前，从所述接口获取所述主设备的权限信息、身份信息、请求类型并进行判别，以过滤非法请求。
2.根据权利要求1所述的实现多级片上互连的装置，其特征在于，所述存储保护单元(2)包括一个寄存器模块(21)以及分别与所述寄存器模块(21)连接的多个检查模块(22)，每个所述检查模块(22)与一个主设备对应连接，所述寄存器模块(21)进行参数属性配置，所述检查模块(22)接收主设备发送的用于标识权限信息的权限ID号、访问级别以及请求类型，根据所述寄存器模块(21)的参数配置对主设备的访问请求依次进行权限、访问级别以及请求类型的保护检查。
3.根据权利要求2所述的实现多级片上互连的装置，其特征在于：所述寄存器模块(21)包括可编程范围起始地址寄存器、可编程范围结束地址寄存器以及可编程范围存储保护页表属性寄存器，将所需保护的存储空间划分为多个区域，所述可编程范围起始地址寄存器用于配置每个区域的起始地址，所述可编程范围结束地址寄存器用于配置每个区域的结束地址，所述可编程范围存储保护页表属性寄存器用于配置每个区域的存储保护权限，所述存储保护权限包括允许访问的主设备的权限、访问级别以及请求类型，所述检查模块(22)根据所述可编程范围起始地址寄存器、可编程范围结束地址寄存器的配置，对主设备所需访问的地址区域进行检查，以及根据所述可编程范围存储保护页表属性寄存器的配置，对主设备的访问请求依次进行权限、访问级别以及请求类型的检查。
4.根据权利要求1或2或3所述的实现多级片上互连的装置，其特征在于：所述多级片上网络(1)在读地址通道设置有用于接收权限ID的接口、用于接收权限级别的接口、用于接收主机ID的接口、用于接收从机ID的接口以及用于接收读地址优先级的接口；在读数据通道设置有用于接收目的主机ID的接口、读数据优先级的接口；在写地址通道设置有用于接收权限ID的接口、用于接收权限级别的接口、用于接收主机ID的接口、用于接收从机ID的接口以及用于接收写地址优先级的接口；在写数据通道设置有于接收主机ID的接口、用于接收从机ID的接口以及用于接收写数据优先级的接口；在写响应通道设置有用于接收目的主机ID的接口以及用于接收写响应优先级的接口。
5.根据权利要求1或2或3所述的实现多级片上互连的装置，其特征在于：所述多级片上网络(4)中每级的各链路出口处配置有深度可配置的输出缓冲FIFO。
6.一种实现多级片上互连的方法，其特征在于，步骤包括：
S1.预先将所需保护的存储空间划分为多个区域，并配置每个区域的起始地址、结束地址、包括允许访问的主设备的权限、访问级别以及请求类型的存储保护权限；在主设备的空间访问请求进入片上互连之前，接收主设备发送的用于标识权限信息的权限ID号、访问级别以及请求类型；
S2.地址区域检查：判断所需访问的地址空间是否属于预先划分的区域，如果是，允许访问，否则转入执行步骤S3；
S3.权限访问控制：判断接收到的所述权限ID号与当前区域预设的主设备的权限是否一致，如果是，转入执行步骤S4，否则禁止访问；
S4.安全级别访问控制：判断所接收到的所述访问级别与当前区域预设的访问级别是否一致，如果是，转入执行步骤S5，否则禁止访问；
S5.请求类型访问控制：判断所接收到的所述请求类型与当前区域预设的请求类型是否一致，如果是，允许访问，否则禁止访问。
7.根据权利要求6所述的实现多级片上互连的方法，其特征在于，所述步骤S1中具体通过可编程范围起始地址寄存器配置每个所述区域的起始地址，可编程范围结束地址寄存器配置每个所述区域的结束地址，可编程范围存储保护页表属性寄存器配置每个所述区域的存储保护权限；所述步骤S2中具体根据所述可编程范围起始地址寄存器、可编程范围结束地址寄存器的配置，判断所需访问的地址空间是否属于预先划分的区域；所述步骤S3中具体根据所述可编程范围存储保护页表属性寄存器中对应权限ID的配置，判断接收到的所述权限ID号与当前区域预设的主设备的权限是否一致；所述步骤S4中具体根据所述可编程范围存储保护页表属性寄存器中对应访问级别的配置，判断所接收到的所述访问级别与当前区域预设的访问级别是否一致；所述步骤S5中具体根据所述可编程范围存储保护页表属性寄存器中对应请求类型的配置，判断所接收到的所述请求类型与当前区域预设的请求类型是否一致。
8.根据权利要求6或7所述的实现多级片上互连的方法，其特征在于，所述多级片上网络(1)数据传输时，将写地址通道与写数据通道相关联，具体当一个写burst传输完成之后，再传输下一个写burst，即传输不涉及流水操作，对于写burst传输时，写地址必须先于写数据传输。
9.根据权利要求6或7所述的实现多级片上互连的方法，其特征在于，所述多级片上网络(1)进行流控时，包括：存储转发时，在每个路由节点处，将所有报文都成功收集后再转发往下一路由节点；在所述多级片上网络(4)每级的各链路出口处配置缓冲FIFO；当接口信号中valid和ready信号成功握手时，将报文在个路由节点进行分发，然后进入各自相应缓冲。
10.根据权利要求6或7所述的实现多级片上互连的方法，其特征在于，所述多级片上网络(1)进行仲裁分发时，采用优先级处理链路竞争，同时请求占用同一链路的多个报文，优先级高的获得链路占有权，相同优先级的报文采用轮循方式获得链路占有权，使得一次读请求事务和一次写响应事务只包括一个报文；配置使高优先级报文优先通过所述多级片上网络(4)；为低优先级报文设定超时阈值，在路由节点中等待时间超过阈值，提升对应的优先级。
CN201710899924.3A 2017-09-28 2017-09-28 一种实现多级片上互连的装置及方法 Pending CN107707491A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710899924.3A CN107707491A (zh) 2017-09-28 2017-09-28 一种实现多级片上互连的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710899924.3A CN107707491A (zh) 2017-09-28 2017-09-28 一种实现多级片上互连的装置及方法

Publications (1)

Publication Number Publication Date
CN107707491A true CN107707491A (zh) 2018-02-16

Family

ID=61175880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710899924.3A Pending CN107707491A (zh) 2017-09-28 2017-09-28 一种实现多级片上互连的装置及方法

Country Status (1)

Country Link
CN (1) CN107707491A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108958649A (zh) * 2018-05-17 2018-12-07 天津飞腾信息技术有限公司 一种用于存储系统的安全隔离方法及装置
CN110727636A (zh) * 2019-10-10 2020-01-24 天津飞腾信息技术有限公司 片上系统及片上系统的设备隔离方法
CN111683014A (zh) * 2020-05-26 2020-09-18 中国人民解放军国防科技大学 一种高速互连网络的路由路径追踪方法及系统
CN112134814A (zh) * 2020-08-24 2020-12-25 合肥学院 一种板级互联网络结构及通信方法
CN112152932A (zh) * 2020-09-11 2020-12-29 山东云海国创云计算装备产业创新中心有限公司 片上网络路由控制方法、片上网络路由器及可读存储介质
CN112181879A (zh) * 2020-08-28 2021-01-05 珠海欧比特宇航科技股份有限公司 用于dma控制器的apb接口模块、dma控制器和芯片
CN112214945A (zh) * 2020-10-13 2021-01-12 安徽芯纪元科技有限公司 一种axi总线隔离保护结构及其保护方法
CN112291250A (zh) * 2020-10-31 2021-01-29 贵州电网有限责任公司 一种多能源设备数字孪生数据流通信权限管理方法及系统
CN112463680A (zh) * 2020-12-17 2021-03-09 上海燧原科技有限公司 数据搬运方法及装置
CN112491620A (zh) * 2020-11-29 2021-03-12 中国航空工业集团公司洛阳电光设备研究所 一种基于srio的多通道数据传输控制器及调整方法
CN114398216A (zh) * 2022-02-15 2022-04-26 深圳市航顺芯片技术研发有限公司 链路控制方法、装置、系统、设备及可读存储介质
WO2022252085A1 (zh) * 2021-05-31 2022-12-08 华为技术有限公司 计算机系统及总线流量控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104408333A (zh) * 2012-09-24 2015-03-11 江苏理工学院 一种基于片上系统多核融合的软件保护装置
US9608827B1 (en) * 2016-01-18 2017-03-28 Xilinx, Inc. Memory cell with de-initialization circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104408333A (zh) * 2012-09-24 2015-03-11 江苏理工学院 一种基于片上系统多核融合的软件保护装置
US9608827B1 (en) * 2016-01-18 2017-03-28 Xilinx, Inc. Memory cell with de-initialization circuitry

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何明勇: "带存储保护单元的多级片上互连结构设计", 《中国优秀硕士学位论文全文数据库》 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108958649B (zh) * 2018-05-17 2021-03-23 天津飞腾信息技术有限公司 一种用于存储系统的安全隔离方法及装置
CN108958649A (zh) * 2018-05-17 2018-12-07 天津飞腾信息技术有限公司 一种用于存储系统的安全隔离方法及装置
CN110727636A (zh) * 2019-10-10 2020-01-24 天津飞腾信息技术有限公司 片上系统及片上系统的设备隔离方法
CN110727636B (zh) * 2019-10-10 2024-02-06 飞腾信息技术有限公司 片上系统的设备隔离方法
CN111683014A (zh) * 2020-05-26 2020-09-18 中国人民解放军国防科技大学 一种高速互连网络的路由路径追踪方法及系统
CN111683014B (zh) * 2020-05-26 2022-02-15 中国人民解放军国防科技大学 一种高速互连网络的路由路径追踪方法及系统
CN112134814A (zh) * 2020-08-24 2020-12-25 合肥学院 一种板级互联网络结构及通信方法
CN112134814B (zh) * 2020-08-24 2022-04-12 合肥学院 一种板级互联网络结构及通信方法
CN112181879A (zh) * 2020-08-28 2021-01-05 珠海欧比特宇航科技股份有限公司 用于dma控制器的apb接口模块、dma控制器和芯片
CN112152932A (zh) * 2020-09-11 2020-12-29 山东云海国创云计算装备产业创新中心有限公司 片上网络路由控制方法、片上网络路由器及可读存储介质
CN112214945B (zh) * 2020-10-13 2023-11-14 安徽芯纪元科技有限公司 一种axi总线隔离保护结构及其保护方法
CN112214945A (zh) * 2020-10-13 2021-01-12 安徽芯纪元科技有限公司 一种axi总线隔离保护结构及其保护方法
CN112291250A (zh) * 2020-10-31 2021-01-29 贵州电网有限责任公司 一种多能源设备数字孪生数据流通信权限管理方法及系统
CN112491620A (zh) * 2020-11-29 2021-03-12 中国航空工业集团公司洛阳电光设备研究所 一种基于srio的多通道数据传输控制器及调整方法
CN112463680A (zh) * 2020-12-17 2021-03-09 上海燧原科技有限公司 数据搬运方法及装置
WO2022252085A1 (zh) * 2021-05-31 2022-12-08 华为技术有限公司 计算机系统及总线流量控制方法
CN114398216A (zh) * 2022-02-15 2022-04-26 深圳市航顺芯片技术研发有限公司 链路控制方法、装置、系统、设备及可读存储介质
CN114398216B (zh) * 2022-02-15 2022-11-15 深圳市航顺芯片技术研发有限公司 链路控制方法、装置、系统、设备及可读存储介质

Similar Documents

Publication Publication Date Title
CN107707491A (zh) 一种实现多级片上互连的装置及方法
US10664421B1 (en) Reordering responses in a high performance on-chip network
JP5036120B2 (ja) 非ブロック化共有インターフェイスを持つ通信システム及び方法
CN101593159B (zh) 使用关键度信息来路由高速缓存一致性通信
US7039740B2 (en) Interrupt handling in systems having multiple multi-processor clusters
CN102495920B (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
JP6464253B2 (ja) インターバス通信のブリッジング
US10019399B2 (en) System for designing network on chip interconnect arrangements
CN110309526A (zh) 用于可配置从端点电路的外围互连
CN104348673B (zh) 一种调测的方法、主控板和业务板
CN103345461A (zh) 基于fpga的带有加速器的多核处理器片上网络系统
CN106469127B (zh) 一种数据访问装置及方法
CN101344871A (zh) 一种保证访问先后顺序的总线仲裁单元及其实现方法
US20230376442A1 (en) Enabling a Multi-Chip Daisy Chain Topology using Peripheral Component Interconnect Express (PCIe)
WO2016078307A1 (zh) 可配置片上互联系统及其实现方法、装置和存储介质
CN104765701B (zh) 数据访问方法及设备
CN101588285A (zh) 一种非透明传输的实现方法、非透明桥和通信系统
CN109634900A (zh) 一种基于axi协议的多层次低延迟互连结构
CN105912492A (zh) Axi互联总线的扩展方法
EP1733309B1 (en) Integrated circuit and method for transaction retraction
CN101308477A (zh) 系统总线的防死锁方法、装置及片上系统
CN100377137C (zh) 一种C*Core微处理器应用AMBA总线的设计方法
GB2502861A (en) Network-on-chip comprising distributed reorder buffers
CN100401279C (zh) 支持包处理的可配置的多端口多协议网络接口
US20060265541A1 (en) Method and apparatus for generating traffic in an electronic bridge via a local controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180216