CN107689727A - 消除电磁干扰装置及其方法 - Google Patents
消除电磁干扰装置及其方法 Download PDFInfo
- Publication number
- CN107689727A CN107689727A CN201710744166.8A CN201710744166A CN107689727A CN 107689727 A CN107689727 A CN 107689727A CN 201710744166 A CN201710744166 A CN 201710744166A CN 107689727 A CN107689727 A CN 107689727A
- Authority
- CN
- China
- Prior art keywords
- frequency
- unit
- timing controller
- electromagnetic interference
- produce
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 230000000737 periodic effect Effects 0.000 claims description 7
- 230000001276 controlling effect Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000005670 electromagnetic radiation Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- OGFXBIXJCWAUCH-UHFFFAOYSA-N meso-secoisolariciresinol Natural products C1=2C=C(O)C(OC)=CC=2CC(CO)C(CO)C1C1=CC=C(O)C(OC)=C1 OGFXBIXJCWAUCH-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明是关于一种消除电磁干扰装置及其方法，所述消除电磁干扰装置，包括：一时序控制芯片；一锁相环路模块，与所述时序控制芯片电性连接，包括：一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；一电荷泵单元，用以产生一调节电压；一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路。
Description
技术领域
本发明涉及一种消除电磁干扰方法，特别是涉及一种消除电磁干扰装置及其方法。
背景技术
电子产品于运作时会产生电磁辐射，可能会干扰其它装置的正常运作甚至影响人体健康，因此多数国家均针对电子产品的电磁辐射立下规范，以防止电磁干扰(ElectromagneticInterference,EMI)带来危害。
电子产品的组件之一「集成电路(Integrated Circuit,IC)」是电磁辐射的主要来源之一，其中集成电路中的「电感」所产生之电磁辐射除可能干扰外部装置，在某些应用上亦可能干扰内部组件的运作，特别是在差动模式的电感电容共振腔(LC tank)中，若是正负端的电感部分的等效感值互不对称时，便会从正负端电感的交界处出现共模讯号，所述共模讯号会存在于与所述交界处电气连接的金属走线之上，并造成电磁辐射。
目前常用的方式是电源输出端加EMI抑制组件，或使用RC(电阻和电容串联)的缓冲电路，但是EMI抑制组件只能减弱一部分传导干扰，针对辐射干扰则无能为力，RC缓冲电路对小功率电路可以起到一定效果，但对于大功率电路一般无效。
发明内容
为了解决上述技术问题，本发明的目的在于，提供一种消除电磁干扰装置及其方法，藉由采用系统输出端的信号频率，产生多个不同的开关频率来驱动电源芯片，通过分散开关频率达到降低辐射干扰的效果。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种消除电磁干扰装置，包括：一时序控制芯片；一锁相环路模块，与所述时序控制芯片电性连接，包括：一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；一电荷泵单元，用以产生一调节电压；一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路。
本发明的另一目的一种消除电磁干扰装置，包括：一时序控制芯片；一锁相环路模块，与所述时序控制芯片电性连接，包括：一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；一电荷泵单元，用以产生一调节电压；一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路；其中所述分频器单元具有至少一种以上的分频倍数；所述选择器单元电性连接至少四种不同电源电路。
本发明的再一目的一种消除电磁干扰的方法，包括：透过一时序控制芯片，用以接收一显示数据，经过处理后将输出一数据信号及一时钟周期信号；透过一锁相环路模块，与所述时序控制芯片电性连接，包括：藉由一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；经过一电荷泵单元，用以当所述频率差值输入时，产生一调节电压；透过一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；藉由多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及透过一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路。
本发明解决其技术问题还可采用以下技术措施进一步实现。
在本发明的一实施例中，所述时序控制芯片将由一前端系统端接收一显示数据。
在本发明的一实施例中，所述时序控制芯片将所述显示数据处理后，将输出一数据信号及一时钟周期信号。
在本发明的一实施例中，所述分频器单元其产生一新的输出时钟频率的公式为新的输出时钟频率＝1/N乘上输入时钟频率，其中N为整数。
在本发明的一实施例中，所述分频器单元具有至少一种以上的分频倍数。
在本发明的一实施例中，更包括一电源控制芯片，分别与所述锁相环路模块及所述时序控制芯片电性连接，用以控制电源给所述锁相环路模块及所述时序控制芯片。
在本发明的一实施例中，所述方法，所述分频器单元具有至少一种以上的分频倍数。
在本发明的一实施例中，所述方法，更包括一电源控制芯片，分别与所述锁相环路模块及所述时序控制芯片电性连接，用以控制电源给所述锁相环路模块及所述时序控制芯片。
本发明采用系统输出端的信号频率，产生多个不同的开关频率来驱动电源芯片，通过分散开关频率达到降低辐射干扰的效果，因而改善电源电路电磁干扰辐射严重的问题。
附图说明
图1a是范例性的电源芯片控制架构示意图。
图1b是另一范例性的电源芯片控制架构示意图。
图2是本发明一实施例的消除电磁干扰装置方块图。
图3是本发明一实施例的锁相环路模块方块图。
图4是本发明一实施例的锁相环路模块流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在本发明的实施例中，为了协助解释本发明的方法，将假定用一消除电磁干扰装置来执行本发明的方法。然而，应该理解的是，装置和/或方法可以变化，并不需要完全按照下述描述的彼此关联工作，这些变化都在目前实施例的范围内。可以理解的是，在一些实施例中，本发明的处理方法可通过一消除电磁干扰装置中被实现，例如通过运行驱动芯片。应当强调的是，除非另有说明，本发明的方法不需要按照如图所示的确切顺序被执行；并且类似的多个流程(blocks)可以并行地被执行，而不是按顺序；因此，本发明的方法的元素在文中称为"流程(blocks)"而不是"步骤"。还应当理解的是，方法也可以在消除电磁干扰装置的变型上被实现。可以进一步理解，本发明的方法能在处理系统中实现。然而，方法还可以在与系统有相似部件、但设置在不同配置中的相似系统中被实现。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。
在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种消除电磁干扰装置及其方法，其具体实施方式、结构、特征及其功效，详细说明如后。
图1a为范例性的电源芯片控制架构示意图及图1b为另一范例性的电源芯片控制架构示意图。请参照图1a及图1b，一种集成电源芯片100，包括3.3V，15.6V，33V，-6V等多路电源，所述多路电源都共享同一个输入时钟周期(CLK)(图1b所示CLK频率为Fs)，这样就会造成在输入时钟周期CLK的频点上多路电源的辐射能量聚集，造成EMI辐射超标。
图2为本发明一实施例的消除电磁干扰装置方块图及图3为本发明一实施例的锁相环路模块方块图。请参照图2及图3，本发明一实施例中，一种消除电磁干扰装置200，包括：一时序控制芯片205；一锁相环路模块300，与所述时序控制芯片205电性连接，包括：一相位检测单元310，用以侦测由一时钟周期所产生的频率，而产生一频率差值；一电荷泵单元320，用以产生一调节电压；一电压控制振荡器单元330，用以当所述调节电压输入时，来控制振荡频率；多个分频器单元350、351、352、353，用以将一输入时钟频率，产生一新的输出时钟频率；以及一选择器单元340，用以选择适当的所述分频器单元350、351、352、353，另一端电性连接所需电源电路。
请参照图2及图3，在一实施例中，所述时序控制芯片205将由一前端系统端202接收一显示数据。
请参照图2及图3，在一实施例中，所述时序控制芯片205将所述显示数据处理后，将输出一数据信号及一时钟周期信号。
请参照图2及图3，在一实施例中，所述分频器单元340其产生一新的输出时钟频率的公式为新的输出时钟频率(f)＝1/N乘上输入时钟频率(Fs)，其中N为整数。
请参照图2及图3，在一实施例中，所述分频器单元350、351、352、353具有至少一种以上的分频倍数。
请参照图2及图3，在一实施例中，更包括一电源控制芯片(图未示)，分别与所述锁相环路模块300及所述时序控制芯片205电性连接，用以控制电源给所述锁相环路模块300及所述时序控制芯片205。
请参照图2及图3，在一实施例中，一种消除电磁干扰装置200，包括：一种消除电磁干扰装置200，包括：一时序控制芯片205；一锁相环路模块300，与所述时序控制芯片205电性连接，包括：一相位检测单元310，用以侦测由一时钟周期所产生的频率，而产生一频率差值；一电荷泵单元320，用以产生一调节电压；一电压控制振荡器单元330，用以当所述调节电压输入时，来控制振荡频率；多个分频器单元350、351、352、353，用以将一输入时钟频率，产生一新的输出时钟频率；以及一选择器单元340，用以选择适当的所述分频器单元350、351、352、353，另一端电性连接所需电源电路；其中所述分频器单元350、351、352、353具有至少一种以上的分频倍数；所述选择器单元340电性连接至少四种不同电源电路。
请参照图2及图3，在一实施例中，4种分频倍数分别为M，N，X，Y，为了共享同一个锁相环路模块，就必须使用一个选择器来分时进行不同的选择，若3.3V电源电路需要的分频倍数为M，-6V电路需要的分频倍数为N，那么选择器单元340会控制第一个时刻选择接通1/M分频器单元350，同时时钟频率(CLK_S)的输出接通3.3V电源的时钟电路，那么下一个时刻选择器单元340接通1/N分频器单元351，同时时钟频率(CLK_S)的输出接通-6V电源的时钟电路，这样依次循环接通，便实现了同一个锁相环路模块300的分时复用。
图4是本发明一实施例的锁相环路模块流程图。请参照图2、图3及图4，本发明一实施例中，一种消除电磁干扰的方法，包括：透过一时序控制芯片205，用以接收一显示数据，经过处理后将输出一数据信号及一时钟周期信号；透过一锁相环路模块300，与所述时序控制芯片205电性连接，包括：藉由一相位检测单元310，用以侦测由一时钟周期所产生的频率，而产生一频率差值；经过一电荷泵单元320，用以当所述频率差值输入时，产生一调节电压；透过一电压控制振荡器单元330，用以当所述调节电压输入时，来控制振荡频率；藉由多个分频器单元350、351、352、353，用以将一输入时钟频率，产生一新的输出时钟频率；以及透过一选择器单元340，用以选择适当的所述分频器单元350、351、352、353，另一端电性连接所需电源电路。
请参照图2及图3，在一实施例中，所述方法，所述分频器单元350、351、352、353具有至少一种以上的分频倍数。
请参照图2及图3，在一实施例中，所述方法，更包括一电源控制芯片(图未示)，分别与所述锁相环路模块300及所述时序控制芯片205电性连接，用以控制电源给所述锁相环路模块300及所述时序控制芯片205。
请参照图3及图4，在流程S410中，透过一时序控制芯片，用以接收一显示数据，经过处理后将输出一数据信号及一时钟周期信号。
请参照图3及图4，在流程S420中，透过一锁相环路模块，与所述时序控制芯片电性连接。
请参照图3及图4，在流程S430中，藉由一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值。
请参照图3及图4，在流程S440中，经过一电荷泵单元，用以当所述频率差值输入时，产生一调节电压。
请参照图3及图4，在流程S450中，透过一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率。
请参照图3及图4，在流程S460中，藉由多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率。
请参照图3及图4，在流程S470中，透过一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路。
本发明采用系统输出端的信号频率，产生多个不同的开关频率来驱动电源芯片，通过分散开关频率达到降低辐射干扰的效果，因而改善电源电路电磁干扰辐射严重的问题。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例；但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本发明的较具体实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较具体实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种消除电磁干扰装置，其特征在于，包括：
一时序控制芯片；
一锁相环路模块，与所述时序控制芯片电性连接，包括:
一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；
一电荷泵单元，用以产生一调节电压；
一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；
多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及
一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路。
2.如权利要求1所述的消除电磁干扰装置，其特征在于，所述时序控制芯片将由一前端系统端接收一显示数据。
3.如权利要求2所述的消除电磁干扰装置，其特征在于，所述时序控制芯片将所述显示数据处理后，将输出一数据信号及一时钟周期信号。
4.如权利要求1所述的消除电磁干扰装置，其特征在于，所述分频器单元其产生一新的输出时钟频率的公式为新的输出时钟频率＝1/N乘上输入时钟频率，其中N为整数。
5.如权利要求1所述的消除电磁干扰装置，其特征在于，所述分频器单元具有至少一种以上的分频倍数。
6.如权利要求1所述的消除电磁干扰装置，其特征在于，更包括一电源控制芯片，分别与所述锁相环路模块及所述时序控制芯片电性连接，用以控制电源给所述锁相环路模块及所述时序控制芯片。
7.一种消除电磁干扰装置，其特征在于，包括：
一时序控制芯片；
一锁相环路模块，与所述时序控制芯片电性连接，包括：
一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；
一电荷泵单元，用以产生一调节电压；
一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；
多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及
一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路；
其中所述分频器单元具有至少一种以上的分频倍数；所述选择器单元电性连接至少四种不同电源电路。
8.一种消除电磁干扰的方法，其特征在于，包括：
透过一时序控制芯片，用以接收一显示数据，经过处理后将输出一数据信号及一时钟周期信号；
透过一锁相环路模块，与所述时序控制芯片电性连接，包括：
藉由一相位检测单元，用以侦测由一时钟周期所产生的频率，而产生一频率差值；
经过一电荷泵单元，用以当所述频率差值输入时，产生一调节电压；
透过一电压控制振荡器单元，用以当所述调节电压输入时，来控制振荡频率；
藉由多个分频器单元，用以将一输入时钟频率，产生一新的输出时钟频率；以及
透过一选择器单元，用以选择适当的所述分频器单元，另一端电性连接所需电源电路。
9.如权利要求8所述的消除电磁干扰的方法，其特征在于，所述分频器单元具有至少一种以上的分频倍数。
10.如权利要求8所述的消除电磁干扰的方法，其特征在于，更包括一电源控制芯片，分别与所述锁相环路模块及所述时序控制芯片电性连接，用以控制电源给所述锁相环路模块及所述时序控制芯片。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710744166.8A CN107689727A (zh) | 2017-08-25 | 2017-08-25 | 消除电磁干扰装置及其方法 |
| US15/580,644 US10367488B2 (en) | 2017-08-25 | 2017-09-19 | Device and method for eliminating electromagnetic interference |
| PCT/CN2017/102235 WO2019037180A1 (zh) | 2017-08-25 | 2017-09-19 | 消除电磁干扰装置及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710744166.8A CN107689727A (zh) | 2017-08-25 | 2017-08-25 | 消除电磁干扰装置及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107689727A true CN107689727A (zh) | 2018-02-13 |
Family
ID=61155023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710744166.8A Pending CN107689727A (zh) | 2017-08-25 | 2017-08-25 | 消除电磁干扰装置及其方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107689727A (zh) |
| WO (1) | WO2019037180A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109639259A (zh) * | 2018-12-05 | 2019-04-16 | 惠科股份有限公司 | 扩展频谱的方法、芯片、显示面板及可读存储介质 |
| CN112350724A (zh) * | 2020-11-09 | 2021-02-09 | 维沃移动通信有限公司 | 集成电路、电子设备、时钟频率输出控制方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361454A (zh) * | 2011-10-18 | 2012-02-22 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
| CN202268868U (zh) * | 2011-10-18 | 2012-06-06 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统 |
| CN103780252A (zh) * | 2012-10-22 | 2014-05-07 | 联发科技股份有限公司 | 时钟产生装置、用于时钟产生装置的方法以及分数型分频器 |
| CN105391447A (zh) * | 2015-12-11 | 2016-03-09 | 中国航空工业集团公司西安航空计算技术研究所 | 一种相位插值扩频时钟产生方法 |
| CN205992895U (zh) * | 2015-09-24 | 2017-03-01 | 半导体元件工业有限责任公司 | 扩频时钟信号发生器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233200B1 (en) * | 1999-12-15 | 2001-05-15 | Intel Corporation | Method and apparatus for selectively disabling clock distribution |
| KR102005337B1 (ko) * | 2014-01-09 | 2019-07-30 | 에스케이하이닉스 주식회사 | 전압 변환 장치 |
-
2017
- 2017-08-25 CN CN201710744166.8A patent/CN107689727A/zh active Pending
- 2017-09-19 WO PCT/CN2017/102235 patent/WO2019037180A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361454A (zh) * | 2011-10-18 | 2012-02-22 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
| CN202268868U (zh) * | 2011-10-18 | 2012-06-06 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统 |
| CN103780252A (zh) * | 2012-10-22 | 2014-05-07 | 联发科技股份有限公司 | 时钟产生装置、用于时钟产生装置的方法以及分数型分频器 |
| CN205992895U (zh) * | 2015-09-24 | 2017-03-01 | 半导体元件工业有限责任公司 | 扩频时钟信号发生器 |
| CN105391447A (zh) * | 2015-12-11 | 2016-03-09 | 中国航空工业集团公司西安航空计算技术研究所 | 一种相位插值扩频时钟产生方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109639259A (zh) * | 2018-12-05 | 2019-04-16 | 惠科股份有限公司 | 扩展频谱的方法、芯片、显示面板及可读存储介质 |
| CN112350724A (zh) * | 2020-11-09 | 2021-02-09 | 维沃移动通信有限公司 | 集成电路、电子设备、时钟频率输出控制方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019037180A1 (zh) | 2019-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104813389B (zh) | 显示面板自刷新进入和退出 | |
| US8111107B2 (en) | Charge pump control scheme | |
| CN109510621A (zh) | 一种自适应电压频率调节方法和装置 | |
| KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
| CN102939591A (zh) | 用于锁步同步的系统和方法 | |
| CN104836573B (zh) | 一种超大面阵cmos相机多路高速信号的同步时钟系统 | |
| CN107689727A (zh) | 消除电磁干扰装置及其方法 | |
| US20110050300A1 (en) | Clock Generator | |
| US8406271B2 (en) | Spread spectrum clock generating circuit | |
| CN107925412A (zh) | 新型分数锁相环（pll）架构 | |
| EP2700171B1 (en) | System and method for clock signal generation | |
| CN107612306A (zh) | 消除电磁干扰装置及其方法 | |
| CN107528585A (zh) | 具有电超负载保护电路的锁相回路 | |
| CN105425898B (zh) | 一种低功耗嵌入式系统 | |
| CN105391447A (zh) | 一种相位插值扩频时钟产生方法 | |
| CN107670894A (zh) | 一种雾化器精细调制脉宽与死区时间的电路及方法 | |
| Dhar et al. | Switching regulator with dynamically adjustable supply voltage for low power VLSI | |
| CN105933001B (zh) | 一种减少电路中电磁干扰的装置及方法 | |
| US10367488B2 (en) | Device and method for eliminating electromagnetic interference | |
| US7791420B2 (en) | Phase-locked loop with start-up circuit | |
| CN104205634B (zh) | 高分辨率脉冲宽度调制器 | |
| Tsunoda et al. | 22.8 A 24-to-35Gb/s x4 VCSEL driver IC with multi-rate referenceless CDR in 0.13 um SiGe BiCMOS | |
| US5235292A (en) | Signal generator having backup oscillator switching circuit | |
| CN106253897A (zh) | 具有偶数相位延迟输出的环形振荡器 | |
| US9191128B2 (en) | Spread spectrum clock generator and method for generating spread spectrum clock signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180213 |
|
| RJ01 | Rejection of invention patent application after publication |