CN107527956A - 薄膜晶体管和制备薄膜晶体管的方法 - Google Patents

薄膜晶体管和制备薄膜晶体管的方法 Download PDF

Info

Publication number
CN107527956A
CN107527956A CN201710706862.XA CN201710706862A CN107527956A CN 107527956 A CN107527956 A CN 107527956A CN 201710706862 A CN201710706862 A CN 201710706862A CN 107527956 A CN107527956 A CN 107527956A
Authority
CN
China
Prior art keywords
active layer
oxide
tft
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710706862.XA
Other languages
English (en)
Inventor
张世玉
牛海军
祝明
崔贤植
石戈
方正
田允允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710706862.XA priority Critical patent/CN107527956A/zh
Publication of CN107527956A publication Critical patent/CN107527956A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管及其制备方法。所述薄膜晶体管包括从下至上顺序地设置的基底、栅极、栅极绝缘层、金属氧化物有源层以及源极和漏极，其中，所述金属氧化物有源层包括第一氧化物有源层和第二氧化物有源层，所述第一氧化物有源层的电导率大于所述第二氧化物有源层的电导率。

Description

薄膜晶体管和制备薄膜晶体管的方法
技术领域
本公开涉及半导体技术领域，且更具体地涉及一种薄膜晶体管和一种制备薄膜晶体管的方法。
背景技术
目前，在用于显示背板的金属氧化物薄膜晶体管中，由于其有源层，金属氧化物薄膜晶体管通常存在饱和迁移率低、开关电流比小和稳定性差的问题。
另外，在这样的金属氧化物薄膜晶体管中，主要采用真空镀膜方法来形成用于薄膜晶体管的膜层(例如，有源层)。但是，这种方法需要昂贵的真空镀膜设备，成本较高。在现有技术中，有时采用化学溶液法制备氧化物有源层，所用的溶剂通常为有机溶液(诸如乙二醇甲醚等)，但是利用有机溶液形成的氧化物薄膜所需的退火温度较高。此外，有机溶液中的溶质离子与有机溶剂以共价键方式相结合，因此具有较高的结合能。
因此，在本领域中期望一种制造成本低且退火温度降低的薄膜晶体管及其制备方法。
公开内容
本公开提供了一种薄膜晶体管和一种制备薄膜晶体管的方法，其中，所述薄膜晶体管具有退火温度低、饱和迁移率高、开关电流比大和/或稳定性好的优点。
根据本公开的一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括从下至上顺序地设置的基底、栅极、栅极绝缘层、金属氧化物有源层以及源极和漏极，其中，所述金属氧化物有源层包括第一氧化物有源层和第二氧化物有源层，所述第一氧化物有源层的电导率大于所述第二氧化物有源层的电导率。
在一个实施例中，所述第一氧化物有源层为氧化铟锌薄膜，并具有5nm至20nm的厚度。
在一个实施例中，所述第二氧化物有源层为掺杂的氧化铟锌薄膜，并具有10nm至50nm的厚度。
在一个实施例中，掺杂的氧化铟锌薄膜包含从镓、铪、铝和镁中选择的至少一种作为掺杂元素。
在一个实施例中，所述基底为玻璃、塑料或硅片基底。
根据本公开的另一方面，提供了一种制备薄膜晶体管的方法，所述方法包括下述步骤：在其上形成有栅极的基底上形成栅极绝缘层；通过水溶液法在所述栅极绝缘层上形成包括第一氧化物有源层和第二氧化物有源层的金属氧化物有源层；以及在所述金属氧化物有源层上形成源极和漏极，其中，所述第一氧化物有源层的电导率大于所述第二氧化物有源层的电导率。
在一个实施例中，所述第一氧化物有源层为氧化铟锌薄膜，形成所述氧化铟锌薄膜的步骤包括：将硝酸锌粉末和硝酸铟粉末分别溶于去离子水中且将它们混合，然后在室温下搅拌以形成透明的氧化铟锌水性溶液，并将透明的氧化铟锌水性溶液旋涂到所述栅极绝缘层上，以形成所述第一氧化物有源层。
在一个实施例中，在将透明的氧化铟锌水性溶液旋涂到所述栅极绝缘层上之后，将所得物进行退火处理，以形成厚度为5nm至20nm的第一氧化物有源层。
在一个实施例中，所述第二氧化物有源层为氧化铟镓锌薄膜，形成所述氧化铟镓锌薄膜的步骤包括：将硝酸铟、硝酸锌和硝酸镓粉末分别溶于去离子水中且将它们混合，然后在室温下搅拌以形成透明的氧化铟镓锌水性溶液，并将透明的氧化铟镓锌水性溶液旋涂到所述第一氧化物有源层上，以形成所述第二氧化物有源层。
在一个实施例中，在将透明的氧化铟镓锌水性溶液旋涂到所述第一氧化物有源层上之后，将所得物进行退火处理，以形成厚度为10nm至50nm的第二氧化物有源层。
附图说明
图1是根据本公开的实施例的薄膜晶体管的示意性剖视图。
图2A至图2D分别是示出根据本公开的实施例的制造薄膜晶体管的方法的工艺步骤的示意性剖视图。
具体实施方式
将理解的是，当元件或层被称作在另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接到或直接结合到另一元件或层，或者也可以存在中间元件或中间层。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。此外，将理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。
如这里所使用的，除非上下文另外明确指出，否则单数形式的“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在下文中，将参照附图详细地解释本发明。
图1是根据本公开的实施例的薄膜晶体管的示意性剖视图。
参照图1，根据本公开实施例的薄膜晶体管100可以包括从下至上顺序地设置的基底2、栅极4、栅极绝缘层6、金属氧化物有源层8和10以及源极12-1和漏极12-2。金属氧化物有源层8和10包括第一氧化物有源层8和第二氧化物有源层10，其中，第一氧化物有源层8的电导率大于第二氧化物有源层10的电导率。
基底2可以是无机基板或有机基板，并且可以是透明的、不透明的或半透明的。具体地，基底1可以是玻璃、塑料或硅片基底。
栅极4可以由通用的电极材料(例如，金属、合金、导电金属氧化物、导电金属氮化物等)形成。例如，栅极2可以由金属诸如钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)、或包括上述金属的合金、或导电氧化物诸如In-Zn-O(氧化铟锌)(IZO)、Al-Zn-O(氧化铝锌)(AZO)、In-Sn-O(氧化铟锡)(ITO)、Ga-Zn-O(氧化镓锌)(GZO)或Zn-Sn-O(氧化锌锡)(ZTO)等来形成。此外，栅极2可以具有单层结构或多层结构。
在一个实施例中，基底2和栅极4也可以采用单个硅片(比如，单面抛光的低电阻硅片)来实现。
栅极绝缘层6可以是厚度为大约100nm至大约400nm的氮化硅、氧化硅和/或氮氧化硅薄膜。例如，栅极绝缘层6可以为氧化硅(SiO2)层、氮化硅(Si3N4)层或氮氧化硅(SiOxNy)层。
此外，栅极绝缘层6可以具有其中氧化硅层、氮氧化硅层和氮化硅层中的至少两层堆叠的结构。例如，栅极绝缘层6可以具有其中氮化硅层和氧化硅层堆叠的结构。在这种情况下，氮化硅层和氧化硅层可以顺序地设置在栅极4上。在本公开中，尽管上面描述了栅极图案层6的厚度，但是栅极图案层6的厚度不受具体限制。
例如，可以采用各种工艺比如涂覆、溅射、热蒸发、化学气相沉积或热氧化等在形成有栅极4的基底2上形成具有特定厚度的栅极绝缘层6。
举例而言，可以采用热氧化或等离子体增强化学气相沉积方法来制备栅极绝缘层6。比如，可以使用单面抛光的低电阻硅片(ρ<0.0015Ω·cm)作为基底2和栅电极4，然后依次用丙酮、酒精和异丙醇将硅片各超声清洗大约10分钟，用去离子水冲洗，然后利用高纯氮气吹干，随后采用热氧化或等离子体增强化学气相沉积系统沉积氮化硅和氧化硅薄膜作为栅极绝缘层6。
第一氧化物有源层8可以为氧化铟锌(InZnO或IZO)薄膜，其厚度可以为大约5nm至大约20nm。
第二氧化物有源层10可以为掺杂的氧化铟锌薄膜，其厚度可以为大约10nm至大约50nm。在掺杂的氧化铟锌薄膜中，掺杂元素可以为从镓(Ga)、铪(Hf)、铝(Al)和镁(Mg)中选择的至少一种，然而本公开并不限于此。
应当明白的是，上面描述了第一氧化物有源层8和第二氧化物有源层10的材料和厚度，但是本公开并不限于此，只要能够实现第一氧化物有源层8的电导率大于第二氧化物有源层10的电导率即可。
源极12-1和漏极12-2可以均具有单层结构或多层结构。源极12-1和漏极12-2的材料可以与栅极4的材料相同或类似。源极12-1和漏极12-2可以均由与栅极4相同的材料形成，或者由与栅极4不同的材料形成。例如，源极12-1和/或漏极12-2可以由金属诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、Nd、Cr、Ta、或包括上述金属的合金、或导电氧化物诸如IZO、AZO、ITO、GZO或ZTO、或包括导电氧化物的化合物形成。
举例而言，可以通过热蒸发的方式，在第二氧化物有源层10的表面上采用金属掩模来制备厚度为100nm的金属Al作为源极12-1和漏极12-2，沟道宽长比可以为1000μm/200μm。应当明白，在本公开中用于形成源极12-1和漏极12-2的方法并不限于此。
下面将参照图2A至图2D并结合图1来描述根据本公开实施例的用于制造薄膜晶体管的方法。图2A至图2D分别是示出根据本公开的实施例的制造薄膜晶体管的工艺步骤的示意性剖视图。
首先，参照图2A，在基底2上形成栅极4。可选地，也可以采用单个硅片(比如，单面抛光的低电阻硅片)来用作基底2和栅极4。
然后，参照图2B，在形成有栅极4的基底2上形成栅极绝缘层6。例如，可以采用各种工艺比如涂覆、溅射、热蒸发、化学气相沉积或热氧化等在形成有栅极4的基底2上形成具有特定厚度的栅极绝缘层6。此外，也可以用上面描述的方法(即，采用单面抛光的低电阻硅片作为基底2和栅极4)来形成栅极绝缘层6。
然后，通过水溶液法在栅极绝缘层6上形成包括第一氧化物有源层8和第二氧化物有源层10的金属氧化物有源层。
此外，可以对第二氧化物有源层10进行蚀刻，以形成有源层沟道区(未示出)。
参照图2C和图2D，首先通过水溶液法在栅极绝缘层6上形成第一氧化物有源层8，然后，再次通过水溶液法在第一氧化物有源层8上形成第二氧化物有源层10，其中，第一氧化物有源层8的电导率大于第二氧化物有源层10的电导率。
下面详细描述用于形成第一氧化物有源层8和第二氧化物有源层10的方法。
当第一氧化物有源层8为氧化铟锌(InZnO或IZO)薄膜时，可以采用下面的方法来制备第一氧化物有源层8。
首先，将硝酸铟和硝酸锌粉末分别溶于去离子水中，其中，In:Zn＝7:3，金属阳离子总浓度为0.2M，在将它们混合后，在磁力搅拌作用下室温搅拌大约6小时以形成透明的InZnO水性溶液。其次，将配制的InZnO水性溶液旋涂到栅极绝缘层6的表面上，然后将所得的样品放入马弗炉中进行退火处理，退火温度为大约300℃，退火时间为大约2小时，由此可以得到薄膜厚度为大约8nm的InZnO薄膜，即，得到第一氧化物有源层8。
当第二氧化物有源层10为氧化铟镓锌薄膜时，可以采用下面的方法来制备第二氧化物有源层10。
首先，将硝酸铟、硝酸锌和硝酸镓粉末分别溶于去离子水中，其中，In:Ga:Zn＝5:2:1，金属阳离子总浓度为0.2M，在将它们混合后，在磁力搅拌作用下室温搅拌大约6小时以形成透明的InGaZnO水性溶液。其次，将配制的InGaZnO水性溶液旋涂到第一氧化物有源层10的表面上，然后将所得的样品放入马弗炉中进行退火处理，退火温度为大约300℃，退火时间为大约2小时，由此可以得到薄膜厚度为大约28nm的InGaZnO薄膜，即，得到第二氧化物有源层10。
应当明白的是，上面仅通过举例方式描述了第一氧化物有源层8和第二氧化物有源层10的形成方法，但是本公开并不限于此。也就是说，用于形成第一氧化物有源层8和第二氧化物有源层10的材料和工艺参数等并不限于上述。此外，第一氧化物有源层8和第二氧化物有源层10均是采用水溶液法来制备的。
最后，参照图1，可以通过热蒸发的方式，在第二氧化物有源层10的表面上采用金属掩模来制备具有预定厚度的源极12-1和漏极12-2，由此形成薄膜晶体管100。用于形成源极12-1和漏极12-2的材料可以如上所述。
通过上面描述的方法可以制备根据本公开实施例的薄膜晶体管100。
通过上述方法制备的具有双有源层氧化物层8和10的薄膜晶体管100可以采用吉时利4200A-SCS测试系统进行测试。从上述描述和测试结果可以获知，本公开的薄膜晶体管会具有退火温度低、饱和迁移率高、开关电流比大和/或稳定性好的优点。
在本公开的薄膜晶体管中，采用了双有源层氧化物层，其由高电导率的第一氧化物有源层和低电导率的第二氧化物有源层构成，且这两层氧化物有源层均采用水溶液法来制备。具有采用水溶液法制备的双层有源层氧化物层的薄膜晶体管可以实现降低氧化物有源层的退火温度的同时改善薄膜晶体管的开关电流比。
已经针对附图给出了对本公开的特定示例性实施例的前面的描述。这些示例性实施例并不意图是穷举性的或者将本公开局限于所公开的精确形式，并且明显的是，在以上教导的启示下，本领域普通技术人员能够做出许多修改和变化。因此，本公开的范围并不意图局限于前述的实施例，而是意图由权利要求和它们的等同物所限定。

Claims (10)

1.一种薄膜晶体管，所述薄膜晶体管包括从下至上顺序地设置的基底、栅极、栅极绝缘层、金属氧化物有源层以及源极和漏极，
其中，所述金属氧化物有源层包括第一氧化物有源层和第二氧化物有源层，所述第一氧化物有源层的电导率大于所述第二氧化物有源层的电导率。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一氧化物有源层为氧化铟锌薄膜，并具有5nm至20nm的厚度。
3.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物有源层为掺杂的氧化铟锌薄膜，并具有10nm至50nm的厚度。
4.根据权利要求3所述的薄膜晶体管，其中，掺杂的氧化铟锌薄膜包含从镓、铪、铝和镁中选择的至少一种作为掺杂元素。
5.根据权利要求1所述的薄膜晶体管，其中，所述基底为玻璃、塑料或硅片基底。
6.一种制备薄膜晶体管的方法，所述方法包括下述步骤：
在其上形成有栅极的基底上形成栅极绝缘层；
通过水溶液法在所述栅极绝缘层上形成包括第一氧化物有源层和第二氧化物有源层的金属氧化物有源层；以及在所述金属氧化物有源层上形成源极和漏极，
其中，所述第一氧化物有源层的电导率大于所述第二氧化物有源层的电导率。
7.根据权利要求6所述的方法，其中，所述第一氧化物有源层为氧化铟锌薄膜，形成所述氧化铟锌薄膜的步骤包括：将硝酸锌粉末和硝酸铟粉末分别溶于去离子水中且将它们混合，然后在室温下搅拌以形成透明的氧化铟锌水性溶液，并将透明的氧化铟锌水性溶液旋涂到所述栅极绝缘层上，以形成所述第一氧化物有源层。
8.根据权利要求7所述的方法，其中，在将透明的氧化铟锌水性溶液旋涂到所述栅极绝缘层上之后，将所得物进行退火处理，以形成厚度为5nm至20nm的第一氧化物有源层。
9.根据权利要求6或7所述的方法，其中，所述第二氧化物有源层为氧化铟镓锌薄膜，形成所述氧化铟镓锌薄膜的步骤包括：将硝酸铟、硝酸锌和硝酸镓粉末分别溶于去离子水中且将它们混合，然后在室温下搅拌以形成透明的氧化铟镓锌水性溶液，并将透明的氧化铟镓锌水性溶液旋涂到所述第一氧化物有源层上，以形成所述第二氧化物有源层。
10.根据权利要求9所述的方法，其中，在将透明的氧化铟镓锌水性溶液旋涂到所述第一氧化物有源层上之后，将所得物进行退火处理，以形成厚度为10nm至50nm的第二氧化物有源层。
CN201710706862.XA 2017-08-17 2017-08-17 薄膜晶体管和制备薄膜晶体管的方法 Pending CN107527956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710706862.XA CN107527956A (zh) 2017-08-17 2017-08-17 薄膜晶体管和制备薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710706862.XA CN107527956A (zh) 2017-08-17 2017-08-17 薄膜晶体管和制备薄膜晶体管的方法

Publications (1)

Publication Number Publication Date
CN107527956A true CN107527956A (zh) 2017-12-29

Family

ID=60681315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710706862.XA Pending CN107527956A (zh) 2017-08-17 2017-08-17 薄膜晶体管和制备薄膜晶体管的方法

Country Status (1)

Country Link
CN (1) CN107527956A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108396312A (zh) * 2018-01-19 2018-08-14 东华大学 一种快速制备高平整度金属氧化物薄膜的方法
CN109767988A (zh) * 2018-12-25 2019-05-17 西交利物浦大学 金属氧化物薄膜晶体管及其制备方法
CN110021531A (zh) * 2019-03-25 2019-07-16 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN111128680A (zh) * 2019-12-24 2020-05-08 Tcl华星光电技术有限公司 一种cmos反相器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026474A (zh) * 2010-07-26 2013-04-03 日产化学工业株式会社 非晶态金属氧化物半导体层形成用前体组合物、非晶态金属氧化物半导体层及其制造方法以及半导体器件
CN103548146A (zh) * 2011-04-07 2014-01-29 代表亚利桑那大学的亚利桑那校董会 用于半导体器件的双有源层及其制造方法
US20140353683A1 (en) * 2013-06-03 2014-12-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN106653859A (zh) * 2016-09-14 2017-05-10 齐鲁工业大学 一种低温液相制备高迁移率铟锌氧薄膜晶体管的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026474A (zh) * 2010-07-26 2013-04-03 日产化学工业株式会社 非晶态金属氧化物半导体层形成用前体组合物、非晶态金属氧化物半导体层及其制造方法以及半导体器件
CN103548146A (zh) * 2011-04-07 2014-01-29 代表亚利桑那大学的亚利桑那校董会 用于半导体器件的双有源层及其制造方法
US20140353683A1 (en) * 2013-06-03 2014-12-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN106653859A (zh) * 2016-09-14 2017-05-10 齐鲁工业大学 一种低温液相制备高迁移率铟锌氧薄膜晶体管的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108396312A (zh) * 2018-01-19 2018-08-14 东华大学 一种快速制备高平整度金属氧化物薄膜的方法
CN108396312B (zh) * 2018-01-19 2020-04-17 东华大学 一种快速制备高平整度金属氧化物薄膜的方法
CN109767988A (zh) * 2018-12-25 2019-05-17 西交利物浦大学 金属氧化物薄膜晶体管及其制备方法
CN110021531A (zh) * 2019-03-25 2019-07-16 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN110021531B (zh) * 2019-03-25 2021-11-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN111128680A (zh) * 2019-12-24 2020-05-08 Tcl华星光电技术有限公司 一种cmos反相器的制备方法
WO2021128467A1 (zh) * 2019-12-24 2021-07-01 Tcl华星光电技术有限公司 一种cmos反相器的制备方法
US11217489B1 (en) 2019-12-24 2022-01-04 Tcl China Star Optoelectronics Technology Co., Ltd. Manufacturing method of CMOS inverter

Similar Documents

Publication Publication Date Title
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
JP6976858B2 (ja) 積層体
CN107527956A (zh) 薄膜晶体管和制备薄膜晶体管的方法
TWI798187B (zh) 構造物、其製造方法、半導體元件及電子電路
CN103311130B (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
CN101859710A (zh) 半导体装置及半导体装置的制造方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
KR101974754B1 (ko) 박막 트랜지스터
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
US9806097B2 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
JP5984354B2 (ja) 半導体素子
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN103794652A (zh) 金属氧化物半导体薄膜晶体管及其制备方法
JP2010165999A (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN105552080A (zh) 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN107527946A (zh) 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
WO2013051644A1 (ja) 絶縁膜およびその製造方法
CN110190066A (zh) 阵列基板和阵列基板的制备方法
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
WO2017002384A1 (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171229