CN107452610A - 用于处理半导体区域的方法 - Google Patents

用于处理半导体区域的方法 Download PDF

Info

Publication number
CN107452610A
CN107452610A CN201710293055.XA CN201710293055A CN107452610A CN 107452610 A CN107452610 A CN 107452610A CN 201710293055 A CN201710293055 A CN 201710293055A CN 107452610 A CN107452610 A CN 107452610A
Authority
CN
China
Prior art keywords
sediment
semiconductor regions
dopant
layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710293055.XA
Other languages
English (en)
Other versions
CN107452610B (zh
Inventor
桑德拉·维尔蒂奇
马里奥·巴鲁希奇
罗伯特·哈特尔
亚历山大·欣茨
伊夫林·纳佩特施尼格
乔治·希恩纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107452610A publication Critical patent/CN107452610A/zh
Application granted granted Critical
Publication of CN107452610B publication Critical patent/CN107452610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据各种实施方式，一种用于处理包括至少一个沉淀物的半导体区域的方法可以包括：在半导体区域上方形成沉淀物去除层，其中沉淀物去除层可以限定吸收温度至少一个沉淀物的组分在该吸收温度下在沉淀物去除层中的化学溶解度大于在半导体区域中的化学溶解度；以及将至少一个沉淀物加热至超过吸收温度。

Description

用于处理半导体区域的方法
技术领域
各种实施方式通常涉及用于处理半导体区域的方法和电子装置。
背景技术
一般而言，可以在衬底(也称为晶片或载体)上或衬底中以半导体技术来处理半导体材料，例如以制造集成电路(也称为芯片)。在制造集成电路期间，可以应用某些工艺，例如对半导体材料进行掺杂、对衬底进行平坦化、在衬底上方形成一个或更多个层、构造一个或更多个层，或接触容易制造的芯片。
传统地，平坦化利用化学抛光工艺和/或机械抛光工艺。由于质量标准，可能难以使该工艺的设置适合于各种技术、各种晶片直径和各种晶片(例如，硅)厚度。另外，工艺参数窗口可能非常窄，这增加了使多个工具的工艺对准以例如增加再现性的负荷。
在几种工艺中，所使用的材料可能彼此发生化学反应，并且可能根据其相图而被转化为例如微米级的诸如沉淀物、夹杂物、混合晶体和同素异形体变型这样的寄生相。这些寄生相在机械性质和化学性质方面可能与主相不同，因此可能使平坦化变得复杂。例如，机械和/或化学稳定的寄生相可能抵抗平坦化。
作为示例，可以在衬底的前侧形成PtxSiy晶粒。图1A示出了衬底表面上的PtxSiy晶粒102，其在显微镜图像中看起来较暗。传统上，可能不存在可用于去除PtxSiy晶粒而不损坏衬底的平坦化工艺。因此，PtxSiy晶粒通常例如通过无电解电镀(也称为e-less电镀)、被以下层覆盖(overgrown)。例如，PtxSiy晶粒可能被AlSiCu层覆盖，AlSiCu层随后可能被NiP电镀覆盖。在e-less电镀工艺期间，可以蚀刻掉邻近PtxSiy晶粒的AlSiCu层，例如特别是对于特别大尺寸的PtxSiy晶粒。在AlSiCu层中产生的凹槽可能导致邻近PtxSiy晶粒的不均匀NiP电镀104(例如，导致光学上可检测到的缺陷)。图1B以顶视图和截面FIB(聚焦离子束)图像的方式示出了所产生的不均匀性104。所产生的不均匀性104增加了容易制造的芯片出故障的风险并且降低了其可靠性。
作为示例，可以在衬底的背侧形成PtxSiy晶粒。传统上，可以通过化学抛光工艺使背侧平坦化，以例如减薄衬底。然而，由于PtxSiy晶粒可能抵抗化学抛光工艺，因此化学抛光工艺在降低表面粗糙度方面可能受到限制。换言之，PtxSiy晶粒可能在化学抛光工艺期间保持不变。然而，如果所施加的机械力足够高，则可以从(例如，由硅制成的)衬底中撕下PtxSiy晶粒，从而导致衬底中的非对称凹槽(示例性地为“火山口”)。图2A是示出衬底中的非对称凹槽202的显微镜图像，其在显微镜图像中显得较暗。可以通过使金属(例如，在形成背侧金属层期间)扩散到衬底中来增加剩余表面粗糙度，从而降低(例如，针对裸芯片附着的)可焊接性和/或增加(例如，在组装(pick up)工艺中的)脱离的风险。图2B示出了金属层中的与金属扩散相关的不均匀性204以及空隙206。所产生的不均匀性204和空隙206增加了容易制造的芯片出故障的风险并且降低了其可靠性。
发明内容
根据各种实施方式，一种用于处理半导体区域的方法——其中半导体区域包括至少一个沉淀物——可以包括：在半导体区域上方形成沉淀物去除层，其中沉淀物去除层限定吸收温度，在该吸收温度下至少一个沉淀物的组分在沉淀物去除层中的化学溶解度大于其在半导体区域中的化学溶解度；并且将至少一个沉淀物加热至超过吸收温度。
附图说明
在附图中，贯穿不同的视图相似的附图标记通常指代相同的部分。附图不一定按比例绘制，而是通常重点放在对本发明的原理的说明上。在以下描述中，参照以下附图对本发明的各种实施方式进行描述，在附图中：
图1A至图2B分别示出了传统的金属层；
图3至图5分别示出了根据各种实施方式的方法；
图6A至图6D分别示出了根据各种实施方式的方法中的电子装置；
图7A和图7B分别示出了根据各种实施方式的方法中的电子装置；
图8A至图8D分别示出了根据各种实施方式的方法中的电子装置；
图9A至图9D分别示出了根据各种实施方式的方法中的电子装置；
图10A至图10D分别示出了根据各种实施方式的方法中的电子装置；
图11A至图11D分别示出了根据各种实施方式的方法中的电子装置；
图12A至图12C分别示出了根据各种实施方式的方法中的电子装置；
图13和图14分别示出了根据各种实施方式的方法；
图15A和图15B分别示出了根据各种实施方式的方法中的电子装置；
以及
图16A和图16B分别示出了根据各种实施方式的方法中的电子装置。
具体实施方式
以下详细描述参照以说明的方式示出的、可以实践本发明的具体细节和实施方式的附图。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何实施方式或设计不一定要被解释为比其他实施方式或设计更为优选或有利。
关于形成在侧面或表面“上方”的沉积材料所使用的词语“上方”在本文中可以用于表示沉积材料可以例如以与隐含的侧面或表面直接接触的方式“直接地”形成在隐含的侧面或表面上。关于形成在侧面或表面“上方”的沉积材料所使用的词语“上方”在本文中可以用于表示沉积材料可以“间接地”形成在隐含的侧面或表面上，其中一个或更多个附加层被布置在隐含的侧面或表面与沉积材料之间。
关于结构的(或衬底、晶片或载体的)“横向”延伸或“横向地”相邻所使用的术语“横向”在本文中可以用于表示沿着衬底、晶片或载体的表面的延伸或位置关系。这表示衬底的表面(例如载体的表面或晶片的表面)可以用作参考，其通常称为衬底的主处理表面(或者载体或晶片的主处理表面)。此外，关于结构的(或结构元件的)“宽度”所使用的术语“宽度”在本文中可以用于表示结构的横向延伸。此外，关于结构的(或结构元件的)高度所使用的术语“高度”在本文中可以用于表示结构沿垂直于衬底表面(例如垂直于衬底的主处理表面)的方向的延伸。关于层的“厚度”所使用的术语“厚度”在本文中可以用于表示该层的与其上沉积有该层的支承件(材料)的表面垂直的空间延伸。如果支承件的表面平行于衬底的表面(例如平行于主处理表面)，则沉积在支承件上的层的“厚度”可以与该层的高度相同。此外，“竖直”结构可以称为在垂直于横向方向(例如垂直于衬底的主处理表面)的方向上延伸的结构，并且“竖直”延伸可以称为沿垂直于横向方向的方向的延伸(例如垂直于衬底的主处理表面的延伸)。
关于一组元件的短语“……中至少一个”在本文中可以用于表示来自由各元件组成的组中的至少一个元件。例如，关于一组元件的短语“……中至少一个”在本文中可以用于表示对以下项的选择：所列出的元件中的一个、所列出的元件中的多个、多个单独列出的元件或多个多种列出的元件。
根据各种实施方式，半导体区域可以被处理成在半导体区域中和/或在半导体区域上方形成一个或更多个半导体芯片(也称为集成电路或裸芯片)。半导体芯片可以包括有源芯片区。有源芯片区可以被布置在半导体区域的一部分中并且可以包括一个或更多个半导体电路元件，如晶体管、电阻器、电容器、二极管等。一个或更多个半导体电路元件可以被配置成执行计算或存储操作。可替选地或另外地，一个或更多个半导体电路元件可以被配置成例如在电力电子装置中执行切换或整流操作。
根据各种实施方式，半导体芯片可以通过从半导体区域的切口部分移除材料而从半导体区域中被分割出来(也称为切割或切分半导体区域)。例如，从半导体区域的切口部分移除材料可以通过划线和断裂、劈裂、刀片切割或(例如使用切割锯进行)机械锯切来处理。在分割半导体芯片之后，半导体芯片可以被电接触并且例如通过模具材料被封装和/或被封装到芯片载体(也称为芯片壳体)中，其然后可以适于在电子装置中使用。例如，半导体芯片可以通过导线接合至芯片载体，并且芯片载体可以被焊接到印刷电路板和/或引线框上。
根据各种实施方式，在半导体芯片制造期间，可以处理各种材料类型以形成以下中至少一个：集成电路、半导体电路元件、接触焊盘、电互连，这些材料可以是电绝缘材料(也称为电介质)、电半导体材料(也称为半导体材料)或电传导材料(也称为导电材料)。
电绝缘材料、层、区域等可以包括以下材料或由以下材料形成：半导体氧化物、金属氧化物、陶瓷、半导体氮化物、半导体碳化物、玻璃(例如氟硅酸盐玻璃(FSG))、聚合物(例如树脂、粘合剂、抗蚀剂、苯并环丁烯(BCB)或聚酰亚胺(PI))、硅酸盐(例如硅酸铪或硅酸锆)、过渡金属氧化物(例如二氧化铪或二氧化锆)、氧氮化物(例如硅氮氧化物)或任何其他介电材料类型。
导电材料、层、区域等可以包括以下材料或可以由以下材料形成：金属材料(例如金属或金属合金)、硅化物(例如硅化钛、硅化钼、硅化钽或硅化钨)、导电聚合物、多晶半导体(例如，多晶硅)或高掺杂半导体(例如高度掺杂的硅)。
根据各种实施方式，金属材料可以包括以下一组化学元素(也称为金属)中的至少一种化学元素或由该至少一种化学元素形成：钨(W)、铝(Al)、铜(Cu)、镍(Ni)、镁(Mg)、铬(Cr)、铁(Fe)、锌(Zn)、锡(Sn)、金(Au)、银(Ag)、铱(Ir)铂(Pt)、铟(In)、镉(Cd)、铋(Bi)、钒(V)、钛(Ti)、钯(Pd)或锆(Zr)，或者包含该组化学元素中的至少一种化学元素的金属合金。作为示例，金属合金可以包括以下或由以下形成：至少两种金属(例如在金属间化合物的情况下为例如两种或多于两种金属)；或者至少一种金属(例如，一种或多于一种金属)和至少一种其他化学元素(例如，非金属或半金属)。作为示例，金属合金可以包括以下或者可以由以下形成：例如在钢或氮化物的情况下，至少一种金属和至少一种非金属(例如碳(C)或氮(N))。作为示例，金属合金可以包括以下或者可以由以下形成：多于一种金属(例如，两种或更多种金属)，例如金和铝的各种化合物、铜和铝的各种化合物、铜和锌的各种化合物(例如，“黄铜”)或者铜和铝的各种化合物(例如，“铝青铜”)，这例如包括各种金属间化合物。金属材料可以是导电的。
根据各种实施方式，衬底(也称为晶片或载体)和半导体区域中的至少一个可以包括各种类型的半导体材料或由各种类型的半导体材料形成，这包括：例如，IV族半导体(例如，硅或锗)、化合物半导体(例如，III-V族化合物半导体(例如砷化镓))、II-VI族化合物半导体或者包括III族半导体、V族半导体或聚合物的其他类型。在一个实施方式中，衬底和半导体区域中的至少一个可以由(掺杂的或未掺杂的)硅制成，在一个替选实施方式中，衬底和半导体区域中的至少一个可以是绝缘体上硅(SOI)晶片。作为替选方案，任何其他合适的半导体材料可以用于衬底和半导体区域的至少一个，例如，诸如磷化镓(GaP)、磷化铟这样的半导体化合物材料，以及诸如砷化铟镓(InGaAs)这样的任何合适的三元半导体化合物材料或四元半导体化合物材料。
半导体材料、层、区域等可以被理解为具有中等电导率(也称为半导电的)，例如(在室温和恒定电场方向、例如恒定电场处测量的)电导率的范围为约10-6西门子每米(S/m)至约106S/m。导电材料(例如，金属材料)、层、区域等可以被理解为具有高电导率(也称为导电的)，例如(在室温和恒定电场方向、例如恒定电场处测量的)电导率大于约106S/m，例如大于约107S/m。电绝缘材料、层、区域等可以被理解为具有低电导率(也称为电绝缘的)，例如(在室温和恒定电场方向、例如恒定电场处测量的)电导率小于约10-6S/m，例如小于约10-10S/m。
衬底(更一般地，半导体区域)的常规平坦化工艺可以通过减材制造工艺来执行，其在一些情况下可能不能制造潜在的沉淀物。根据各种实施方式，可以通过引入沉淀物去除层来增强平坦化工艺。在下文中，短语“沉淀物”可以指在处理半导体区域期间形成的各种类型的沉淀物。例如，沉淀物可以包括半导体区域的掺杂剂材料(在这种情况下，沉淀物也可以称为掺杂剂沉淀物)。以下涉及掺杂剂沉淀物的描述也可以更一般地适用于半导体区域中的其他类型的沉淀物，例如微米级的夹杂物、混合晶体和同素异形体变型。
例如在减材制造工艺之前或作为对减材制造工艺的替代工艺，可以在衬底上方形成沉淀物去除层(例如，物理地接触潜在的沉淀物)。通过热加工，潜在的沉淀物可以被分解成沉淀物去除层和/或被沉淀物去除层部分地吸收。在热加工之后，可以可选地执行减材制造工艺，其可以去除沉淀物去除层并且可选地进一步使衬底平坦化。
根据各种实施方式，沉淀物去除层可以包括钨(W)和钛(Ti)中的至少一种或由钨(W)和钛(Ti)中的至少一种形成，例如WTi或W。沉淀物去除层可以被沉积在Si/PtxSiy晶粒污染表面(更一般地为沉淀物污染表面)上方。随后，可以应用退火步骤。在退火步骤期间，例如由于Pt可以分布在WTi或W层内，因此可以对PtxSiy晶粒进行平坦化。
图3以示意流程图的方式示出了根据各种实施方式的方法300。例如，如果半导体区域包括至少一个掺杂剂沉淀物(例如，掺杂剂沉淀物)，那么方法300可以被配置成用于处理半导体区域。例如，半导体区域可以由掺杂剂(也称为掺杂剂材料)掺杂。
方法300可以包括，在301中，在半导体区域上方形成沉淀物去除层。沉淀物去除层可以限定吸收温度，在该吸收温度下至少一个沉淀物的组分(例如，来自至少一个沉淀物的掺杂剂材料)在沉淀物去除层中的化学溶解度可以大于其在半导体区域中(例如，在至少一个沉淀物中)的化学溶解度。
方法300还可以包括，在303中，将沉淀物去除层加热至超过吸收温度。
可替选地或另外地，方法300可以包括，在305中，将半导体区域加热至超过吸收温度。
通过加热，至少一个沉淀物可以被加热至超过吸收温度。例如，方法300可以更一般地包括，在307中，将至少一个沉淀物加热至超过吸收温度。例如，可以经由加热沉淀物去除层来加热至少一个沉淀物。可替选地或另外地，可以经由加热半导体区域来加热至少一个沉淀物。
方法300可以可选地包括在309中，将半导体区域和沉淀物去除层中的至少一个加热(更一般地，将至少一个沉淀物加热)至超过吸收温度包括热激活在沉淀物去除层中对来自至少一个沉淀物的掺杂剂的吸收。
方法300可以可选地包括在311中，将半导体区域和沉淀物去除层中的至少一个加热(更一般地，将至少一个沉淀物加热)至超过吸收温度包括激活掺杂剂从半导体区域进入沉淀物去除层的热诱导相互扩散。
可以通过热激活至少一个沉淀物的分解来获得热激活吸收和激活热诱导相互扩散中的至少之一。
图4以示意性流程图的方式示出了根据各种实施方式的方法400。方法400可以被配置成用于处理半导体区域。半导体区域可以包含掺杂剂。
方法400可以包括，在401中，在半导体区域上方形成沉淀物去除层。沉淀物去除层可以限定吸收温度，在该吸收温度下掺杂剂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度。
方法400还可以包括，在403中，通过加热至超过吸收温度来热激活在沉淀物去除层中对来自半导体区域(例如，来自半导体区域的至少一个掺杂剂沉淀物)的掺杂剂的吸收(激活热诱导吸收)(例如，用于使半导体区域平坦化)。对于热激活吸收，可以热诱导掺杂剂向沉淀物去除层的扩散。
方法400可以可选地包括，在405中，经由沉淀物去除层加热至少一个掺杂剂沉淀物。
方法400可以可选地包括，在407中，经由半导体区域加热至少一个掺杂剂沉淀物。
图5以示意流程图的方式示出了根据各种实施方式的方法500。方法500可以被配置成用于处理半导体区域。半导体区域可以包含掺杂剂。
方法500可以包括，在501中，在半导体区域上方形成沉淀物去除层。沉淀物去除层可以限定吸收温度，在该吸收温度下掺杂剂在沉淀物去除层中的热诱导吸收可以大于其在至少一个掺杂剂沉淀物中的热诱导吸收。
方法500还可以包括，在503中，将沉淀物去除层加热至超过吸收温度，以便至少部分地溶解(例如，分解)半导体区域的至少一个掺杂剂沉淀物并且吸收沉淀物去除层中的至少一个掺杂剂沉淀物的掺杂剂材料。
可替选地或另外地，方法500还可以包括，在505中，将半导体区域加热至超过吸收温度，以便至少部分地溶解半导体区域的至少一个掺杂剂沉淀物并且吸收沉淀物去除层中的至少一个掺杂剂沉淀物的掺杂剂材料。
通过加热，至少一个掺杂剂沉淀物可以被加热至超过吸收温度。例如，方法500可以更一般地包括在507中，将至少一个掺杂剂沉淀物加热至超过吸收温度，以便至少部分地溶解半导体区域的至少一个掺杂剂沉淀物并且吸收沉淀物去除层中的至少一个掺杂剂沉淀物的掺杂剂材料。例如，可以经由加热沉淀物去除层来加热至少一个掺杂剂沉淀物。可替选地或另外地，可以经由加热半导体区域来加热至少一个掺杂剂沉淀物。
图6A至图6D分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在600a中，电子装置可以包括半导体区域602。半导体区域602可以包含掺杂剂108(例如，p型掺杂剂或n型掺杂剂)。换言之，半导体区域602可以是掺杂的(例如，p掺杂或n掺杂)。掺杂剂108可以包含第一金属(例如铂、铝、镍、钼、钛和铜中的至少一种)或由其形成。
可选地，半导体区域602可以包括至少一个掺杂剂沉淀物602p(也称为至少一个潜在的掺杂剂沉淀物602p)。至少一个掺杂剂沉淀物602p可以布置在半导体区域602的半导体材料602m中和/或半导体材料602m上。例如，半导体区域602可以包括具有掺杂剂沉淀物602p或由掺杂剂沉淀物602p形成的至少一个突起。例如，半导体区域602可以包括可以被部分地露出(换言之，部分地未被覆盖)并且来自半导体区域602的半导体材料602m的至少一个掺杂剂沉淀物602p(一种或更多个掺杂剂沉淀物602p)。可替选地或另外地，半导体区域602可以包括从半导体区域602的半导体材料602m突起的至少一个掺杂剂沉淀物602p。
至少一个掺杂剂沉淀物602p可以包括半导体区域602的半导体材料602m和半导体区域602的掺杂剂108或由其形成，例如用于形成化合物(例如二元化合物，例如硅酸盐)。掺杂剂可以布置在半导体区域602的半导体材料602m和至少一个掺杂剂沉淀物602p两者中。作为示例，至少一个掺杂剂沉淀物602p可以包括硅化物(如硅化金、硅化铝、硅化镍、硅化钼、硅化钛和硅化铜中的至少之一)或由其形成。根据相应的半导体区域602的半导体材料602m，可以形成包括半导体区域602的半导体材料602m和金属的其他化合物。
半导体区域602的(例如，掺杂的)半导体材料602m在化学组成、结晶顺序(例如，纳米晶体、多晶、单晶、非晶)、结晶取向和晶体结构中的至少一个方面可以与至少一个掺杂剂沉淀物602p不同。至少一个掺杂剂沉淀物602p可以部分地嵌入半导体区域602的半导体材料602m中。
在600b中，电子装置可以包括布置在半导体区域602上方的沉淀物去除层604。可以例如通过物理气相沉积(PVD，例如溅射)、电化学沉积(例如，电镀)和化学气相沉积(CVD，例如等离子体增强CVD)在半导体区域602上方形成沉淀物去除层604。沉淀物去除层604可以包括掺杂剂吸收材料或由掺杂剂吸收材料形成。作为示例，掺杂剂吸收材料可以是非晶的(换言之，以非晶相存在)。
作为示例，沉淀物去除层604的厚度604t可以在约10纳米(nm)至约500nm的范围内，例如在约20nm至约100nm的范围内，例如约50nm。可替选地或另外地，沉淀物去除层604的厚度604t可以小于至少一个掺杂剂沉淀物602p的延伸部(其平行于沉淀物去除层604的厚度604t)。
沉淀物去除层604(或相应的掺杂剂吸收材料)可以包括至少一种第二金属(换言之，一种或更多种第二金属，例如两种或更多种第二金属)或由其形成，例如包括至少一种第二金属的金属合金。至少一种第二金属可以与第一金属不同。例如，沉淀物去除层604(或相应的掺杂剂吸收材料)可以包括彼此不同的至少两种第二金属(主要第二金属和次级第二金属)，例如包括至少两种第二金属的金属合金。
作为示例，至少一种第二金属中的主要第二金属可以是钨。可替选地或另外地，至少一种第二金属中的次级第二金属可以是钛。沉淀物去除层604(或相应的掺杂剂吸收材料)可以是导电的。
作为示例，沉淀物去除层604可以包括浓度大于约50原子百分比(at％)、大于约75at％、例如大于约80at％、例如大于或等于约83at％、例如大于约90at％的主要第二金属或由其形成。可替选地或另外地，沉淀物去除层604可以包括浓度小于约50at％、小于约25at％、例如小于约20at％、例如小于或等于约17at％、例如小于约10at％的次级第二金属或由其形成。
根据各种实施方式，掺杂剂108(更一般地，至少一个掺杂剂沉淀物602p的组分)在沉淀物去除层604中的化学溶解度可以大于其在半导体区域中的化学溶解度(例如，为其在半导体区域中的化学溶解度的约100％以上、约200％以上、或约500％以上)。例如，掺杂剂108在沉淀物去除层604中可以(例如在参考温度下)溶解至达到掺杂剂108在沉淀物去除层604中的第一浓度。掺杂剂108在半导体区域602中可以(例如在参考温度下)溶解至达到半导体区域602中的掺杂剂108的第二浓度。第二浓度可以小于第一浓度(例如为第一浓度的约100％、75％、50％、25％、10％或约5％)。
在600b中(在加热至超过吸收温度之前)，沉淀物去除层604可以基本上不含掺杂剂(例如，以小于第一浓度的1％存在)。可替选地或另外地，掺杂剂108在沉淀物去除层604中的浓度可以小于其在半导体区域602中的浓度(例如，为其在半导体区域602中的浓度的约100％、75％、50％、25％或约10％)。
更一般地，在加热至超过吸收温度之前，掺杂剂108在沉淀物去除层604中的浓度(也称为设置浓度)可以小于第一浓度(例如，为第一浓度的约100％、75％、50％、25％或约10％)。
至少一个掺杂剂沉淀物602p(如果存在)可以布置在半导体区域602的半导体材料602m与沉淀物去除层604之间。
在600c中，电子装置可以包括例如以大于设置浓度的浓度包含掺杂剂108的沉淀物去除层604。例如来自至少一个掺杂剂沉淀物602p的掺杂剂108可以通过沉淀物去除层604被至少部分地吸收611。为了吸收611掺杂剂108，可以将半导体区域602和沉淀物去除层604(也称为掺杂剂吸收层604)中的至少一个加热至例如超过吸收温度的温度(也称为平坦化温度)。吸收温度可以大于或等于参考温度。沉淀物去除层604可以被配置成在超过吸收温度时使至少一个掺杂剂沉淀物602p分解。
为了吸收611掺杂剂108，可以将半导体区域602和沉淀物去除层604(也称为掺杂剂吸收层604)中的至少一个加热至平坦化温度，该平坦化温度小于使沉淀物去除层604结晶的温度(也称为再结晶温度)(例如，为沉淀物去除层604结晶的温度的约100％、75％、50％、25％、或约10％)。沉淀物去除层604的平坦化温度和再结晶温度中的至少一个可以小于融化温度(例如为融化温度的约100％、75％、50％或约25％)。
掺杂剂108的吸收611可以包括沉淀物去除层604中的掺杂剂的热诱导吸收611或由其形成。因此，沉淀物去除层604可以被配置成在超过吸收温度时吸引来自至少一个掺杂剂沉淀物602p的掺杂剂108，例如随温度升高而增加吸引力。可以通过加热半导体区域602和沉淀物去除层604中的至少一个来热诱导掺杂剂108的吸收611。
根据各种实施方式，通过沉淀物去除层604对掺杂剂108的吸收611可以比至少一个掺杂剂沉淀物(换言之，包括掺杂剂的沉淀物)的形成更快。例如，掺杂剂可以在沉淀物去除层604中比在至少一个掺杂剂沉淀物中以更快和以更大量中的至少一种方式迁移611。
根据各种实施方式，可以通过沉淀物去除层604中的掺杂剂108的吸收611形成非晶相或维持非晶相。例如，在吸收掺杂剂108期间，沉淀物去除层604可以保持非晶态。换言之，沉淀物去除层604和掺杂剂108的相(也称为掺杂剂吸收相)可以形成非晶混合相。沉淀物去除层604的非晶结晶顺序可以通过沉淀物去除层604避免适应非平坦化表面802(也称为沉淀污染表面802)的形貌。例如，非晶态混合相可以保持(非晶)高达至少约1000℃，例如高达至少约1500℃。与此相反，至少一个掺杂剂沉淀物602p可以包括结晶相或由结晶相形成，例如包括纳米晶体顺序、多晶顺序和单晶顺序中的至少一个。换言之，掺杂剂沉淀物602p可以包括一种或更多种微晶或由一种或更多种微晶形成。
600d中的电子装置中的至少一个掺杂剂沉淀物602p的体积分数可以小于600c中的电子装置中的至少一个掺杂剂沉淀物602p的体积分数(例如，为600c中的电子装置中的至少一个掺杂剂沉淀物602p的体积分数的约100％、75％、50％、25％、或约10％)(例如，由于至少一个掺杂剂沉淀物602p的尺寸和掺杂剂沉淀物602p的数目中的至少一个的减少)。半导体区域602可以通过借助于沉淀物去除层604来吸收掺杂剂108而被平坦化。换言之，在吸收掺杂剂108之后，半导体区域602的粗糙度可以小于在吸收掺杂剂108之前的半导体区域602的粗糙度(例如，为在吸收掺杂剂108之前的半导体区域602的粗糙度的约100％、75％、50％、25％或约10％)。可替选地或另外地，在吸收掺杂剂108之后，半导体区域602的突起可以比吸收掺杂剂108之前的半导体区域602的突起小(例如，具有较小的延伸部)。
在吸收掺杂剂108之后，半导体区域602中的掺杂剂108的浓度可以小于在吸收掺杂剂108之前的半导体区域602中的掺杂剂108的浓度(例如，为在吸收掺杂剂108之前的半导体区域602中的掺杂剂108的浓度的约100％、75％、50％、25％或约10％)。可替选地或另外地，在吸收掺杂剂108之前，沉淀物去除层604中的掺杂剂108的浓度可以小于在吸收掺杂剂108之后的沉淀物去除层604中的掺杂剂108的浓度(例如，为在吸收掺杂剂108之后的沉淀物去除层604中的掺杂剂108的浓度的约100％、75％、50％、25％或约10％)。
根据各种实施方式，为了激活热诱导吸收，沉淀物去除层604可以(例如，在吸收掺杂剂时)被加热至比沉淀物去除层604结晶的温度更小的温度(例如，为沉淀物去除层604结晶的温度的温度的约100％、75％、50％、25％或约10％)。
图7A至图7B分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在700a中，电子装置可以包括电子元件1702(例如，布置在半导体区域602中，也称为被整合在半导体区域602中)。
例如，第一沉淀物去除层604可以布置在半导体区域602的第一侧602b(也称为底侧602b)处。可替选地或另外地，第二沉淀物去除层604可以布置在半导体区域602的第二侧602t(也称为顶侧602t)处。半导体区域602的第一侧602b与半导体区域602的第二侧602t可以相对。
可以加热第一沉淀物去除层604和第二沉淀物去除层604中的至少一个以吸收半导体区域602的潜在掺杂剂沉淀物的至少一种组分。例如，可以(例如，在检测沉淀物之前)预防性的利用沉淀物去除层604。通过加热，可以使半导体区域602的第一侧602b平坦化。可替选地或另外地，可以通过加热来使半导体区域602的第二侧602t平坦化。对于加热第一沉淀物去除层604和第二沉淀物去除层604中的至少一个可替选地或另外地，可以加热半导体区域602。
在加热沉淀物去除层604之前或之后可以形成电子元件1702。
电子元件1702可以包括至少一个半导体电路元件(换言之，一个或更多个半导体电路元件)或由其形成，例如至少一个功率半导体电路元件。电子元件1702(例如，至少一个半导体电路元件)可以形成为与第一侧602b和第二侧602t中的至少一个电接触1704。例如，半导体电路元件可以包括晶体管(例如，绝缘栅双极晶体管)或由其形成。可替选地或另外地，半导体电路元件可以包括二极管或由二极管形成。
在700b中，电子装置可以包括在第一侧602b上的至少一个第一接触焊盘1706(例如至少一个集电极接触焊盘1706)，第一接触焊盘1706形成为与电子元件1702电接触。换言之，至少一个第一接触焊盘1706可以电连接至电子元件1702。可替选地或另外地，半导体器件700b可以包括在第二侧602t上的至少一个第二接触焊盘1708(例如源极/漏极接触焊盘1708)，换言之，一个或不止一个的第二接触焊盘1708，第二接触焊盘1708形成为与电子元件1702电接触1710。不止一个第二接触焊盘1708可以可选地包括栅极接触焊盘，例如其可以形成为与电子元件1702电绝缘。
形成至少一个第一接触焊盘1706可以包括在半导体区域602的第一侧602b上形成第一金属层(例如，金属层或金属合金层)或者由其形成。形成至少一个第二接触焊盘1708可以包括在半导体区域602的第二侧602t上形成第二金属层或者由其形成。第一金属层和第二金属层中的至少一个可以可选地被构造成形成相应的至少一个接触焊盘1706、1708。
根据各种实施方式，对层(例如，第一金属层、沉淀物去除层604和第二金属层中的至少一个)进行构造可以包括以下中的至少之一或由其形成：化学处理(例如，湿化学处理和干化学处理中至少之一)、电化学处理和机械处理。作为示例，可以利用光刻和蚀刻来对层进行构造。可替选地或另外地，可以利用其他构造方法，例如剥离工艺、激光烧蚀等。例如，光刻和剥离工艺可以包括形成掩模层。在这种情况下，对层进行构造还可以包括去除掩模层。作为示例，在剥离工艺的情况下，可以在掩模层上方形成层。在光刻的情况下，可以在层上方形成掩模层。掩模层可以包括聚合物——例如抗蚀剂(如光敏抗蚀剂)——或由其形成。可替选地或另外地，掩模层可以包括另一聚合物或由其形成，例如酰亚胺(例如聚酰亚胺)、树脂、环氧树脂、模塑化合物。
图8A至图8D分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在800a中，电子装置可以包括半导体区域602。800a中的半导体区域602可以被配置成与600a中的半导体区域602类似。
在800a中，沉积物去除层604可以形成在半导体区域602上方，例如在半导体区域602的表面802(也称为第一表面802或非平坦化表面802)上方。800a中的沉淀物去除层604可以被配置成与600b中的沉淀物去除层604类似。
在800b中，沉淀物去除层604(可替选地或另外地，半导体区域602)可以被加热至超过吸收温度。在800b中加热沉淀物去除层604(可替选地或另外地，半导体区域602)可以被配置成与600c中的加热类似。在加热之后，在800b中的沉淀物去除层604可以包含比在800a中的沉淀物去除层604的掺杂剂更多的掺杂剂。
在800c中，可选地可以至少部分地(换言之，部分地或完全地)去除沉淀物去除层604。根据各种实施方式，至少部分地去除沉淀物去除层604可以包括以下中的至少之一或通过以下中的至少之一形成：化学处理(例如湿化学处理和干化学处理中至少之一)、电化学处理和机械处理。作为示例，可以利用光刻和蚀刻来部分地去除沉淀物去除层604。可替选地或另外地，可以利用其他去除方法(例如剥离工艺、激光烧蚀等)来部分地除去沉淀物去除层604。
通过去除沉淀物去除层604，可以露出半导体区域602的表面812(也称为第二表面812或平坦化表面812)。半导体区域602的平坦化表面812的粗糙度可以小于半导体区域602的非平坦化表面802的粗糙度(例如，为半导体区域602的非平坦化表面802的粗糙度的约100％、75％、50％、25％或约10％)。
如果沉淀物去除层604没有被去除或没有被完全去除，则平坦化表面812的至少一部分(例如，整个平坦化表面812)可以是沉淀物去除层604的表面。换言之，平坦化表面812的一个或更多个部分可以是半导体区域的一部分，以及平坦化表面812的一个或多个部分可以是沉淀物去除层604的一部分。
在800d中，例如，在可选地去除沉淀物去除层604之后，在半导体区域602上方(换言之，在半导体区域602的平坦化表面812上方)可以形成金属层804(例如，第一金属层或第二金属层)。可选地，金属层804可以被构造成形成接触焊盘(例如，至少一个第一接触焊盘1706或至少一个第二接触焊盘1708)。
可替选地或另外地，可以在半导体区域602上方，例如在半导体区域602的与平坦化表面812相对的一侧处，形成另外的金属层814。可选地，另外的金属层814可以被构造成形成接触焊盘(例如，至少一个第一接触焊盘1706或至少一个第二接触焊盘1708)。可选地，例如在形成另外的金属层814之前，可以利用另外的沉淀物去除层604使半导体区域602的与平坦化表面812相对的一侧平坦化。
说明性地，可以利用沉淀物去除层604来使半导体区域602的一个或更多个侧面平坦化。例如，可以利用沉淀物去除层604来处理半导体区域602的至少一侧。可替选地，可以利用相应的沉淀物去除层604来使半导体区域602的不止一个侧面(例如，相对的两侧)平坦化。
如果半导体区域602包括电子元件1702，则金属层804和另外的金属层814中的至少一个可以电连接至半导体区域602的电子元件1702。
金属层804和另外的金属层814中的至少一个可以包括(例如，彼此不同的)金属材料或由其形成。例如，金属层804和另外的金属层814中的至少一个可以包括锌、镍、铝、硅和铜中的至少一种或由其形成。例如，金属层804和另外的金属层814中的至少一个可以包括铝青铜(可选地包括硅)或由其形成。例如，金属层804和另外的金属层814中的至少一个可以包括镍(例如，以与磷的组合物)和锌中的至少一种或由其形成。
金属层804和另外的金属层814中的至少一个可以包括在其化学组成方面不同的不止一个子层(例如，金属合金层和/或金属层)或由其形成，例如包括铝或由铝形成的至少一个第一子层和包括锌或由锌形成的至少一个第二子层。
根据各种实施方式，例如通过物理气相沉积(PVD，例如溅射)、电化学沉积(例如电镀)、无电解化学沉积(例如无电解电镀)和化学气相沉积(CVD，例如等离子体增强CVD)，可以将(例如，用于形成金属层804和另外的金属层814中的至少一个的)金属材料布置在半导体区域602上方。
图9A至图9D分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在900a中，电子装置可以包括半导体区域602。在900a中的半导体区域602可以被配置成与600a中的半导体区域602类似。
在900a中，沉积物去除层604可以形成在半导体区域602上方，例如在半导体区域602的表面802(也称为第一表面802或非平坦化表面802)上方。900b中的沉淀物去除层604可以被配置成与600b中的沉淀物去除层604类似。
在900b中，沉淀物去除层604(可替选地或另外地，半导体区域602)可以被加热至超过吸收温度。在900b中加热沉淀物去除层604(可替选地或另外地，半导体区域602)可以被配置成与600c中的加热类似。在加热之后，在900b中的沉淀物去除层604可以包含比900a中的沉淀物去除层604中的掺杂剂更多的掺杂剂。
通过加热沉淀物去除层604，可以使沉淀物去除层604的表面802(也称为第一表面802或非平坦化表面802)变得平坦(换言之，可以降低其粗糙度)，从而形成沉淀物去除层的另一表面812(也称为第二表面812或平坦化表面812)。沉淀物去除层604的平坦化表面812的粗糙度(加热之后)可以小于半导体区域602的非平坦化表面802的粗糙度(加热前)(例如，为半导体区域602的非平坦化表面802的粗糙度的约100％、75％、50％、25％或约10％)。
在900c中，例如在加热之后，可以在沉淀物去除层604上方(换言之，在沉淀物去除层604的平坦化表面812上方)形成金属层804(例如，第一金属层)。可选地，金属层804可以被构造成形成接触焊盘(例如，至少一个第一接触焊盘1706或至少一个第二接触焊盘1708)。
在900d中，对于金属层804可替选地或另外地，可以在半导体区域602上方——例如在半导体区域602的与沉淀物去除层604相对的一侧处——形成另外的金属层814(例如，第二金属层)。可选地，另外的金属层814可以被构造成形成接触焊盘(例如，至少一个第一接触焊盘1706或至少一个第二接触焊盘1708)。
可选地，例如在形成另外的金属层层814之前，可以利用另外的沉淀物去除层604来使半导体区域602的与金属层804相对的侧面平坦化。
如果半导体区域602包括电子元件1702，则金属层804和另外的金属层814中的至少一个可以经由布置在它们之间的相应沉淀物去除层604电连接至半导体区域602的电子元件1702。例如，电子元件1702可以经由沉淀物去除层604与金属层804电连接。在这种情况下，沉淀物去除层604可以是导电的。例如，沉淀物去除层604可以包括金属材料或由金属材料形成。
900d中的金属层804和另外的金属层814中的至少一个可以被配置成与800d中的相应的金属层类似。金属层804和另外的金属层814中的至少一个可以包括在其化学组成方面不同的不止一个子层(例如，金属合金层和/或金属层)或由其形成，例如包括铝或由铝形成的至少一个第一子层和包括锌或由锌形成的至少一个第二子层。
图10A至图10D分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在1000a中，电子装置可以包括半导体区域602。半导体区域602可以包括半导体材料602m(例如，硅或碳化硅)或由其形成。
在1000b中，可以将掺杂剂108布置在半导体区域602中。将掺杂剂108布置106在半导体区域602中可以包括在1000b中通过离子束注入将掺杂剂108传递至半导体区域602中。换言之，可以通过离子束注入将掺杂剂注入半导体区域602中。为了注入掺杂剂108，可以利用包括掺杂剂108的离子的离子束来照射半导体区域602。可替选地或另外地，可以通过包括掺杂剂108的气体(也称为掺杂剂源气体)来提供掺杂剂108，其中掺杂剂108可以从气体中释放出来并且扩散到半导体区域602中。可替选地或另外地，可以经由包括掺杂剂的掺杂剂源层来提供掺杂剂，其中可以加热掺杂剂源层以使掺杂剂从掺杂剂源层迁移出来并且迁移入半导体区域602中(参见例如图11A至图11C)。
作为示例，掺杂剂源气体可以包括掺杂剂108或由掺杂剂108形成。例如，可以使掺杂剂108蒸发以形成掺杂剂源气体。
在1000c中，可以加热110包括掺杂剂108的半导体区域602，以例如激活掺杂剂108和/或使掺杂剂108贯通半导体区域602分布。例如，可以通过利用光辐射110照射半导体区域602或通过使用炉(也称为回火)将热能110(经由热辐射)传递至半导体区域602来至少部分地加热110半导体区域602。
通过激活掺杂剂108，可以将掺杂剂108掺入到半导体区域602中，例如在半导体区域602的晶格结构中，以提供激活的掺杂剂。可替选地或另外地，通过激活掺杂剂108，掺杂剂108可以与半导体区域602—例如与半导体区域602的材料—发生化学反应，以提供激活的掺杂剂。通过激活掺杂剂108，可以改变半导体区域602的至少一个电特性。例如，可以通过激活掺杂剂108来增大半导体区域602的电导率。可替选地或另外地，可以通过激活掺杂剂108来减小半导体区域602的电子寿命(换言之，半导体区域602中的自由电子的寿命)。
通过使掺杂剂108贯通半导体区域602分布，掺杂剂108在半导体区域602中的空间分布可以是均匀化的。换言之，可以降低掺杂剂108在半导体区域602中的空间分布的梯度。
可以将半导体区域602至少部分地加热至超过诱导掺杂剂108的热激活和热迁移中至少之一的温度的温度(也称为掺杂温度，例如掺杂剂激活温度或掺杂剂迁移温度)。例如，可以例如借助于温度差来增加半导体区域602的温度。温度差可以为至少约200开尔文(K)，例如至少约400K，例如至少约600K，例如至少约800K，例如至少约1000K，例如在约600K至约1500K的范围内。可替选地或另外地，掺杂温度可以大于约400℃，例如至少约600℃，例如至少约800℃，例如至少约1000℃，例如在约600℃至约1500℃的范围内。
由于寄生效应，在加热110半导体区域602期间，掺杂剂108可以形成掺杂剂沉淀物602p。例如，掺杂剂108可以与半导体区域602的半导体材料602m形成与半导体区域602的半导体材料602m的(例如，掺杂)相(也称为寄主相)不同的(例如，晶体)相(也称为沉淀相)。沉淀相可以形成至少一个沉淀物602p(也称为掺杂剂沉淀物602p)。至少一个掺杂剂沉淀物602p可以包括夹杂物和混合晶体中的至少一种或由其形成。(例如，由掺杂剂108掺杂的)寄主相和沉淀相可以在化学组成、结晶顺序、结晶取向和晶体结构中的至少一个方面不同。例如，寄主相中掺杂剂的浓度可以小于沉淀相中的掺杂剂的浓度(例如为沉淀相中的掺杂剂的浓度的约100％、75％、50％、25％或约10％)。
作为示例，沉淀相可能不是完全化学计量的，因而在另外的工艺步骤中可以用作掺杂剂108的源(例如，用于Pt扩散)。例如，沉淀相中的掺杂剂108的原子比(例如，以at％为单位)和沉淀相中半导体材料602m的原子比(例如，以at％为单位)可以不同。
根据各种实施方式，掺杂剂108可以被配置成减小半导体区域602的电子寿命(换言之，半导体区域602中的自由电子的寿命)。换言之，在1000c中在加热110之前的半导体区域602的电子寿命可以小于在1000c中在加热110之后的半导体区域602的电子寿命(例如，为在1000c中在加热110之后的半导体区域602的电子寿命的约100％、75％、50％、25％或约10％)。可替选地或另外地，在将掺杂剂108布置106在半导体区域602中之后的半导体区域602的电子寿命可以小于在将掺杂剂108布置106在半导体区域602中之前的半导体区域602中的电子寿命(例如，为在将掺杂剂108布置106在半导体区域602中之前的半导体区域602中的电子寿命的约100％、75％、50％、25％或约10％)。
在各种实施方式中，掺杂剂108可以用作电子寿命限制剂。根据各种实施方式，电子寿命限制剂可以被配置成减少电子装置的切换损耗。说明性地，电子寿命限制剂可以减少漏电流的持续时间。
在1000d中，可以将沉淀物去除层604设置在半导体区域602上方。此外，可以加热110至少一个掺杂剂沉淀物602p以将掺杂剂108从至少一个掺杂剂沉淀物602p迁移到沉淀物去除层604。在该工艺中，可以分解至少一个掺杂剂沉淀物602p(例如，沉淀相)。因此，可以将至少一个掺杂剂沉淀物602p加热110至超过吸收温度。可替选地或另外地，可以将至少一个掺杂剂沉淀物602p加热110至掺杂温度以下。
图11A至图11D分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在1100a中，可以将掺杂剂108设置106在半导体区域602上方。将掺杂剂108设置106在半导体区域602上方可以包括在半导体区域602上方——例如在半导体区域602的非平坦化表面802上方——形成掺杂剂源层302。掺杂剂源层302可以利用物理气相沉积、化学气相沉积、电化学沉积(例如电镀)和流体沉积(例如旋涂)中的至少一种来形成。例如，形成掺杂剂源层302可以包括使掺杂剂108蒸发以提供掺杂剂源气体，并且将来自掺杂剂源气体的掺杂剂108沉积在半导体区域602上方。掺杂剂源层302可以包括掺杂剂108或由掺杂剂108形成。
在1100b中，可以将掺杂剂108布置在半导体区域602中。将掺杂剂108布置在半导体区域602中可以包括将掺杂剂108例如从掺杂剂源层302传递至半导体区域602中。掺杂剂源层302——例如掺杂剂源材料——可以被配置成例如通过加热110掺杂剂源层302来提供掺杂剂108。例如在第一加热步骤中，可以通过利用光辐射照射110或回火110中的至少一种来加热110掺杂剂源层302。由掺杂剂源层302提供的掺杂剂108可以(例如通过化学反应和/或扩散而)迁移到半导体区域602中，例如以形成掺杂半导体层1102(例如，作为中间层1102)。中间层1102可以包括掺杂剂108和半导体区域602的半导体材料602m(例如，硅和铂)或由其形成。中间层1102可以包括与之前描述的至少一个掺杂剂沉淀物的化学组成类似的化学组成或由其形成。
在1100b中的第一加热步骤中，可以将掺杂剂源层302加热110至约200℃至约800℃范围内的温度(也称为第一掺杂温度)，例如在约400℃至约500℃的范围内，例如约470℃。
在1100c中，可以例如连同掺杂剂源层302一起去除剩余的掺杂剂(换言之，留在半导体区域602外部的掺杂剂)。
例如连同掺杂剂源层302一起去除剩余的掺杂剂可以被配置成在半导体区域602处截止。例如连同掺杂剂源层302一起去除剩余的掺杂剂可以例如包括以下中的至少一个或者由以下中的至少一个形成：化学处理(例如，湿化学处理和干化学处理中的至少一种)、电化学处理和机械处理。作为示例，湿化学处理可以包括利用王水作为蚀刻剂或由其形成。
在1100c中，例如在第二加热步骤中，可以增加掺杂剂108在半导体区域602中的空间分布。换言之，可以将掺杂剂108驱动到半导体区域602中(也称为“推进(drive in)”)。通过增加掺杂剂108的空间分布，可以降低半导体区域602中的掺杂剂108的浓度梯度。
在第二加热步骤中，可以将中间层1102(例如，整个半导体区域602)加热110至超过第一掺杂温度的温度(也称为第二掺杂温度)，例如在约500℃至约1200℃的范围内，例如在约700℃至约1000℃的范围内，例如在约770℃至约910℃的范围内。通过增加掺杂剂108的空间分布，可以增加中间层1102的厚度，例如从而提供半导体区域602的掺杂部分2010(也称为掺杂的半导体部分2010)。
可选地，通过加热110中间层1102，可以同时激活掺杂剂108。换言之，在将掺杂剂108空间分布到半导体区域602中期间，可以至少部分地激活掺杂剂108。
作为示例，掺杂的半导体部分2010可以形成为比中间层1102厚。例如，半导体区域602的掺杂部分2010可以是另外的掺杂半导体层2010。或者，掺杂的半导体部分2010可以延伸穿过半导体区域602(例如，从半导体区域602的第一侧到半导体区域602的第二侧)。
在掺杂的半导体部分2010中的半导体区域602的电子寿命可以小于在掺杂的半导体部分2010外部的或形成掺杂的半导体部分2010之前的半导体区域602的电子寿命(例如，为在掺杂的半导体部分2010外部的或形成掺杂的半导体部分2010之前的半导体区域602的电子寿命的约100％、75％、50％、25％、或约10％)(例如，在半导体区域602的掺杂或未掺杂的半导体材料602m中)。
根据各种实施方式，掺杂剂可以贯通(整个)半导体区域602分布(迁移)。在布置106掺杂剂108之后，半导体区域602的电子寿命可以小于在布置106掺杂剂108之前的半导体区域602的电子寿命。
在1100c中(例如，由于寄生效应)，在加热110中间层1102期间，可以形成至少一个掺杂剂沉淀物602p。例如，掺杂剂108可以与半导体区域602的半导体材料602m形成与寄主相(例如，包括半导体区域602的半导体材料602m和掺杂剂108)不同的沉淀相。例如，寄主相中掺杂剂的浓度可以小于沉淀相中的掺杂剂的浓度(例如为沉淀相中的掺杂剂的浓度的约100％、75％、50％、25％或约10％)。
至少一个掺杂剂沉淀物602p相对于分布掺杂剂可以是稳定的。换言之，至少一个掺杂剂沉积物602p相对于分布的抵抗性(例如，抗化学性和抗机械性中的至少一个)可能大于半导体区域602的半导体材料602m相对于分布的抵抗性(例如，抗化学性和抗机械性中的至少一个)。
因此，在1100d中，至少一个掺杂剂沉淀物602p(例如，PtxSiy晶粒)可以从半导体区域602的半导体材料602m(例如，Si表面)突起(换言之，可以形成半导体区域602的非平坦化表面802)。至少一个掺杂剂沉淀物602p可能非常硬，因此非常难以平坦化。
在另外的工艺中，如本文所述，沉淀物去除层604可以用于使半导体区域602平坦化。
图12A至图12C分别以示意性侧视图或截面图的方式示出了根据各种实施方式的方法中的电子装置。
在1200a中，可以将掺杂剂布置在半导体区域602上方，例如如前所述。将掺杂剂布置在半导体区域602上方可以包括在半导体区域602上方——例如在半导体区域602的非平坦化表面802上方——形成掺杂剂源层302。掺杂剂源层302可以利用物理气相沉积、化学气相沉积、电化学沉积(例如电镀)和流体沉积(例如旋涂)中的至少一种来形成。
掺杂剂源层302可以包括掺杂剂108，例如，掺杂剂108布置在掺杂剂源层302的材料中(也称为掺杂剂源材料)或作为掺杂剂源层302的材料的一部分中的至少一个，例如化学地键合在掺杂剂源材料中。
在1200b中，可以将掺杂剂108布置在半导体区域602中。将掺杂剂108布置在半导体区域602中可以包括将掺杂剂108例如从掺杂剂源层302传递至半导体区域602中。掺杂剂源层302(例如掺杂剂源材料)可以被配置成例如通过加热110掺杂剂源层302来提供掺杂剂108。可以通过利用电磁辐射照射110或回火中的至少一种来加热110掺杂剂源层302。由掺杂剂源层302提供的掺杂剂108可以(例如通过化学反应和/或扩散而)迁移到半导体区域602中，以例如形成半导体区域602的掺杂的半导体部分2010。作为示例，在掺杂的半导体部分2010中的半导体区域602的电子寿命可以小于在掺杂的半导体部分2010外部的半导体区域602的电子寿命(例如，为在掺杂的半导体部分2010外部的半导体区域602的电子寿命的约100％、75％、50％、25％、或约10％)(例如，在半导体区域602的掺杂或未掺杂的半导体材料602m中)。
可选地，通过(例如，利用电磁辐射110)加热110掺杂剂源层302，可以同时激活掺杂剂108。换言之，在将掺杂剂108传递至半导体区域602期间，可以至少部分地激活掺杂剂108。
由于寄生效应，在加热110掺杂剂源层302期间，掺杂剂108可以形成至少一个掺杂剂沉淀物602p。例如，掺杂剂108可以与半导体区域602的半导体材料602m形成与寄主相不同的沉淀相。例如，寄主相中掺杂剂的浓度可以小于沉淀相中的掺杂剂的浓度(例如为沉淀相中的掺杂剂的浓度的约100％、75％、50％、25％或约10％)。
在1200c中，可以例如连同掺杂剂源层302一起去除剩余的掺杂剂(换言之，留在半导体区域602外部的掺杂剂)。
例如连同掺杂剂源层302一起去除剩余的掺杂剂可以被配置成在半导体区域602处截止。例如连同掺杂剂源层302一起去除剩余的掺杂剂可以例如包括以下中的至少一种或者由以下中的至少一种形成：化学处理(例如，湿化学处理和干化学处理中的至少一种)、电化学处理和机械处理。作为示例，湿化学处理可以包括利用王水或由利用王水形成。
至少一个掺杂剂沉淀物602p相对于去除(更一般地，相对于化学和机械减材制造中的至少一种)剩余的掺杂剂可以是稳定的。换言之，至少一个掺杂剂沉淀物602p相对于去除的抵抗性(例如，抗化学性和抗机械性中的至少一个)可能大于半导体区域602的(例如，被掺杂的)半导体材料602m相对于去除(更一般地，相对于化学和机械减材制造中的至少一种)的抵抗性(例如，抗化学性和抗机械性中的至少一种)。作为示例，半导体区域602的半导体材料602m的机械硬度可以小于至少一个掺杂剂沉淀物602p的机械硬度(例如，为至少一个掺杂剂沉淀物602p的机械硬度的约100％、75％、50％、25％或约10％)。例如，可以通过覆盖至少一个掺杂剂沉淀物602p的氧化物钝化来提供至少一个掺杂剂沉淀物602p的抗化学性。例如，至少一个掺杂剂沉淀物602p可以抵抗王水。
因此，通过去除剩余的掺杂剂108，可以露出至少一个掺杂剂沉淀物602p。此外，可以露出半导体区域602的非平坦化表面802。至少一个掺杂剂沉淀物602p可以从半导体区域602的半导体材料602m突起。
此外，如本文所述，沉淀物去除层604可以用于使半导体区域602平坦化。
图13以示意性流程图的方式示出了根据各种实施方式的方法1300。方法1300可以被配置成用于处理半导体区域。
方法1300可以包括，在1301中，用铂掺杂半导体区域。掺杂可以包括在半导体区域中布置铂。可选地，掺杂可以包括激活铂和通过迁移分布铂中的至少一种。
方法1300还可以包括，在1303中，在半导体区域上方形成包含钨的沉淀物去除层。沉淀物去除层可以限定吸收温度，在该吸收温度下铂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度。
方法1300还可以包括，在1305中，通过加热至超过吸收温度来热激活在沉淀物去除层中对来自半导体区域(例如，半导体区域的铂沉淀物)的铂的吸收(激活热诱导吸收)(例如，用于使半导体区域平坦化)。例如，可以经由加热沉淀物去除层来加热至少一个掺杂剂沉淀物。可替选地或另外地，可以经由加热半导体区域来加热至少一个掺杂剂沉淀物。对于热诱导吸收，可以热诱导铂向沉淀物去除层的扩散。
图14以示意性流程图的方式示出了根据各种实施方式的方法1400。方法1400可以被配置成用于处理半导体区域。
方法1400可以包括，在1401中，通过掺杂剂掺杂半导体区域。掺杂可以包括在半导体区域中布置掺杂剂。可选地，掺杂可以包括激活掺杂剂和通过迁移分布掺杂剂中的至少一种。
方法1400还可以包括，在1403中，在半导体区域上方形成沉淀物去除层。沉淀物去除层可以限定吸收温度，在该吸收温度下掺杂剂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度。
方法1400还可以包括，在1405中，通过加热至超过吸收温度来热激活在沉淀物去除层中对来自半导体区域(例如，来自半导体区域的至少一个掺杂剂沉淀物)的掺杂剂的吸收(激活热诱导吸收)(例如，用于使半导体区域平坦化)。
在1401中，掺杂半导体区域可以示例性地包括将掺杂剂布置在半导体区域中和/或半导体区域上方；以及通过加热半导体区域(例如，超过沉淀物形成温度)来激活掺杂剂向半导体区域或贯通半导体区域的热诱导扩散。
在1401中，掺杂半导体区域可以示例性地包括在激活掺杂剂向半导体区域的热诱导扩散之后从半导体区域去除剩余的掺杂剂。
作为示例，在1401中，在半导体区域的掺杂期间可以形成至少一个掺杂剂沉淀物。例如，每个掺杂剂沉淀物可以形成半导体区域的突起。
图15A以示意性截面图或侧视图的方式示出了根据各种实施方式的方法中的根据各种实施方式的电子装置1500a(例如，半导体器件1500a)，例如半导体电路元件，例如功率半导体电路元件。
电子装置1500a可以包括形成在电子装置的第二侧102b的掺杂半导体层1510。掺杂半导体层1510可以包括第一掺杂类型或由第一掺杂类型形成。掺杂半导体层1510可以包括集电极区(集电极区形式的导电掺杂半导体区域)或由其形成。
电子装置1500a还可以包括以集电极接触焊盘1706形式的第一接触焊盘1706(例如，漏极接触焊盘)。第一接触焊盘1706可以可选地经由设置在其间的沉淀物去除层604与掺杂半导体层1510电接触。
此外，电子装置1500a可以包括形成在电子装置的第一侧102t上的第一掺杂区域2006(被掺杂的第一半导体区域)。第一掺杂区域2006可以包括基极区或由基极区形成。第一掺杂区域2006可以包括与掺杂半导体层1510(换言之，掺杂半导体层1510的掺杂剂)相同的掺杂类型，例如第一掺杂类型(第一掺杂区域2006可以例如包括具有该掺杂类型的掺杂剂)。电子装置1500a还可以包括在第一侧102t上的第二接触焊盘1708a，第二接触焊盘1708a可选地经由设置在其间的沉淀物去除层604与第一掺杂区域2006电接触。第二接触焊盘1708a可以包括发射极接触焊盘1708a(例如，源极接触焊盘1708a)或由其形成。
此外，电子装置1500a可以包括形成在第一掺杂区域2006与掺杂半导体层1510之间的第二掺杂区域(被掺杂的第二半导体区域)2004。第二掺杂区域2004可以包括漂移区或由漂移区形成。第二掺杂区域2004可以包括与掺杂半导体层1510的掺杂类型不同的掺杂类型(第二掺杂类型)，第二掺杂区域2004可以例如包括具有第二掺杂类型的掺杂剂。第二掺杂区域2004可以包括外延形成的层(例如，第二半导体区域)。
电子装置1500a还可以包括在第一侧102t上的另外的第二接触焊盘1708b。另外的第二接触焊盘1708b可以包括栅极接触焊盘1708b或由栅极接触焊盘1708b形成。另外的第二接触焊盘1708b可以形成为例如通过形成在其间(在另外的第二接触焊盘1708b与第二掺杂区域2004之间)的电绝缘材料而与第二掺杂区域2004电绝缘。
此外，电子装置1500a可以包括第三掺杂区域2008。第三掺杂区域2008可以包括发射极区或由发射极区形成。第三掺杂区域2008可以包括与掺杂半导体层1510的掺杂类型不同的掺杂类型，例如第二掺杂类型，例如包括具有该掺杂类型的掺杂剂。第三掺杂区域2008的掺杂剂浓度可以大于第二掺杂区域2004的掺杂浓度。
可选地，电子装置1500a可以包括在第二掺杂区域2004与掺杂半导体层1510之间的第四掺杂区域2002。第四掺杂区域2002可以包括场截止区或由场截止区形成。第四掺杂区域2002可以包括具有与掺杂半导体层1510不同的掺杂类型的掺杂剂。第四掺杂区域2002可以包括比第二掺杂区域2004更高的掺杂剂浓度。
根据各种实施方式，第一掺杂类型可以是n掺杂类型，而第二掺杂类型可以是p型掺杂类型。可替选地，第一掺杂类型可以是p掺杂类型，而第二掺杂类型可以是n掺杂类型。
电子装置1500a，例如半导体电路元件1702，可以包括晶体管结构(例如，在IGBT中)或由其形成，例如平面晶体管结构(其提供垂直电流)。晶体管结构可以包括多个单极结(例如p-n结)或由其形成，以例如形成双极结。单极结可以由具有不同掺杂类型的两个掺杂区域的界面形成，例如在以下至少之一之间的界面：第一掺杂区域2006与第二掺杂区域2004；第一掺杂区域2006与第三掺杂区域2008；第二掺杂区域2004与掺杂半导体层1510；掺杂半导体层1510与第四掺杂区域2002。
根据各种实施方式，第二掺杂区域2004和第四掺杂区域2002可以包括相同的掺杂类型。如上所述，掺杂半导体层1510在掺杂类型方面可以与第二掺杂区域2004和第四掺杂区域2002不同。在这种情况下，掺杂半导体层1510可以提供背侧发射极区(例如，用于IGBT)。或者，掺杂半导体层1510可以具有与第二掺杂区域2004和第四掺杂区域2002相同的掺杂类型。在这种情况下，掺杂半导体层1510可以提供接触增强区域(例如，用于垂直金属氧化物半导体场效应晶体管)。
根据各种实施方式，电子装置1500a(例如，半导体电路元件1702)可以包括绝缘栅双极晶体管或由绝缘栅双极晶体管形成。
图15B以示意性截面图或侧视图的方式示出了根据各种实施方式的方法中的根据各种实施方式的电子装置1500b，例如半导体器件1500b，例如半导体电路元件，例如功率半导体电路元件。
电子装置1500b可以包括形成在第二侧102b上的掺杂半导体层1510。掺杂半导体层1510(换言之，被激活的掺杂剂)可以包括第一掺杂类型或由第一掺杂类型形成。
电子装置1500b还可以包括第二侧102b上的第一接触焊盘1706，第一接触焊盘170b可选地经由布置在其间的沉淀物去除层604与掺杂半导体层1510电接触。第一接触焊盘1706可以包括电极接触焊盘或由电极接触焊盘形成。示例性地，第一掺杂区域2006可以提供薄掺杂区域和/或第二掺杂区域2004可以提供厚漂移区。第一掺杂区域2006可以可选地经由设置在其间的沉淀物去除层604与第二接触焊盘1708电连接和/或物理连接。
此外，电子装置1500b可以包括在第一侧102t上的第一掺杂区域2006。第一掺杂区域2006可以包括第一结区或由第一结区形成。第一掺杂区域2006可以包括具有与掺杂半导体层1510(换言之，掺杂半导体层1510的掺杂剂)不同的掺杂类型的掺杂剂，例如第二掺杂类型。电子装置1500b还可以包括在第一侧102t上的第二接触焊盘1708，第二接触焊盘1708可选地经由设置在其间的沉淀物去除层604与第一掺杂区域2006电接触。第二接触焊盘1708可以包括电极接触焊盘或由电极接触焊盘形成。此外，电子装置1500b可以包括形成在第一掺杂区域2006与掺杂半导体层1510之间的第二掺杂区域2004。第二掺杂区域2004可以包括第二结区或由第二结区形成。第二掺杂区域2004可以包括与掺杂半导体层1510的掺杂类型相同的掺杂类型，例如包括具有第一掺杂类型的掺杂剂。
可选地，电子装置1500b可以包括在第二掺杂区域2004与掺杂半导体层1510之间的第三掺杂区域2002。第三掺杂区域2002可以包括场截止区或由场截止区形成。第三掺杂区域2002可以包括与掺杂半导体层1510相同的掺杂类型，包括例如具有该掺杂类型的掺杂剂。第三掺杂区域2002可以包括比第二掺杂区域2004更高的掺杂剂浓度。
电子装置1500b可以包括二极管结构或者由二极管结构形成，例如平面二极管结构(其提供垂直电流)。二极管结构可以包括单极结(例如，p-n结)或由其形成，单极结例如由具有不同掺杂类型的两个掺杂区域的界面形成，例如，第一掺杂区域2006与第二掺杂区域2004之间的界面。
可选地，掺杂半导体层1510可以包括具有第一掺杂类型的多个第一段和具有第二掺杂类型的多个第二段或由其形成。多个第一段中的各段和多个第二段中的各段可以以交替顺序设置。在这种情况下，掺杂半导体层1510可以是反向二极管结构的一部分。
图16A至图16B以示意性侧视图或截面图的方式分别示出了根据各种实施方式的方法中的电子装置。
在1600a中，可以提供包括半导体区域602的半导体材料602m(例如硅)和至少一个掺杂剂沉淀物602p(例如，PtxSiy晶粒)的非平坦化表面802(x可以与y不同)。例如，可以提供Si/PtxSiy晶粒表面。如果金属层(例如，包括AlSiCu或由AlSiCu形成)可以布置在非平坦化表面802上方，则至少一个掺杂剂沉淀物602p(例如，PtxSiy晶粒)可以延伸(示例性地“刺入”)至金属层中。
在1600b中，可以提供平坦化表面812。平坦化表面812可以通过利用沉淀物去除层604覆盖非平坦化表面802并且利用沉淀物去除层604分解至少一个掺杂剂沉淀物602p来获得，例如通过将掺杂剂108从至少一个掺杂剂沉淀物602p迁移到沉淀物去除层604中。说明性地，至少一个掺杂剂沉淀物602p的尖端可以被沉淀物去除层604调平整。
作为示例，沉淀物去除层604可以包括钛钨合金或由钛钨合金形成。作为示例，沉淀物去除层604可以具有约50nm的厚度。
根据各种实施方式，可以提供钨层604和混合材料层604中的至少一个来使至少一个掺杂剂沉淀物602p(例如，PtxSiy晶粒)平坦化。混合材料层可以包括钨或由其形成(例如，以高于约50at％的浓度，例如高于75at％，例如高于约90at％)。
沉淀物去除层604的化学组成可以被配置成使得在低于约1000℃的温度下不存在结晶相(例如晶体混合相)。可替选地或另外地，沉淀物去除层604的化学组成可以被配置成使得钨在铂中的固体溶解度和铂在钨中的固体溶解度可能非常高，例如高于在半导体区域602的半导体材料602m中的相应固体溶解度。说明性地，随温度升高可以诱导相互扩散过程，从而导致稳定的非平衡W-Pt混合区域。在平坦化表面812之外，Pt可能更局部化(说明性地，更不可能扩散)，即掺杂剂(例如，Pt原子)可以位于(由沉淀物去除层604提供的)混合区域中。这可以有助于在堆叠注入退火上引起温度预算的另外的过程(例如，减少铂的寄生扩散)或背侧过程(例如，形成金属层)。
在半导体区域602上方(例如，在例如包括Si/PtxSiy晶粒的非平坦化表面802上方)可以溅射沉淀物去除层604(例如，WTi层)。可替选地或另外地，沉淀物去除层604可以由最大量的一种金属(例如钨)形成，其例如利用CVD形成。
根据各种实施方式，半导体区域602可以在形成沉淀物去除层604期间进行退火以进行平坦化(换言之，退火可以在原处进行)。可替选地或另外地，在沉淀物去除层604上方形成金属层期间可以对半导体区域602进行退火以进行平坦化。或者，半导体区域602可以在单独的退火步骤中(例如，在形成各个层之前或之后)进行退火以进行平坦化。
根据各种实施方式，PtxSiy晶粒可以被平坦化，并且另外地可以将Pt原子定位在稳定的W-Pt混合区域内。
此外，以下将描述各种实施方式。
根据各种实施方式，一种用于处理半导体区域的方法——其中半导体区域包括至少一个沉淀物——可以包括：在半导体区域上方形成沉淀物去除层，其中沉淀物去除层可以限定吸收温度，在该吸收温度下至少一个沉淀物的组分在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度；以及将至少一个沉淀物加热至超过吸收温度。
根据各种实施方式，组分可以包括半导体区域的掺杂剂或由半导体区域的掺杂剂形成。
根据各种实施方式，一种用于处理半导体区域的方法——其中半导体区域包括至少一个沉淀物(例如，至少一个掺杂剂沉淀物)——可以包括：在半导体区域上方形成沉淀物去除层，其中沉淀物去除层可以限定吸收温度，在该吸收温度下至少一个沉淀物的组分(例如，来自至少一个掺杂剂沉淀物的掺杂剂材料)在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度；以及将至少一个沉淀物(例如经由沉淀物去除层和半导体区域中的至少一个)加热至超过吸收温度。
根据各种实施方式，将至少一个沉淀物(例如，至少一个掺杂剂沉淀物)、半导体区域和沉淀物去除层中的至少一个加热至超过吸收温度可以包括热激活在沉淀物去除层中对来自至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的掺杂剂的吸收。
根据各种实施方式，将至少一个沉淀物(例如，至少一个掺杂剂沉淀物)、半导体区域和沉淀物去除层中的至少一个加热至超过吸收温度可以包括激活来自半导体区域的掺杂剂到沉淀物去除层中的热诱导相互扩散。
根据各种实施方式，一种用于处理半导体区域的方法——其中半导体区域包含掺杂剂——可以包括：在半导体区域上方形成沉淀物去除层，其中沉淀物去除层可以限定吸收温度，在该吸收温度下掺杂剂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度；以及通过加热至超过吸收温度激活掺杂剂从半导体区域(例如，从至少一个沉淀物)到沉淀物去除层中的热诱导吸收(例如，用于使半导体区域平坦化)。
根据各种实施方式，半导体区域可以包括彼此不同的至少两个相或者由其形成。
根据各种实施方式，至少两个相中的第一相(也称为沉淀相)可以从至少两个相中的第二相(也称为寄主相)突起。
根据各种实施方式，至少两个相中的第一相(也称为沉淀相)可以部分地嵌入至少两个相中的第二相(也称为寄主相)中。
根据各种实施方式，一种用于处理半导体区域的方法——其中半导体区域包含掺杂剂——可以包括：在半导体区域上方形成沉淀物去除层；其中沉淀物去除层可以限定吸收温度，在该吸收温度下掺杂剂在沉淀物去除层中的热诱导吸收可以大于其在至少一个沉淀物(例如，至少一个掺杂剂沉淀物)中的热诱导吸收；以及将沉淀物去除层加热至超过吸收温度以便在沉淀物去除层中至少部分地溶解(换言之，分解)在半导体区域中的至少一个沉淀物(例如，至少一个掺杂剂沉淀物)并且吸收来自至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的掺杂剂材料。
根据各种实施方式，掺杂剂在沉淀物去除层中的热诱导吸收在吸收温度以上可以比其在至少一个沉淀物(例如，至少一个掺杂剂沉淀物)中的热诱导吸收更快。
根据各种实施方式，可以通过在沉淀物去除层中对掺杂剂的吸收来形成和/或保持非晶相。
根据各种实施方式，沉淀物去除层可以被配置成在吸收温度以上吸引来自至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的掺杂剂。
根据各种实施方式，沉淀物去除层可以包括与掺杂剂的掺杂剂吸收材料不同的掺杂剂吸收材料或由其形成。
根据各种实施方式，沉淀物去除层可以包括与掺杂剂的掺杂剂吸收材料不同的掺杂剂吸收材料或由其形成，其中掺杂剂吸收材料可以提供掺杂剂在沉淀物去除层中的化学溶解度。
根据各种实施方式，沉淀物去除层可以被配置成在吸收温度以上分解至少一个沉淀物(例如，至少一个掺杂剂沉淀物)。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括半导体区域的半导体材料。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括半导体区域的半导体材料和掺杂剂的化合物或由其形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括二元化合物或由二元化合物形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括半导体区域的突起或由半导体区域的突起形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括至少一个结晶相或由至少一个结晶相形成。
根据各种实施方式，导体区域可以在加热期间(例如，在热诱导吸收期间)半被平坦化。
根据各种实施方式，沉淀物去除层可以包括非晶相或由非晶相形成。
根据各种实施方式，沉淀物去除层可以在加热期间(例如，在热诱导吸收期间)保持非晶态。
根据各种实施方式，为了激活热诱导吸收，沉淀物去除层可以(例如在吸收掺杂剂时)被加热至比沉淀物去除层结晶温度低的温度。
根据各种实施方式，半导体区域可以包括电子元件或由电子元件形成。
根据各种实施方式，半导体区域可以包括功率电子元件或由功率电子元件形成。
根据各种实施方式，半导体区域可以包括至少一个二极管或由至少一个二极管形成。
根据各种实施方式，半导体区域可以包括至少一个晶体管或由至少一个晶体管形成。
根据各种实施方式，沉淀物去除层可以是导电的。
根据各种实施方式，方法还可以包括在半导体区域上方形成金属层。
根据各种实施方式，其上可以布置有沉淀物去除层604的半导体区域的一侧上(例如在沉淀物去除层上)可以形成金属层。
根据各种实施方式，金属层可以电连接至半导体区域的电子元件。
根据各种实施方式，金属层可以包括锌或、镍、铝、硅和铜中的至少一种或由其形成。
根据各种实施方式，方法还可以包括在半导体区域的、与金属层和沉淀物去除层中的至少一个相对的一侧上形成用于与半导体区域接触的另外的金属层。
根据各种实施方式，方法还可以包括通过加热半导体区域来在半导体区域中化学地激活和/或分布掺杂剂。
根据各种实施方式，掺杂剂可以被配置成减小半导体区域的电子寿命。换言之，掺杂剂可以减小半导体区域中的自由电子的寿命。
根据各种实施方式，掺杂剂可以包括电子寿命限制剂或由电子寿命限制剂形成。
根据各种实施方式，方法还可以包括在形成沉淀物去除层之前去除布置在半导体区域上的剩余掺杂物。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)相对于去除(更一般地，相对于化学和机械减材制造中至少之一)的抵抗性可以大于半导体区域的半导体材料相对于去除(更一般地，相对于化学和机械减材制造中至少之一)的抵抗性。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的抗机械性可以大于半导体区域的半导体材料的抗机械性。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的抗化学性可以大于半导体区域的半导体材料的抗化学性。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的机械硬度可以大于半导体区域的半导体材料的机械硬度。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以布置在半导体区域的半导体材料与沉淀物去除层之间。
根据各种实施方式，掺杂剂可以包括第一金属或由第一金属形成。
根据各种实施方式，沉淀物去除层可以包括至少一种第二金属或由其形成。
根据各种实施方式，掺杂剂可以包括第一金属或由第一金属形成；并且沉淀物去除层可以包括与第一金属不同的至少一种第二金属或由其形成。
根据各种实施方式，掺杂剂可以包括铂或由铂形成；并且沉淀物去除层可以包括钨或由钨形成。
根据各种实施方式，掺杂剂可以包括铂、铝、镍、钼、钛和铜中的至少一种或由其形成。
根据各种实施方式，一种用于处理半导体区域的方法可以包括：用铂掺杂半导体区域；在半导体区域上方形成包含钨的沉淀物去除层，其中沉淀物去除层可以限定吸收温度，在该吸收温度下铂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度；以及通过加热至吸收温度以上来热激活在沉淀物去除层中对来自半导体区域(的例如沉淀物)的铂的吸收(例如，用于使半导体区域平坦化)。
根据各种实施方式，可以通过加热沉淀物去除层来消耗至少一个沉淀物(例如，至少一个掺杂剂沉淀物)。
根据各种实施方式，一种用于处理半导体区域的方法可以包括：用铂掺杂半导体区域；在半导体区域上方形成铂层；将半导体区域和铂层加热至吸收温度以上从而诱导在铂层中对来自半导体区域(的例如铂沉淀物)的铂的吸收(例如，用于使半导体区域平坦化)。在一个或更多个实施方式中，半导体区域可以包括硅或可以由硅制成。在一个或更多个实施方式中，吸收温度可以大于或等于约400℃，例如在约450℃至约900℃的范围内。炉内的温度可能由于技术不均匀性而变化，例如变化高达10℃或10℃以下。
根据各种实施方式，吸收温度可以大于以下中的至少一个(例如，为以下中的至少一个的约150％以上，约200％以上，约300％以上，约400％以上，或约500％以上)：参考温度、掺杂温度(例如，第一掺杂温度和第二掺杂温度中的至少一个)；以及沉淀物形成温度，例如大于或等于约400℃，例如，大于或等于约600℃，例如大于或等于约800℃，例如大于或等于约1000℃，例如在约600℃至约1500℃的范围内。
可替选地或另外地，吸收温度可以小于以下中的至少一个：重结晶温度和融化温度，例如小于或等于约2000℃，例如小于或等于约1500℃，例如小于或等于约1000℃，例如小于或等于约800℃，例如在约600℃至约1500℃的范围内。
根据各种实施方式，电子装置可以包括：包含掺杂剂的半导体区域；设置在半导体区域上方的沉淀物去除层，其中掺杂剂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度；并且其中沉淀物去除层可以包含掺杂剂。
根据各种实施方式，沉淀物去除层可以包括具有掺杂剂的非晶相或由其形成。
根据各种实施方式，沉淀物去除层可以包括与掺杂剂的掺杂剂吸收材料不同的掺杂剂吸收材料(例如，在非晶相中)或由其形成，其中掺杂剂吸收材料可以限定掺杂剂在沉淀物去除层中的化学溶解度。
根据各种实施方式，沉淀物去除层可以被配置成在吸收温度以上吸引来自至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的掺杂剂。
根据各种实施方式，沉淀物去除层可以被配置成在吸收温度以上分解至少一个沉淀物(例如，至少一个掺杂剂沉淀物)。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括半导体区域的半导体材料或由其形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括半导体区域的半导体材料和掺杂剂的化合物或由其形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括二元化合物或由二元化合物形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以包括结晶相或由结晶相形成。
根据各种实施方式，沉淀物去除层可以被配置成保持非晶直到吸收温度(例如，用于激活掺杂剂至沉淀物去除层中的热诱导吸收)。
根据各种实施方式，吸收温度可以小于激活沉淀物去除的结晶的温度。
根据各种实施方式，半导体区域可以包括电子元件或由电子元件形成。
根据各种实施方式，半导体区域可以包括功率电子元件或由功率电子元件形成。
根据各种实施方式，半导体区域可以包括至少一个二极管或由至少一个二极管形成。
根据各种实施方式，半导体区域可以包括至少一个晶体管或由至少一个晶体管形成。
根据各种实施方式，沉淀物去除层可以是导电的。
根据各种实施方式，半导体区域和沉淀物去除层之间的界面可以不存在至少一个沉淀物(例如，至少一个掺杂剂沉淀物)。
根据各种实施方式，电子装置还可以包括设置在沉淀物去除层上方的金属层。
根据各种实施方式，金属层可以电连接至半导体区域的电子元件。
根据各种实施方式，金属层可以包括锌、镍、铝、硅和铜中的至少一种或由其形成。
根据各种实施方式，电子装置还可以包括用于与布置在半导体区域的与金属层和沉淀物去除层中的至少一个相对的一侧处的半导体区域接触的另外的金属层。
根据各种实施方式，半导体区域中的掺杂剂可以被化学激活。
根据各种实施方式，掺杂剂可以被配置成减小半导体区域的电子寿命。
根据各种实施方式，掺杂剂可以包括电子寿命限制剂或由电子寿命限制剂形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的抗机械性可以大于半导体区域的抗机械性。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的抗化学性可以大于半导体区域的抗化学性。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)的机械硬度可以大于半导体区域的机械硬度。
根据各种实施方式，沉淀物去除层可以包括与掺杂剂不同的材料(也称为掺杂剂吸收材料)或由其形成。
根据各种实施方式，掺杂剂可以包括第一金属或由第一金属形成。
根据各种实施方式，沉淀物去除层可以包括至少一种第二金属或由其形成。
根据各种实施方式，掺杂剂可以包括第一金属或由第一金属形成；并且沉淀物去除层可以包括与第一金属不同的至少一种第二金属或由其形成。
根据各种实施方式，掺杂剂可以包括铂或由铂形成；并且其中沉淀物去除层可以包括钨或由钨形成。
根据各种实施方式，掺杂剂可以包括铂、铝、镍、钼、钛和铜中的至少一种或由其形成。
根据各种实施方式，一种用于处理半导体区域的方法可以包括：通过掺杂剂掺杂半导体区域；在半导体区域上方形成沉淀物去除层，其中沉淀物去除层可以限定吸收温度，在该吸收温度下掺杂剂在沉淀物去除层中的化学溶解度可以大于其在半导体区域中的化学溶解度；以及通过加热至超过吸收温度来热激活沉淀去除层中的来自半导体区域(例如，来自半导体区域的至少一个沉淀物)的掺杂剂的吸收(例如，用于使半导体区域平坦化)。
根据各种实施方式，掺杂半导体区域可以包括以下或由以下形成：将掺杂剂设置在半导体区域中和/或半导体区域上方；以及通过加热半导体区域来激活使掺杂剂进入或贯通半导体区域的热诱导扩散和/或掺杂剂的热诱导激活。
根据各种实施方式，掺杂半导体区域可以包括以下或由以下形成：从掺杂剂热诱导扩散至半导体区域中去除剩余的掺杂剂。
根据各种实施方式，在掺杂半导体区域期间可以形成至少一个沉淀物(例如，至少一个掺杂剂沉淀物)。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以形成半导体区域的至少一个突起。
根据各种实施方式，可以对沉淀物去除层进行构造以适应空间平坦化强度。
根据各种实施方式，沉淀物去除可以包括使半导体区域露出的一个或更多个开口。
根据各种实施方式，可以在晶片(更一般地，半导体区域)的前侧或背侧的一个或多个区域上方形成沉淀物去除层，随后可以加热晶片以激活来自晶片的(被沉淀物去除层覆盖的)一个或更多个区域的掺杂剂到沉淀物去除层中的迁移。在一个或更多个实施方式中，晶片的一个或更多个区域构成晶片的整个前侧或背侧区域的一部分。换言之，在晶片的前侧或背侧的一个或更多个区域可以保持未被沉淀物去除层覆盖。在一个或更多个实施方式中，加热晶片可以包括照射晶片的整个前侧或背侧区域(或者顺次地，例如通过扫描(例如激光扫描)，或者同时，例如通过曝光，例如于至少一个光辐射和热辐射)，其包括由沉淀物去除层覆盖的晶片的一个或更多个区域以及未被沉淀物去除层覆盖的晶片的一个或更多个区域。在一个或更多个实施方式中，掺杂剂到沉淀物去除层中的迁移基本上仅在由沉淀物去除层覆盖的晶片的一个或更多个区域中发生。
根据各种实施方式，金属层可以包括在其化学组成上彼此不同的不止一个子层(例如，金属合金层和/或金属层)或由其形成。
根据各种实施方式，至少一个沉淀物(例如，至少一个掺杂剂沉淀物)可以指一个或更多个沉淀物(例如多个沉淀物)。各个沉淀物可以布置成彼此远离(换言之，彼此分离)。
根据各种实施方式，半导体区域的至少一个掺杂剂沉淀物(更一般地为至少一个沉淀物)可以包括至少一个微观沉淀物(换言之，以微米级)或由其形成，其例如具有小于约100微米(μm)的延伸部，例如小于约10μm，例如小于约1μm，例如小于约0.1μm。
虽然已经参考特定实施方式特别展示和描述了本发明，但是本领域技术人员将理解，可以在不脱离本发明的如由所附权利要求所限定的精神和范围的情况下，对本发明的形式和细节做出各种改变。因此，本发明的范围由所附的权利要求指示，因此在权利要求的等同物的含义和范围内的所有变化旨在被包括在内。

Claims (20)

1.一种用于处理半导体区域的方法，其中，所述半导体区域包括至少一个沉淀物，所述方法包括：
在所述半导体区域上方形成沉淀物去除层，其中，所述沉淀物去除层限定吸收温度，所述至少一个沉淀物的组分在所述吸收温度下在所述沉淀物去除层中的化学溶解度大于在所述半导体区域中的化学溶解度；以及
将所述至少一个沉淀物加热至超过所述吸收温度。
2.根据权利要求1所述的方法，
其中，将所述至少一个沉淀物加热至超过所述吸收温度包括：
热激活在所述沉淀物去除层中对来自所述至少一个沉淀物的组分的吸收。
3.根据权利要求1所述的方法，
其中，所述组分包括所述半导体区域的掺杂剂材料。
4.根据权利要求1所述的方法，
其中，通过在所述沉淀物去除层中对所述组分的吸收来形成和/或维持非晶相。
5.根据权利要求1所述的方法，
其中，所述沉淀物去除层包含与所述组分不同的材料。
6.根据权利要求1所述的方法，
其中，所述沉淀物去除层被配置成在所述吸收温度以上分解所述至少一个沉淀物。
7.根据权利要求1所述的方法，
其中，所述至少一个沉淀物包含所述半导体区域的半导体材料。
8.根据权利要求1所述的方法，
其中，所述至少一个沉淀物形成所述半导体区域的突起。
9.根据权利要求1所述的方法，
其中，所述至少一个沉淀物包含结晶相。
10.根据权利要求1所述的方法，
其中，所述半导体区域在所述加热期间被平坦化。
11.根据权利要求1所述的方法，
其中，所述半导体区域包括电子元件。
12.根据权利要求1所述的方法，
其中，所述沉淀物去除层是导电的。
13.根据权利要求1所述的方法，还包括：
在所述沉淀物去除层上方形成金属层。
14.根据权利要求13所述的方法，
其中，所述金属层包括锌、镍、铝、硅和铜中的至少一种。
15.根据权利要求1所述的方法，还包括：
在所述半导体区域的与所述沉淀物去除层相对的一侧形成用于与所述半导体区域接触的另外的金属层。
16.根据权利要求1所述的方法，
其中，所述组分被配置成减小所述半导体区域的电子寿命。
17.根据权利要求1所述的方法，还包括：
在形成所述沉淀物去除层之前去除被布置在所述半导体区域上方的剩余组分。
18.根据权利要求1所述的方法，
其中，所述至少一个沉淀物的机械硬度大于所述半导体区域的半导体材料的机械硬度。
19.一种用于处理半导体区域的方法，其中，所述半导体区域包含掺杂剂，所述方法包括：
在所述半导体区域上方形成沉淀物去除层，其中，所述沉淀物去除层限定吸收温度，所述掺杂剂在所述吸收温度下在所述沉淀物去除层中的化学溶解度大于在所述半导体区域中的化学溶解度；以及
通过加热至超过所述吸收温度来热激活在所述沉淀物去除层中对来自所述半导体区域中的所述掺杂剂的吸收。
20.一种用于处理半导体区域的方法，所述方法包括：
用铂掺杂所述半导体区域；
在所述半导体区域上方形成包含钨的沉淀物去除层，其中，所述沉淀物去除层限定吸收温度，铂在所述吸收温度下在所述沉淀物去除层中的化学溶解度大于在所述半导体区域中的吸收温度；以及
通过加热至超过吸收温度来热激活在所述沉淀物去除层中对来自所述半导体区域中的铂的吸收。
CN201710293055.XA 2016-04-29 2017-04-28 用于处理半导体区域的方法 Active CN107452610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/141,855 US10276362B2 (en) 2016-04-29 2016-04-29 Method for processing a semiconductor region and an electronic device
US15/141,855 2016-04-29

Publications (2)

Publication Number Publication Date
CN107452610A true CN107452610A (zh) 2017-12-08
CN107452610B CN107452610B (zh) 2021-01-15

Family

ID=60081679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710293055.XA Active CN107452610B (zh) 2016-04-29 2017-04-28 用于处理半导体区域的方法

Country Status (3)

Country Link
US (1) US10276362B2 (zh)
CN (1) CN107452610B (zh)
DE (1) DE102017109189B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US11011381B2 (en) * 2018-07-27 2021-05-18 Texas Instruments Incorporated Patterning platinum by alloying and etching platinum alloy

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1193109A (en) * 1966-09-20 1970-05-28 Western Electric Co Methods of Coating Semiconductive Materials with Conductive Metals.
US3811975A (en) * 1971-01-08 1974-05-21 Philips Corp Method of manufacturing a semiconductor device and device manufactured by the method
US4620854A (en) * 1982-10-28 1986-11-04 At&T Bell Laboratories Method of preparing indium ingots
CN1261459A (zh) * 1997-05-29 2000-07-26 Memc电子材料有限公司 从硅中去除铜及其它金属杂质的工艺
CN1262523A (zh) * 1999-01-28 2000-08-09 日本电气株式会社 半导体器件的生产工艺
US20020115293A1 (en) * 2001-01-03 2002-08-22 Bahram Ghodsian Device to rapidly and accurately sequence long DNA fragments
CN1511337A (zh) * 2002-01-23 2004-07-07 东京毅力科创株式会社 基板处理方法和装置、半导体装置的制造装置
CN102134491A (zh) * 2010-11-26 2011-07-27 中国科学院上海技术物理研究所 一种氮化镓表面腐蚀液及腐蚀方法
US20130228903A1 (en) * 2007-04-27 2013-09-05 Infineon Technologies Austria Ag Method of Producing a Vertically Inhomogeneous Platinum or Gold Distribution in a Semiconductor Substrate and in a Semiconductor Device
CN103426909A (zh) * 2012-05-18 2013-12-04 英飞凌科技股份有限公司 包括第一和第二半导体材料的半导体器件
CN104900509A (zh) * 2015-06-04 2015-09-09 苏州旦能光伏科技有限公司 金刚石线切割硅片的表面处理方法及制绒方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1193109A (en) * 1966-09-20 1970-05-28 Western Electric Co Methods of Coating Semiconductive Materials with Conductive Metals.
US3811975A (en) * 1971-01-08 1974-05-21 Philips Corp Method of manufacturing a semiconductor device and device manufactured by the method
US4620854A (en) * 1982-10-28 1986-11-04 At&T Bell Laboratories Method of preparing indium ingots
CN1261459A (zh) * 1997-05-29 2000-07-26 Memc电子材料有限公司 从硅中去除铜及其它金属杂质的工艺
CN1262523A (zh) * 1999-01-28 2000-08-09 日本电气株式会社 半导体器件的生产工艺
US20020115293A1 (en) * 2001-01-03 2002-08-22 Bahram Ghodsian Device to rapidly and accurately sequence long DNA fragments
CN1511337A (zh) * 2002-01-23 2004-07-07 东京毅力科创株式会社 基板处理方法和装置、半导体装置的制造装置
US20130228903A1 (en) * 2007-04-27 2013-09-05 Infineon Technologies Austria Ag Method of Producing a Vertically Inhomogeneous Platinum or Gold Distribution in a Semiconductor Substrate and in a Semiconductor Device
CN102134491A (zh) * 2010-11-26 2011-07-27 中国科学院上海技术物理研究所 一种氮化镓表面腐蚀液及腐蚀方法
CN103426909A (zh) * 2012-05-18 2013-12-04 英飞凌科技股份有限公司 包括第一和第二半导体材料的半导体器件
CN104900509A (zh) * 2015-06-04 2015-09-09 苏州旦能光伏科技有限公司 金刚石线切割硅片的表面处理方法及制绒方法

Also Published As

Publication number Publication date
CN107452610B (zh) 2021-01-15
US20170316934A1 (en) 2017-11-02
DE102017109189A1 (de) 2017-11-02
DE102017109189B4 (de) 2024-04-18
US10276362B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US8841777B2 (en) Bonded structure employing metal semiconductor alloy bonding
US8455853B2 (en) Memory devices and formation methods
US8431436B1 (en) Three-dimensional (3D) integrated circuit with enhanced copper-to-copper bonding
KR101638463B1 (ko) 나노구조 프로세싱을 위한 도전성 보조층의 증착과 선택적 제거
US10741554B2 (en) Third type of metal gate stack for CMOS devices
CN110797260A (zh) 用于碳化硅功率半导体器件上的背侧欧姆接触的碳受控欧姆接触层
US7329614B2 (en) Heat resistant ohmic electrode and method of manufacturing the same
US20150371772A1 (en) Inductor with conductive trace
US20180330981A1 (en) Method for Thinning Substrates
CN107452610A (zh) 用于处理半导体区域的方法
TWI423344B (zh) 半導體裝置及其製造方法
Saring et al. Recombination and Charge Collection at Nickel Silicide Precipitates in Silicon Studied by Electron Beam‐Induced Current
KR101998959B1 (ko) 반도체 디바이스 및 그 제조 방법
US9337088B2 (en) MOL resistor with metal grid heat shield
US10923458B2 (en) Vertical light emitting diode with magnetic back contact
US20240113024A1 (en) Multi-layer topological interconnect with proximal doping layer
US11171049B2 (en) Semiconductor device and a method of forming the semiconductor device
CN116093020A (zh) 避免后段工艺中金属互连层形成孔洞的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant