CN107403760A

CN107403760A - 一种芯片保护结构及终端设备

Info

Publication number: CN107403760A
Application number: CN201710631957.XA
Authority: CN
Inventors: 王玢; 叶玮; 彭义军
Original assignee: Vivo Mobile Communication Co Ltd
Current assignee: Vivo Mobile Communication Co Ltd
Priority date: 2017-07-28
Filing date: 2017-07-28
Publication date: 2017-11-28
Anticipated expiration: 2037-07-28
Also published as: CN107403760B

Abstract

本发明提供了一种芯片保护结构及终端设备，该芯片保护结构包括：屏蔽盖，所述屏蔽盖固定在电路主板上，并罩设在所述电路主板上的待保护的芯片本体上，所述屏蔽盖上固定有至少一个缓冲块，且所述缓冲块与所述芯片本体之间存在一间隙；其中，当所述芯片本体受到外力发生朝向所述屏蔽盖方向的形变时，所述芯片本体与所述缓冲块相接触。因此，本发明的方案，无需打胶，仅仅通过在屏蔽盖上增加缓冲块，就可以对芯片本体起到很好的保护作用。

Description

一种芯片保护结构及终端设备

技术领域

本发明涉及终端设备的零部件技术领域，尤其涉及一种芯片保护结构及终端设备。

背景技术

手机等电子行业里，PCB板上的芯片是手机等电子产品的心脏器件，在产品跌落工况下加强对其保护十分重要。通常的做法是对跌落工况下高应力芯片器件进行打胶保护。然而打胶的措施只能对芯片的焊球起到保护作用，对于芯片本体保护却没有好处。

其中，进行打胶保护时，胶水将芯片本体和PCB连接在一起会使芯片整体的刚度变大，在动态冲击工况下，芯片本体更容易开裂。而且胶在固化后会有一定的体积收缩，从而使芯片本体表面产生预应力，特别是在环境实验条件下容易出现分层等现象。

另外，随着手机行业对超薄芯片在结构和散热方面的需求，晶圆片级芯片规模封装(wafer level chip scale package，WLCSP)的芯片逐渐占据主导。其中，WLCSP封装的芯片为晶元本体封装，代替了塑胶树脂封装，而晶元本体为脆性材料，容易发生断裂破坏，所以芯片本体的开裂保护显得尤其重要。

发明内容

本发明的实施例提供了一种芯片保护结构及终端设备，以解决现有技术中通过打胶方法无法保护芯片本体的问题。

本发明的实施例提供了一种芯片保护结构，包括：

屏蔽盖，所述屏蔽盖固定在电路主板上，并罩设在所述电路主板上的待保护的芯片本体上，所述屏蔽盖上固定有至少一个缓冲块，且所述缓冲块与所述芯片本体之间存在一间隙；

其中，当所述芯片本体受到外力发生朝向所述屏蔽盖方向的形变时，所述芯片本体与所述缓冲块相接触。

本发明的实施例还提供了一种终端设备，包括芯片本体以及如上述所述的芯片保护结构。

本发明实施例的有益效果是：

本发明的实施例，通过在罩设于待保护的芯片本体上的屏蔽盖上设置至少一个缓冲块，并在缓冲块与芯片本体之间预留一间隙，使得芯片本体在未受到外界作用力的情况下，与缓冲块不相接触，而当芯片本体受到外力发生朝向屏蔽盖方向的形变时，芯片本体与缓冲块相接触。其中，由于缓冲块具有缓冲作用，所以，当芯片本体受到外力发生朝向屏蔽盖方向的形变时，缓冲块可以优化芯片本体的应变响应，使芯片本体向屏蔽盖方向的弯曲变形趋势减弱，以达到保护芯片本体的目的。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1表示本发明实施例的芯片保护结构的结构示意图之一；

图2表示本发明实施例的芯片保护结构的结构示意图之二；

图3表示本发明实施例中缓冲块在屏蔽盖上的布置位置示意图；

图4表示本发明实施例中屏蔽盖上设置的凹陷区域和通孔的结构示意图之一；

图5表示本发明实施例中屏蔽盖上设置的凹陷区域和通孔的结构示意图之二；

图6表示本发明实施例中缓冲块的结构示意图之一；

图7表示本发明实施例中缓冲块的结构示意图之二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供了一种芯片保护结构，如图1～7所示，该芯片保护结构包括：

屏蔽盖1，所述屏蔽盖1固定在电路主板3上，并罩设在所述电路主板3上的待保护的芯片本体4上，所述屏蔽盖1上固定有至少一个缓冲块2，且所述缓冲块2与所述芯片本体4之间存在一间隙；

其中，当所述芯片本体4受到外力发生朝向所述屏蔽盖1方向的形变时，所述芯片本体4与所述缓冲块2相接触。

由此可知，本发明的实施例，当安装有芯片本体4的电路主板3未发生跌落或者碰撞时，即芯片本体4未受到外界作用力的情况下，该芯片本体4与屏蔽盖1上设置的缓冲块2之间存在一间隙，使得芯片本体4与屏蔽盖1不相接触。而当电路主板3发生跌落或者碰撞时，即芯片本体4受到外界作用力的情况下，芯片本体4会发生朝向屏蔽盖1方向的形变，使得芯片本体4与缓冲块2相接触。

其中，由于缓冲块2具有缓冲作用，所以，当芯片本体4受到外力发生朝向屏蔽盖1方向的形变时，缓冲块2可以优化芯片本体4及周围电路主板3的应变响应，使芯片本体4向屏蔽盖1方向的弯曲变形趋势减弱，以达到保护芯片本体4的目的。

此外，由于本发明的实施例中，无需打胶，仅仅通过在屏蔽盖1上增加缓冲块2，就可以对芯片本体4起到很好的保护作用。因而本发明的实施例，省去了打胶的复杂过程，而且减少了成本。

优选地，所述缓冲块在所述电路板上的投影位于所述芯片本体的中心位置或者所述芯片本体的边缘位置。

其中，对于缓冲块2在屏蔽盖1上的具体设置位置，可如图1所示，设置于芯片本体4的正上方的中心位置，从而使得芯片本体4发生朝向屏蔽盖1方向的形变时，芯片本体4与缓冲块2之间的接触面积更大，进而增强缓冲效果。

然而，在动态冲击的过程中，芯片本体4所受到的高应力一般不是均匀分布的。其中，在芯片本体4的四角或者特殊位置往往是芯片高应力的区域，开裂的位置也是从这些位置开始的。所以为了更加有针对性的对芯片本体4进行保护，缓冲块2的位置不一定是在芯片本体4的正上方，还可以是在芯片本体4的边缘位置，例如角部位置，如图2所示。

另外，如果芯片在动态冲击下有多个位置应力高，可以对多个位置设置缓冲块2，如图3所示，在芯片本体4的四个角部位置，即图3中所示的第一位置501、第二位置502、第三位置503和第四位置504处分别设置一个缓冲块2。

优选地，所述屏蔽盖1上开设有至少一个通孔101，所述缓冲块2固定在对应的所述通孔101内。即如图1和图2所示，设置缓冲块2的一部分位于屏蔽盖1内部，一部分位于屏蔽盖1的外部，从而节省屏蔽盖1的内部空间。

进一步地，如图4和图5所示，所述屏蔽盖1上设置有至少一个凹陷区域102，所述通孔101位于对应的所述凹陷区域102内。其中，凹陷区域102的设置，可以使屏蔽盖1的强度增强并降低屏蔽盖1整体的高度而节省空间。

优选地，如图6和图7所示，所述缓冲块2包括缓冲块本体201和与所述缓冲块本体201一体成型的裙边结构202，所述缓冲块本体201位于所述通孔101内，所述裙边结构202与所述凹陷区域102相接触。其中，裙边结构202位于通孔101外侧，可以避免整个缓冲块2进入到屏蔽盖1内部。另外，对于缓冲块2的整体形状并不局限于图6和图7中所示的形状。

进一步地，所述裙边结构202与所述凹陷区域102粘接连接，从而既可以保证屏蔽盖1上开设通孔101之后的防水性能良好，也能够保证缓冲块2在动态冲击过程中有足够的力度来压制芯片本体4的变形。

此外，缓冲块2的裙边结构202的形状与凹陷区域102的形状可相互匹配，从而不仅在外观上起到美观效果，在裙边结构202与凹陷区域102粘接之后，更能够进一步保障防水性能。

进一步地，所述缓冲块本体201与所述通孔101过盈配合，从而进一步增强缓冲块2在屏蔽盖1上的固定效果，从而进一步使得缓冲块2在动态冲击过程中具有更大的力度来压制芯片本体4的变形。

优选地，所述缓冲块2由硅胶材料构成。其中，硅胶属于软性材料可以很好地吸能，从而保护芯片本体4且不会对芯片本体4造成挤压伤害。另外，对于缓冲块2的构成材料并不局限于此，还可是其他具有缓冲作用的材料。

优选地，所述间隙小于0.1毫米。即设置缓冲块2与芯片本体4之间保留极小的间距，从而能够进一步保证芯片本体4受到外界作用力而发生朝向屏蔽盖1方向的形变时，芯片本体4能够接触到缓冲块2，从而使得缓冲块2可以有效压制芯片本体4以及芯片本体4周围电路主板3的形变。

综上所述，本发明的实施例基于通过具有缓冲作用的缓冲块2(如硅胶块)动态冲击下芯片本体4变形的原理来实现保护芯片的目的，从而在不打胶的情况下有效保护芯片本体4，省去了芯片的打胶成本，并且通过在屏蔽盖1上设置凹陷区域102，进一步增强了屏蔽盖1的强度。此外，通过设置缓冲块2的裙边结构202与屏蔽盖1上的凹陷区域102粘接连接，保证了屏蔽盖1的防水密封性能。

本发明的实施例还提供了一种终端设备，包括芯片本体4以及上述所述的芯片保护结构。

其中，上述所述的芯片保护结构，通过在罩设于待保护的芯片本体4上的屏蔽盖1上设置至少一个缓冲块2，并在缓冲块2与芯片本体4之间预留一间隙，使得芯片本体4在未受到外界作用力的情况下，与缓冲块2不相接触，而当芯片本体4受到外力发生朝向屏蔽盖1方向的形变时，芯片本体4与缓冲块2相接触。其中，由于缓冲块2具有缓冲作用，所以，当芯片本体4受到外力发生朝向屏蔽盖1方向的形变时，缓冲块2可以优化芯片本体4的应变响应，使芯片本体4向屏蔽盖1方向的弯曲变形趋势减弱，以达到保护芯片本体4的目的。

因此，本发明实施例的终端设备的芯片本体，能够在终端设备发生跌落的情况下，通过芯片保护结构对芯片本体进行有效保护，防止芯片本体因跌落而损坏，进而保证终端设备更加耐用。

在本发明的描述中，需要理解的是，术语“上”、“下”、“左”、“右”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以及特定的方位构造和操作，因此，不能理解为对本发明的限制。此外，“第一”、“第二”仅由于描述目的，且不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。因此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”“相连”“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

上述实施例是参考附图来描述的，其他不同的形式和实施例也是可行而不偏离本发明的原理，因此，本发明不应被建构成为在此所提出实施例的限制。更确切地说，这些实施例被提供以使得本发明会是完善又完整，且会将本发明范围传达给本领域技术人员。在附图中，组件尺寸及相对尺寸也许基于清晰起见而被夸大。在此所使用的术语只是基于描述特定实施例目的，并无意成为限制用。术语“包含”及/或“包括”在使用于本说明书时，表示所述特征、整数、构件及/或组件的存在，但不排除一或更多其它特征、整数、构件、组件及/或其族群的存在或增加。除非另有所示，陈述时，一值范围包含该范围的上下限及其间的任何子范围。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种芯片保护结构，其特征在于，包括：

2.根据权利要求1所述的芯片保护结构，其特征在于，所述屏蔽盖上开设有至少一个通孔，所述缓冲块固定在对应的所述通孔内。

3.根据权利要求2所述的芯片保护结构，其特征在于，所述屏蔽盖上设置有至少一个凹陷区域，所述通孔位于对应的所述凹陷区域内。

4.根据权利要求3所述的芯片保护结构，其特征在于，所述缓冲块包括缓冲块本体和与所述缓冲块本体一体成型的裙边结构，所述缓冲块本体位于所述通孔内，所述裙边结构与所述凹陷区域相接触。

5.根据权利要求4所述的芯片保护结构，其特征在于，所述裙边结构与所述凹陷区域粘接连接。

6.根据权利要求4所述的芯片保护结构，其特征在于，所述缓冲块本体与所述通孔过盈配合。

7.根据权利要求1所述的芯片保护结构，其特征在于，所述缓冲块在所述电路板上的投影位于所述芯片本体的中心位置或者所述芯片本体的边缘位置。

8.根据权利要求1所述的芯片保护结构，其特征在于，所述缓冲块由硅胶材料构成。

9.根据权利要求1所述的芯片保护结构，其特征在于，所述间隙小于0.1毫米。

10.一种终端设备，其特征在于，包括芯片本体以及如权利要求1至9任一项所述的芯片保护结构。