CN107402832B - 存储器刷新方法及设备 - Google Patents

存储器刷新方法及设备 Download PDF

Info

Publication number
CN107402832B
CN107402832B CN201710470081.5A CN201710470081A CN107402832B CN 107402832 B CN107402832 B CN 107402832B CN 201710470081 A CN201710470081 A CN 201710470081A CN 107402832 B CN107402832 B CN 107402832B
Authority
CN
China
Prior art keywords
memory
pages
errors
block
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710470081.5A
Other languages
English (en)
Other versions
CN107402832A (zh
Inventor
格雷格·A·布罗杰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107402832A publication Critical patent/CN107402832A/zh
Application granted granted Critical
Publication of CN107402832B publication Critical patent/CN107402832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106Correcting systematically all correctable errors, i.e. scrubbing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1417Boot up procedures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Abstract

本发明揭示例如涉及以下操作的设备及存储器刷新方法的设备及存储器刷新方法:响应于存储器装置被通电而检查所述存储器装置的一部分以找出错误;及如果在检查非易失性存储器的所述部分以找出错误时找到错误,那么将经校正数据重新编程到所述存储器装置。本发明揭示其它设备及存储器刷新方法。

Description

存储器刷新方法及设备
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2012年8月28日、申请号为201280048444.1、发明名称为“存储器刷新方法及设备”的发明专利申请案。
优先权申请案
本申请案主张2011年8月31日提出申请的第13/222,282号美国申请案的优先权权益,所述美国申请案的全文以引用方式并入本文中。
背景技术
各种计算机系统及电子装置使用非易失性存储器。换句话说,所述存储器在电力断开连接时不丢失所存储数据。这些非易失性存储器可进行重新编程、读取及电擦除且非常适于存储各种数据,例如数字音频播放器中的音乐、数码相机中的图片及蜂窝式电话中的配置数据。此类存储器包含通常称为快闪存储器的装置,如此命名部分是因为使用快闪操作来在将存储器单元的块重新编程之前擦除其内容。此类型的存储器通常封装成用于消费者使用的产品,例如CompactFlash存储器卡、USB快闪存储器装置及其它此类装置。
快闪存储器通常包括各自可编程为至少两个数据状态中的一者的若干个单元,其中每一数据状态可表示一数据值,例如数据的一或若干数字(例如,位)。典型快闪存储器单元包括场效应晶体管,其具有控制存储器单元的源极与漏极区域之间的电传导的电隔离的电荷存储结构(例如浮动栅极或电荷陷阱)。数据由存储于电荷存储结构上的电荷及在源极与漏极区域之间观察到的所产生导电性改变表示。
电荷存储结构将存储器单元的控制栅极与源极及漏极区域分离。存储于电荷存储结构上的电子通过电介质材料(例如隧道氧化物)与控制栅极以及漏极及源极电绝缘。当通过将所规定电压置于控制栅极上而读取存储器单元时,装置的源极与漏极之间的电阻抗将允许或不允许电流流动,此取决于存储器单元的有效阈值电压(Vt)。所存储电荷部分地抵消或修改由控制栅极产生的电场,从而导致存储器单元的有效阈值电压(Vt)的改变。可感测是否存在响应于施加到控制栅极的特定电压的电流且使用所述电流来确定存储器单元是否处于表示特定数据值(例如一或零值)的特定数据状态中。
一些快闪存储器单元可编程为三个或三个以上数据状态中的一者,且通常称为多电平存储器单元。举例来说,可编程为四个状态中的任一者的多电平存储器单元可每单元存储数据的两个位,借此使可存储的数据量相对于常规单位存储器单元加倍。
存储器单元通常布置成二维行与列阵列,其中一行中的存储器单元经由存取线(通常称作字线)耦合,且一列中的存储器单元耦合到数据线(通常称作位线)。字线及位线在数据读取及编程功能期间用来选择特定存储器单元进行读取或选择特定存储器单元进行编程(有时称为“写入”)。
存储器单元易受可影响所存储数据的准确性的各种因素影响,例如宇宙射线、读取诱发的干扰及可更改存储于快闪存储器单元的电荷存储结构上的电荷的其它因素。感应电场或磁场、电容性耦合以及导体及绝缘体的有限电阻也可致使位线与字线之间的不希望的耦合或干扰。
这些因素中的任一者可减小读取存储器单元的准确性。例如这些因素的因素可在每存储器单元具有两个以上可能数据状态的多电平存储器中甚至更重要,这是因为随着可能数据状态的数目增加邻近数据状态之间的差异变得更难以准确地辨别。
附图说明
图1是可用于实践本发明的一些实施例的非易失性存储器单元的横截面图。
图2是与本发明的一些实施例一致的NAND快闪存储器配置中的非易失性存储器单元串的示意图。
图3是与本发明的一些实施例一致的NAND快闪非易失性存储器的块的示意图。
图4是与本发明的一些实施例一致的非易失性存储器的框图。
图5是图解说明与本发明的一些实施例一致的基于电力循环的非易失性存储器刷新的方法的流程图。
图6是图解说明与本发明的一些实施例一致的后台非易失性存储器刷新的方法的流程图。
图7展示与本发明的一些实施例一致的可操作以采用非易失性存储器刷新方法的各种装置。
具体实施方式
在本发明的实例性实施例的以下具体实施方式中,通过图式及图解说明参考本发明的特定实例性实施例。以充足细节描述这些实例以使得所属领域的技术人员能够实践本发明,且这些实例用于图解说明本发明可如何应用于各种目的或实施例。存在本发明的其它实施例且其在本发明的范围内,且可在不背离本发明的主题或范围的情况下做出逻辑改变、机械改变、电改变及其它改变。然而,本文中所描述的本发明的各种实施例的特征或限制(对其并入其中的实例性实施例必要)不限制本发明的其它实施例或本发明作为整体,且对本发明的任何参考、其元件、操作及应用不限制本发明作为整体而是仅用于界定这些实例性实施例。因此,以下具体实施方式不限制本发明的各种实施例的范围,所述范围仅由所附权利要求书界定。
图1图解说明实例性非易失性存储器单元。源极101及漏极102形成于衬底103(例如p型半导体材料)上。源极101、漏极102及衬底103在一些实施例中由硅形成,其中具有五个价电子(例如磷、砷或锑)的掺杂剂用以增加硅中的电子浓度或其中具有三个价电子(例如硼、镓、铟或铝)的掺杂剂用以增加空穴浓度。通常以小的受控数量添加掺杂剂以产生半导体材料中的所要空穴或电子浓度,从而在存在剩余电子(例如在源极101及漏极102中)的情况下形成n型材料且在存在过多空穴(例如在衬底材料103中)的情况下形成p型材料。
使用绝缘体材料(例如氧化硅(SiO2))来形成绝缘层104,所述绝缘层内嵌入有由导体(例如金属或导电多晶硅)制作的电荷存储结构(例如浮动栅极105)或电荷陷阱(例如,由氮化物材料形成)。控制栅极106类似地由导电材料形成。浮动栅极105不直接电耦合到存储器单元的另一导电元件,而是在绝缘材料104中“浮动”。浮动栅极105通过绝缘层104的薄(例如,10纳米)部分(例如绝缘层104的隧道电介质部分(例如,二氧化硅(SiO2)及/或氧化物、氮化物及氧化物的组合(ONO))和p型衬底材料103在源极101与漏极102之间的区域分离。
在操作中,电荷存储结构105由于其与存储器单元的其它组件电隔离而能够存储电荷。编程或擦除电荷存储结构105上的电荷电平可经由隧穿过程(称为福勒-诺德汉姆(Fowler-Nordheim)隧穿)执行,其中电子隧穿电介质材料104的部分从而将电荷存储结构105与衬底103分离。一或若干电介质材料的将电荷存储结构105与衬底103分离的部分按惯例称为隧道电介质。
基于存储器单元或用于执行读取、编程及擦除操作的电路的布置,多数快闪存储器装置分类为NOR快闪或NAND快闪。
在将NOR快闪存储器中的存储器单元编程的一个实例中,可将源极101接地且可将供应电压(例如6伏)施加到漏极102。在一个实施例中,经由用以识别将编程的存储器单元的位线施加漏极电压。还将较高电压(例如12伏)置于存储器单元的控制栅极106上,从而由于电子对带正电的控制栅极的吸引而迫使在p型衬底中形成反转区域。源极与漏极之间的电压差与p型材料中的反转区域组合形成在源极101与漏极102之间穿过p型衬底103的反转区域的显著电子流,使得由106处的控制栅极电压产生的电子及电场的动能形成跨越隧道电介质且到达电荷存储结构105上的高能量(还称为“热”)电子的福勒-诺德汉姆隧穿。
电荷存储结构借此采用抵消任何控制栅极正电荷对衬底103在源极101与漏极102之间的区域的影响的负电荷,从而使必须经由字线施加到控制栅极106的电压升高以形成跨越p型衬底材料103中的反转区域的传导。换句话说,当在读取操作期间使字线的电压变成高电压(例如5伏)时,单元将由于因在编程操作期间存储于电荷存储结构105上的电子导致的较高阈值电压而不接通。施加到控制栅极的读取电压大于经擦除存储器单元的阈值电压Vt,但不足够大以允许跨越已编程的单元的衬底103中的反转区域的传导。
在将NAND快闪中的存储器单元编程的一个实例中,可将图1的存储器单元的源极101及漏极102接地且可将控制栅极106带到或许20伏的电压。此电压显著高于用于使用NOR快闪方法将相同存储器单元编程的12伏控制栅极电压,这是因为较高电压弥补在存储器单元的源极与漏极之间减速的“热”电子的缺乏。
在使用NOR快闪存储器电路擦除存储器单元的实例中,可发生从存储器单元的电荷存储结构105到源极101的类似电子隧穿。源极101在一些实施例中比漏极更深地扩散以增强擦除性能。在一个实例中,可将正电压(例如12伏)施加到源极101,可将控制栅极106接地,且可使漏极102保持断开连接以执行擦除操作。源极101上的大的正电压吸引带负电的电子,致使其隧穿绝缘层104且离开浮动栅极105。由于在擦除操作期间在源极101与漏极102之间存在非常小电流,因此执行擦除操作需要非常小电流且消耗相对小电力。
在NAND存储器配置中的另一实例性存储器单元擦除操作中,可使源极101及漏极102保持浮动,但将衬底材料103带到高正电压(例如20伏),从而吸引带负电的电子且致使其从电荷存储结构105隧穿氧化物绝缘层104到达衬底材料103。此方法有时称为“沟道擦除”,这是因为衬底材料103中的沟道区域从电荷存储结构105接收电子。
存储器单元(例如图1中所展示的存储器单元)可布置成经由存取线(称为字线)及数据线(称为位线)寻址的阵列,如图2中所展示。图2展示包含可选择性地耦合到单个位线的存储器单元串的NAND快闪存储器阵列的一部分,其中所述串中所展示的存储器单元中的每一者可进一步经由字线202选择。
存储器单元串0到31可选择性地耦合于串到源极线203的另一侧上。通过相应选择晶体管204的操作,所述串可耦合到位线201及源极线203(或与其隔离)。
在一个实例中,为执行选定单电平存储器单元202的读取操作,可将选定存储器单元202的字线及因此控制栅极维持在低但正电压电平处,同时可将未选择的存储器单元的字线带到充分高电压以致使未选择的存储器单元导电而无论可在个别存储器单元的电荷存储结构上的任何电荷如何。如果选定存储器单元具有未充电的电荷存储结构,那么其将由于控制栅极上的低正电压电平而导电,但如果电荷存储结构具有负电荷,那么其将使存储器单元202的阈值电压升高到高于施加到控制栅极的低正电压使得所述单元不导电。可因此通过(举例来说)监视位线201与源极线203之间的导电性或电流而确定存储器单元的电荷存储结构的数据状态。
在一个实例中,为将选定存储器单元202编程,可经由将串耦合到接地位线201及源极线203的线选择晶体管204使位线201及源极线203接地。选择晶体管204的栅极因此再次耦合到电压源使得所述晶体管导电。将未编程的存储器单元的控制栅极带到充分高电压(例如,10伏)以抑制那些存储器单元的无意编程。选定存储器单元202的控制栅极耦合到显著较高电压(例如20伏),使得电子隧穿到电荷存储结构上。
然而,外部因素(例如宇宙射线、编程诱发的扰乱及读取诱发的扰乱)可致使所存储电荷随时间改变,从而导致经编程存储器单元的阈值电压Vt的变化,此可致使读取错误及其它负面效应。
存储器单元串(例如图2的那些存储器单元串)可组织成若干块,使得块为快闪存储器的最小可擦除单位。图3展示可用于实践本发明的一些实施例的NAND快闪存储器的块。此处,301处所展示的64个单独字线以块提供存储器的64个可单独寻址的物理页,其中每一页能够存储用户数据的4096个字节及额外开销数据(有时称为备用位)(例如错误校正码(ECC)数据)的128个字节。ECC数据可用于检测及/或校正一些存储器错误。在此实例性实施例中,块可因此存储用户数据的256kB加上额外开销数据的8kB。常规快闪存储器装置含有许多此类块,举例来说,提供256MB的用户数据存储区的1024块存储器装置。
图4中展示此存储器装置的更详细实例,其图解说明可用于实践本发明的一些实施例的块(例如图3中所展示的块)的多个平面。此处,如401处所展示的平面0含有存储器的偶数个块,而402处所展示的平面1含有存储器的奇数个块,总共1024个块。将存储器划分成两个或两个以上平面可提供较迅速存储器操作,但可将存储器操作拘限于同时读取、编程及擦除偶数及奇数个平面。举例来说,对平面0的块0执行的擦除操作还可包含擦除平面1的块1,且将一页编程到平面0的块1022还可导致将对应页编程于平面1的块1023中。
由于编程操作及读取操作的类似之处在于其涉及将电压施加到在写入操作中被写入的存储器单元或存储器单元串的在读取操作中未选择的单元,因此多个读取、编程及/或擦除操作可最终影响经编程存储器单元的数据状态。举例来说,常规NAND快闪存储器可在每页数万或数十万读取之后使其经编程存储器单元的数据状态毁坏。
虽然一些错误可使用存储于存储器中的错误校正数据校正,但限制发生的读取错误的数目以提供更可靠且高效存储器操作并且防止多位或其它不可恢复错误可为合意的。举例来说,如图3中所展示的64个页的存储器块可具有对块执行的数百万读取操作以在读取第64个页之前读取前63个页,从而有重大机会发生对第64个页的不可恢复读取错误。
本发明的一些实施例因此试图通过随时间刷新存储器(例如,拷贝及重新编程)以防止所存储数据的毁坏或丢失而减小存储器错误的发生率。刷新存储器可由于例如以下各项的因素而执行:从编程以来经过的时间、超过读取错误阈值或者将存储器装置或存储器控制器通电(直接或间接地,例如通过将耦合到存储器装置的存储器控制器通电)。
在更详细实例性实施例中,存储器控制器系统性地遍及存储器进行读取以关于超过特定阈值的存储器错误的等级检测块且在错误变得不可恢复之前刷新块。由于限制将存储器单元编程的次数可为合意的,因此可通过在未超过最小错误阈值的情况下不刷新数据而避免不必要编程。举例来说,如果错误校正数据实现页中的24个位的校正,那么可能仅在发现一半可校正位(在此实例中为12个位)在对块执行的页读取操作中有错误的情况下对块进行刷新。
一些装置(例如便携式游戏系统、智能电话、便携式媒体装置及其它此类装置)相对频繁地进行电力循环(即,通电及断电),此减小装置遍及所有存储器进行扫描且有效地管理潜在读取错误的能力。本发明的一些实施例因此使用电力循环来管理非易失性存储器中的错误,例如通过使用电力循环来触发存储器扫描及刷新操作且在细粒度级上执行这些操作。
在一个实例中,可通过以下方式最小化单个存储器扫描及刷新操作的影响:在块层级上进行扫描及刷新,使得可在(举例来说)数百毫秒内完成存储于单个块中的或许兆字节的数据的拷贝及重新编程。在另一实例中,响应于每一次通电而扫描至少一个不同块,从而确保视需要在规则基础上扫描并刷新存储器的块。
在装置操作期间,扫描可作为后台任务在逐块基础上继续,且任何必要刷新经排列以作为后台任务的一部分或作为装置的下一电力循环的一部分完成。如果失去电力,那么装置重启过程在一个实例中包含确定来自装置的存储器的块是否已标记为要刷新(例如,例如在刷新标记为要刷新的块在失去电力之前未完成时)。此方法可通过跟踪机制补充,在另一实例中,所述跟踪机制跟踪对每一块执行的读取且周期性地(例如,每千个读取)检查块的数个页以找出错误。
正在被检查以找出错误的当前块的身份可存储于非易失性存储器中(例如在寄存器中或在存储器阵列本身的一部分中),且可用以确保通过电力循环触发或作为后台任务执行的块检查遍及所有存储器继续进行而非针对每一电力循环在同一块处重新开始。可通过将块标记为要刷新而跨越电力循环进一步跟踪刷新,使得经排列或不完整的块刷新可作为通电序列的一部分或在通电序列完成之后的装置操作期间完成。在另一实例中,非易失性存储器还可存储每装置或块的页读取的数目,使得频繁地重新启动的装置能够计数跨越电力循环积累的读取操作而非在装置断电时丢失页读取的计数。
图5是图解说明与本发明的实例性实施例一致的管理通过通电序列触发的存储器错误的方法的流程图。在501处,将装置通电且装置开始通电序列,其包含(例如)通过检查非易失性存储器位置(例如,寄存器)以找出块信息或通过检查与存储器块相关联的旗标而确定存储器的任何块是否已标记为要刷新。如果在502处存储器块以某种方式标记为要刷新,那么在503处拷贝并重新编程存储于块中的数据。
如果在502处块均未标记为要刷新,那么在504处读取存储器的经识别块。在一些实施例中,通过以下方式识别存储器块:在基于电力循环的存储器刷新中查询对下一未检查的存储器块的指针,使得方法跨越电力循环遍及存储器继续进行而非在每一通电序列处以同一存储器块重新开始。
在读取块时,使用ECC计数每页错误的数目,且在505处确定所述错误数目是否超过阈值。在另一实例中,可使用所存储ECC数据校正多达每页24个位的存储器在块的任一页中的12个位(例如,大致一半可校正数目个位)有错误且需要校正的情况下超过其可接受错误数目。在其它实施例中可使用其它阈值(例如可校正位的数目的三分之一)。阈值可基于例如在存储器的寿命中实施的操作的数目或存储器的使用年限等因素变化。
如果在505处错误的数目超过读取错误的可允许阈值,那么在506处将块标记为要刷新。接着在507处拷贝块的数据,使用错误校正码数据来修正可校正错误,且将数据重新编程。可在拷贝及重新编程之前将块标记为要刷新,使得如果在拷贝及重新编程可在507处完成之前装置断电或方法以其它方式中断,仍将在装置再次通电时对块的数据进行拷贝及重新编程(例如在502及503处)。在506处将块标记为要刷新的旗标因此在此实例中直到507处的拷贝及重新编程完成才清除。
在508处,存储器准备好进行正常操作。在一些实施例中,在存储器块在通电时标记为要刷新的情况下执行的503处的拷贝及重新编程在完成时不形成准备就绪状态,而是进行到504,其中在存储器装置准备就绪之前读取至少一个新块,此可确保在每一正常电力循环上读取至少一个新块。
图5中所图解说明的方法可用以确保在每一电力循环上检查或刷新至少一个块,但可经配置使得将作为通电循环的一部分刷新仅一个块。虽然读取典型块当前使用一些技术花费大约一毫秒,但将所述块重新编程当前可花费大约数百毫秒,因此将数个块重新编程可在通电序列期间显著延迟存储器可用性。一些标准(例如JEDEC快闪存储器标准)要求存储器在通电之后的特定时间段内(例如在一秒内)准备好进行操作。出于此原因,一些实施例(例如图5中所展示的实例)可(例如)通过确保在存储器准备好进行常规存取操作之前将仅一个块重新编程而限制作为装置启动方法的一部分发生的编程操作的数目。
在另一实例中,可通过后台存储器刷新方法补充图5的通电刷新方法,如图6中所展示。根据一种此类实例性方法,在于601处接收读取命令之后执行读取,且在602处更新读取计数器(例如,通过使递增计数器递增或使递减计数器递减)。由于读取命令可导致读取多个页,因此计数器可计数所读取的页而非读取命令的数目,例如以确保可维持已读取页的次数的准确计数。当所读取的页数目达到阈值(例如,页读取的数目达到1024个页,如603处所图解说明)时,起始刷新扫描。举例来说,在604处,读取存储器的由刷新块指针识别的块的特定数目个页(例如,16个页)并在604处检查所述页以找出错误。在其它实施例中,将使用其它适合读取阈值及将读取的页数目。
如果在604处读取的数据的16个页中的任一者包含超过阈值(即,预定可允许错误率)的错误数目(例如在ECC可校正页中的多达24个位的情况下为页中的12个或12个以上错误),那么在606处将由刷新块指针识别的块标记为要刷新。接着读取并拷贝块的数据(例如,读取并拷贝到缓冲存储器中)以供重新编程(例如,逐页)(如607处所展示),例如以用经校正且新编程的数据更新存储于存储器中的数据。当已将块的数据成功重新编程时,清除指示待将块重新编程的旗标。如果块拷贝及重新编程未在下一电力循环发生之前成功完成,那么可因此在下一电力循环处重复块拷贝及重新编程,这是因为仍将设定指示待将块重新编程的旗标。
后台刷新方法接着在608处继续,其中使页读取计数器复位(例如,复位到零)。在一些实施例中,被读取的页的阈值可基于例如对特定存储器配置的读取扰乱测试、存储器装置密度及其它此类因素等因素。
在此实例中,当在606处将块标记为要刷新时,块中不再有其它页需要作为刷新扫描的一部分读取,这是因为整个块将被拷贝。在一些实施例中,作为损耗均衡方法的一部分将块的数据重新定位到物理存储器中的另一块位置,从而进一步减小存储器的已确定为具有不可接受读取错误率的物理块上的损耗。
在此实例中,606到607处的块刷新方法在其它刷新扫描读取在604处发生之前完成,以防止标记为要刷新的块的积累。在另一实施例中,图6中所图解说明的方法操作使得在任一时间将最多仅一个块标记为要刷新。
作为刷新扫描方法的一部分读取的当前块及页存储于存储器中,所述存储器在一些实施例中包括非易失性存储器。后台刷新方法的存储器位置因此在电力循环期间不会丢失。在另一实例中,仅后台刷新方法的块位置存储于非易失性存储器中(这是因为其相对不频繁地更新),且指向块的特定16个页来扫描的页位置(如604处所反映)存储于易失性存储器(例如随机存取存储器或RAM)中。如果装置经历电力循环,那么后台刷新方法将在非易失性存储器中所标记的块的开始处重新开始,从而在扫描块的其余部分之前重复扫描块的最多一部分且进行到后台刷新过程最近尚未扫描的非易失性存储器。
在另一实施例中,可选择错误阈值电平、刷新率及其它此类参数以避免装置的刷新不足或过度刷新。虽然允许错误积累到其中可发生不可校正读取错误的点通常为不合意的,但太频繁地刷新非易失性存储器也通常为不合意的,这是因为非易失性存储器单元上的不必要损耗可导致(举例来说)存储器装置的缩短的寿命期限。
刷新率还可经选择以减小不可校正读取扰乱错误在可刷新页之前发生的机会。将具有总共1024个块及每块256个页的非易失性存储器视为实例。如果需要块中的每页100,000次读取来使所述块中的读取扰乱变得合理地有可能,那么每页100,000次读取乘以每块256个页形成块中的大致260万次读取来使读取扰乱事件变得合理地有可能。每块260万次读取除以1024个块暗示每26,000个页读取应刷新一个块以使读取扰乱错误合理地不可能。以较快速率(例如每16,000个页读取一个块)进行刷新提供安全性的某种额外限度。
如先前所论述,执行读取所花费的时间也可为选择将适合特定应用的刷新参数的因素。作为后台刷新方法的一部分一次读取整个块当前可花费约100毫秒,此在通电时可为可接受的但在操作期间为不合意的。针对刷新扫描一次读取单个页当前可花费约一毫秒,但可在上文实例中每64个用户页读取执行,其中每16,000个用户页读取刷新一个块。类似地,针对刷新扫描读取16个页当前花费大致8毫秒,且可能每1024个用户页读取执行以每16,000个用户页读取刷新整个块。
读取块并将块重新编程当前花费大致500毫秒,因此在此实例中,用以读取块以检查错误且接着读取块并将块重新编程的经组合总时间为大致600毫秒。如果针对每1024个用户页读取的刷新扫描读取16个页,对用户的总影响将为每1024个页读取大致8ms延迟,外加大致2ms到3ms来在完成扫描每一块时更新非易失性存储器中的有源块地址。在稀有事件中,需要刷新,将发生额外500ms延迟来拷贝块并将块重新编程。由于在多数现实生活应用中预期此为罕见事件且对由不可校正读取诱发的存储器错误为优选的,因此针对多数应用半秒延迟应为可接受的。对于无法容忍500ms延迟的应用,可将块的刷新分成多个操作。举例来说,将16个页重新编程的16个操作将随时间拷贝256页块,同时致使对任一系统存储器存取来说最小的仅约32ms延迟。在另一实例中,存储器装置可允许正常存储器存取中断块拷贝、执行正常存取且接着重新开始拷贝以提供对正常操作的最小延迟。
本文中在一些实施例中所描述的刷新方法由在存储器装置内部的存储器控制器(例如形成快闪存储器卡的一部分的存储器控制器)管理,且在其它实施例中在存储器装置外部实施,使得可借助现成非易失性存储器装置采用上文所描述的方法。图7展示可操作以采用例如本文中所描述的那些方法的方法的各种装置。
在701处的是非易失性存储器集成电路,例如快闪存储器集成电路。在一些实施例中,集成电路包含内部控制器,而在其它实施例中,外部存储器控制器执行存储器刷新操作。在702处类似地展示快闪存储器卡(例如,安全数字(SD)存储器卡),所述快闪存储器卡同样可包含内部控制器或可由外部控制器(例如,如以硬件、固件及/或软件体现)刷新。
在703处展示通常采用在数十兆字节或更多的范围内的大量便携式非易失性存储器的快闪存储器驱动器(通常称为拇指驱动器或USB快闪驱动器)。消费者通常使用此类驱动器来存储并在计算机之间载运数据,例如经保存文档、多媒体文件等等。在704处展示数码相机,其通常包含用于存储固件及其它数据的两个内部快闪存储器以及用于存储照片、视频及其它数据的快闪存储器卡(例如702处所展示)。
例如本文中所描述的那些方法的刷新方法还用于智能电话、便携式游戏系统、个人数字助理(PDA)或如705处所展示的其它此类装置中。这些装置使用非易失性存储器(例如快闪存储器)来存储程序及其它数据。非易失性存储器还变得越来越常见为如706处所展示的个人计算机中的高性能选项,既用于存储数据(例如固件及配置数据)以及在固态驱动器(SSD)中。由于固态驱动器远远胜过典型硬盘驱动器,因此固态驱动器的使用可改进计算机响应性及速度,从而使例如启动、发动应用程序或从冬眠状态恢复等任务对于终端用户来说快得多。
图7的这些电子存储器装置图解说明其中本文中所描述的刷新方法可特别是在所展示的装置易受频繁电力循环影响时提供改进的存储器可靠性及数据完整性的环境。虽然本文中已图解说明且描述了特定实施例,但所属领域的技术人员将了解,旨在实现相同目的、结构或功能的任何布置可替代所展示的特定实施例。本申请案打算涵盖对本文中所描述的本发明的实施例的任何更改或变化。打算本发明仅由权利要求书及其等效物的全部范围限制。

Claims (16)

1.一种用于存储器刷新的方法,其包括:
响应于存储器装置被进行电力循环而检查非易失性存储器装置的非易失性存储器的各部分以找出错误,其中响应于多个电力循环的每一者而检查所述存储器的不同部分以找出错误;
在所述存储器的预定数目的页经历多个电力循环被读取后,在所述存储器的操作期间检查所述存储器的额外部分以找出错误;
确定第一被检查额外部分中的错误的数目是否超过阈值;及
响应于确定所述第一被检查额外部分中的所述错误的数目超过阈值,将所述第一被检查额外部分的经校正数据重新编程到所述存储器。
2.根据权利要求1所述的方法,其中响应于所述存储器装置被进行电力循环而检查的非易失性存储器装置的非易失性存储器以找出错误的所述各部分是所述存储器的一组页,其中所述一组页在存储器的第一块中。
3.根据权利要求2所述的方法,其进一步包括:
确定超过阈值的错误是否存在于所述第一块中的所述一组页中;及
响应于确定超过所述阈值的错误存在于所述第一块中的所述一组页中,将存储器的所述第一块标记为要刷新。
4.根据权利要求3所述的方法,其进一步包括:将被标记的存储器的所述第一块重新编程到物理存储器的另一块的位置。
5.根据权利要求1-4中任一权利要求所述的方法,其进一步包括维持刷新块指针,所述刷新块指针识别响应于电力循环而将被检查以找出错误的下一个个别存储器块。
6.一种包含存储器的装置,所述装置包括:
存储器阵列,其包含非易失性存储器单元;及
存储器控制器,其经操作以:
响应于存储器装置被进行电力循环而检查非易失性存储器装置的非易失性存储器的各部分以找出错误,其中响应于多个电力循环的每一者而检查所述存储器的不同部分以找出错误;
在所述存储器的预定数目的页经历多个电力循环被读取后,在所述存储器的操作期间检查所述存储器的额外部分以找出错误;
确定第一被检查额外部分中的错误的数目是否超过阈值;及
响应于确定所述第一被检查额外部分中的所述错误的数目超过阈值,将所述第一被检查额外部分的经校正数据重新编程到所述存储器。
7.根据权利要求6所述的装置,其中响应于所述存储器装置被进行电力循环而检查的非易失性存储器装置的非易失性存储器以找出错误的所述各部分是所述存储器的一组页,其中所述一组页在存储器的第一块中。
8.根据权利要求7所述的装置,其中所述控制器进一步经操作以:
确定超过阈值的错误是否存在于存储器的所述第一块中的所述一组页中;及
响应于确定超过所述阈值的错误存在于所述一组页中,将存储器的所述第一块标记为要刷新。
9.根据权利要求6-8中任一权利要求所述的装置,其中所述控制器经操作以检查所述非易失性存储器的一部分以找出错误包括所述控制器经操作以:
从所述非易失性存储器的所述部分读取数据;
使用与被读取的数据相关的错误校正码数据来确定存在于所述被读取的数据中的错误的数目;及
确定所述错误的数目是否超过阈值。
10.根据权利要求6-8中任一权利要求所述的装置,其中所述存储器控制器进一步经操作以存储刷新块指针,所述刷新块指针识别响应于所述存储器装置的电力循环而将下一个被检查以找出错误的所述存储器的部分。
11.一种操作存储器阵列的方法,其中所述存储器阵列包括非易失性存储器单元的多个块,每一块包括非易失性存储器单元的多个页,所述方法包括:
确定所述非易失性存储器单元的第一组页的存储器页读取的数目并确定所述第一组页的所述存储器页读取的数目是否超过页读取阈值;
响应于确定所述第一组页的所述存储器页读取的数目超过所述页读取阈值,将包含所述第一组页的所述非易失性存储器单元的块标记为要刷新;
确定所述非易失性存储器单元的第二组页的存储器页读取的数目并确定所述第二组页的所述存储器页读取的数目是否未超过页读取阈值;
响应于确定所述第二组页的所述存储器页读取的数目未超过所述页读取阈值,从所述第二组页的一部分读取数据并检查所述第二组页的所述部分以找出错误;
确定所述第二组页中的错误的数目是否超过错误阈值;及
响应于确定所述第二组页中的所述错误的数目超过错误阈值,将所述第二组页的所述块标记为要刷新。
12.根据权利要求11所述的方法,其中确定第一组页的页读取的数目是响应于所述存储器阵列的电力循环而被执行的;且其中确定第二组页的页读取的数目是响应于所述存储器阵列的不同的电力循环而被执行的。
13.根据权利要求12所述的方法,其中用于所述错误的数目的所述阈值是响应于所述错误的数目而被建立的,所述错误能使用错误校正码ECC校正。
14.一种用于存储器刷新的设备,其包括:
非易失性存储器,其包括多个存储器单元块,每一块包括存储器单元的多个页;及
控制器,其耦合至所述非易失性存储器的所述多个页,所述控制器经配置以:
执行关于所述非易失性存储器的第一组页的存储器页读取的数目的第一确定步骤并确定存储器页读取的数目超过页读取阈值;
响应于确定存储器页读取的数目超过所述页读取阈值,将包含所述第一组页的所述非易失性存储器的块标记为要刷新;
接着执行关于所述非易失性存储器的第二组页的存储器页读取的数目的第二确定步骤,并确定存储器页读取的数目未超过所述页读取阈值;
响应于确定所述第二组页的所述存储器页读取的数目未超过所述页读取阈值,从所述第二组页的一部分读取数据以检查所述第二组页的所述部分从而找出错误;
确定所述第二组页中的错误的数目是否超过错误阈值;及
响应于确定所述第二组页中的所述错误的数目超过错误阈值,将存储器的所述第二组页标记为要刷新。
15.根据权利要求14所述的设备,其中所述控制器进一步经配置以存储页位置的地址,所述页位置指向被标记为易失性存储器中用于后台刷新的存储器块。
16.根据权利要求15所述的设备,其中所述控制器进一步经配置以响应于电力循环而重新启动后台刷新方法,且其中所述控制器经配置以在存储于非易失性存储器中的所述地址处开始所述刷新。
CN201710470081.5A 2011-08-31 2012-08-28 存储器刷新方法及设备 Active CN107402832B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/222,282 US9176800B2 (en) 2011-08-31 2011-08-31 Memory refresh methods and apparatuses
US13/222,282 2011-08-31
CN201280048444.1A CN103843069B (zh) 2011-08-31 2012-08-28 存储器刷新方法及设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280048444.1A Division CN103843069B (zh) 2011-08-31 2012-08-28 存储器刷新方法及设备

Publications (2)

Publication Number Publication Date
CN107402832A CN107402832A (zh) 2017-11-28
CN107402832B true CN107402832B (zh) 2020-11-27

Family

ID=47745458

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710470081.5A Active CN107402832B (zh) 2011-08-31 2012-08-28 存储器刷新方法及设备
CN201280048444.1A Active CN103843069B (zh) 2011-08-31 2012-08-28 存储器刷新方法及设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280048444.1A Active CN103843069B (zh) 2011-08-31 2012-08-28 存储器刷新方法及设备

Country Status (6)

Country Link
US (3) US9176800B2 (zh)
EP (1) EP2751809B1 (zh)
JP (1) JP5901771B2 (zh)
KR (1) KR102000307B1 (zh)
CN (2) CN107402832B (zh)
WO (1) WO2013033107A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176800B2 (en) * 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US9430735B1 (en) 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
US9256526B2 (en) * 2012-02-23 2016-02-09 National Taiwan University Flash memory storage system and access method
KR102025193B1 (ko) * 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
JP2014241057A (ja) * 2013-06-12 2014-12-25 ソニー株式会社 インターフェース制御回路、メモリシステム、および、インターフェース制御回路の制御方法
CN104346236B (zh) 2013-08-06 2018-03-23 慧荣科技股份有限公司 数据储存装置及其数据维护方法
TWI490870B (zh) * 2013-08-06 2015-07-01 Silicon Motion Inc 資料儲存裝置及其資料維護方法
JP6270377B2 (ja) * 2013-08-27 2018-01-31 キヤノン株式会社 画像形成装置
CN104978998B (zh) * 2014-04-01 2019-05-31 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
JP6226830B2 (ja) * 2014-07-24 2017-11-08 株式会社東芝 情報処理装置、データアクセス方法およびプログラム
CN105374389B (zh) * 2014-08-07 2018-09-07 华邦电子股份有限公司 存储器电路及其刷新方法
US9678827B2 (en) * 2014-10-07 2017-06-13 SK Hynix Inc. Access counts for performing data inspection operations in data storage device
KR20160042224A (ko) 2014-10-07 2016-04-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
KR20160063726A (ko) * 2014-11-27 2016-06-07 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9595342B2 (en) * 2015-01-20 2017-03-14 Sandisk Technologies Llc Method and apparatus for refresh programming of memory cells based on amount of threshold voltage downshift
KR102277521B1 (ko) * 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US9558064B2 (en) 2015-01-28 2017-01-31 Micron Technology, Inc. Estimating an error rate associated with memory
KR20160110774A (ko) 2015-03-12 2016-09-22 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 시스템
US9772901B2 (en) * 2015-05-08 2017-09-26 Nxp Usa, Inc. Memory reliability using error-correcting code
CN106558343B (zh) 2015-09-24 2021-12-28 三星电子株式会社 操作非易失性存储装置的方法和非易失性存储装置
KR102359979B1 (ko) 2015-11-16 2022-02-08 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
US11481126B2 (en) * 2016-05-24 2022-10-25 Micron Technology, Inc. Memory device error based adaptive refresh rate systems and methods
US10248499B2 (en) * 2016-06-24 2019-04-02 Sandisk Technologies Llc Non-volatile storage system using two pass programming with bit error control
US20220180950A1 (en) * 2017-01-13 2022-06-09 Pure Storage, Inc. Refresh of differing capacity nand
US9747158B1 (en) * 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
KR20180092422A (ko) * 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10019332B1 (en) * 2017-03-10 2018-07-10 Western Digital Technologies, Inc. Non-volatile memory with program failure recovery
KR101985309B1 (ko) 2017-06-12 2019-06-04 주식회사 티맥스데이터 최적화된 높이를 가지는 밸런스드 파스 트리를 생성하는 방법
CN109215715B (zh) * 2017-07-05 2020-06-26 中国科学院微电子研究所 一种闪存存储电路的抗总剂量辐照加固方法
US10140042B1 (en) 2017-09-13 2018-11-27 Toshiba Memory Corporation Deterministic read disturb counter-based data checking for NAND flash
WO2019061480A1 (en) 2017-09-30 2019-04-04 Micron Technology, Inc. PRE-EVEN READING SCANS IN PERIOD OF INACTIVITY
US10269445B1 (en) * 2017-10-22 2019-04-23 Nanya Technology Corporation Memory device and operating method thereof
TWI646535B (zh) * 2017-12-27 2019-01-01 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體操作方法
CN108564981B (zh) * 2018-03-27 2021-10-01 深圳忆联信息系统有限公司 一种存储装置数据安全动态监控方法
KR20200079851A (ko) * 2018-12-26 2020-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200087557A (ko) * 2019-01-11 2020-07-21 주식회사 엘지화학 에러 복구 방법, 이를 이용한 마이크로 컨트롤러 유닛, 및 상기 마이크로 컨트롤러를 포함하는 배터리 장치
US10867654B2 (en) * 2019-01-17 2020-12-15 Xerox Corporation Method for testing a memory device
US11004534B2 (en) * 2019-08-06 2021-05-11 Micron Technology, Inc. Preemptive read refresh in memories with time-varying error rates
JP2021071776A (ja) 2019-10-29 2021-05-06 キオクシア株式会社 メモリシステム
US11200113B2 (en) * 2020-01-14 2021-12-14 Intel Corporation Auto-increment write count for nonvolatile memory
KR20210100790A (ko) 2020-02-06 2021-08-18 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11809743B2 (en) 2020-09-21 2023-11-07 Advanced Micro Devices, Inc. Refresh management list for DRAM
US11461025B2 (en) * 2020-11-05 2022-10-04 Macronix International Co., Ltd. Data retention in memory devices
CN112634978A (zh) * 2020-12-23 2021-04-09 江苏国科微电子有限公司 一种NVMe固态硬盘异常处理方法、装置及集成芯片
US11914887B2 (en) * 2021-04-14 2024-02-27 Macronix International Co., Ltd. Storage device and data accessing method using multi-level cell
US11500578B2 (en) 2021-04-19 2022-11-15 Micron Technology, Inc. Memory access threshold based memory management
US20220404968A1 (en) * 2021-06-18 2022-12-22 Micron Technology, Inc. Read performance techniques for time retention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796497A (zh) * 2007-07-18 2010-08-04 富士通株式会社 存储器刷新装置和存储器刷新方法
CN101868832A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于从快闪存储器读取数据的方法及设备
CN101960532A (zh) * 2008-03-28 2011-01-26 英特尔公司 用于节省存储器自刷新功率的系统、方法和装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022438B2 (ja) * 1980-05-06 1985-06-01 松下電器産業株式会社 不揮発性メモリのリフレッシュ方式
JP2892590B2 (ja) 1994-07-15 1999-05-17 秀信 甕 土瓦塀風囲い用支持ブロック
JP3176019B2 (ja) * 1995-04-05 2001-06-11 株式会社東芝 不揮発性半導体記憶部を含む記憶システム
JPH09204367A (ja) 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
US5909449A (en) 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US7035155B2 (en) 2002-09-26 2006-04-25 Xware Technology, Inc. Dynamic memory management
JP2004259144A (ja) 2003-02-27 2004-09-16 Renesas Technology Corp 半導体記憶装置
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
US7321951B2 (en) * 2003-11-17 2008-01-22 Micron Technology, Inc. Method for testing flash memory power loss recovery
US20070204107A1 (en) * 2004-02-24 2007-08-30 Analog Devices, Inc. Cache memory background preprocessing
US7325090B2 (en) 2004-04-29 2008-01-29 Sandisk Il Ltd. Refreshing data stored in a flash memory
KR100802059B1 (ko) 2006-09-06 2008-02-12 삼성전자주식회사 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법
JP2008090778A (ja) 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7840837B2 (en) * 2007-04-27 2010-11-23 Netapp, Inc. System and method for protecting memory during system initialization
US8060798B2 (en) 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
US7937647B2 (en) * 2007-07-27 2011-05-03 Actel Corporation Error-detecting and correcting FPGA architecture
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP4267682B1 (ja) 2008-06-04 2009-05-27 株式会社ハギワラシスコム Nandフラッシュメモリのリフレッシュ方法
US20090327581A1 (en) 2008-06-30 2009-12-31 Coulson Richard L Nand memory
JP2010067010A (ja) 2008-09-11 2010-03-25 Fuji Electric Systems Co Ltd 組み込み機器、不揮発性メモリの自動リフレッシュ方法およびプログラム
EP2359371A1 (en) 2008-11-11 2011-08-24 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
US8281229B2 (en) 2008-12-30 2012-10-02 Intel Corporation Firmware verification using system memory error check logic
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
JP5185156B2 (ja) * 2009-02-24 2013-04-17 株式会社東芝 メモリコントローラおよび半導体記憶装置
KR20110026578A (ko) 2009-09-08 2011-03-16 엘지전자 주식회사 시스템 메모리의 에러 보정 장치 및 방법
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
JP2011128751A (ja) 2009-12-16 2011-06-30 Clarion Co Ltd データ記録装置およびデータ記録装置の制御方法
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796497A (zh) * 2007-07-18 2010-08-04 富士通株式会社 存储器刷新装置和存储器刷新方法
CN101868832A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于从快闪存储器读取数据的方法及设备
CN101960532A (zh) * 2008-03-28 2011-01-26 英特尔公司 用于节省存储器自刷新功率的系统、方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
存储器可靠性方法研究——一种容错存储技术;黄士坦;《微电子学与计算机》;19800531;第16-22页 *

Also Published As

Publication number Publication date
CN107402832A (zh) 2017-11-28
US20170352429A1 (en) 2017-12-07
US10109357B2 (en) 2018-10-23
WO2013033107A2 (en) 2013-03-07
US20160019974A1 (en) 2016-01-21
JP5901771B2 (ja) 2016-04-13
CN103843069B (zh) 2017-07-11
WO2013033107A3 (en) 2013-04-25
EP2751809B1 (en) 2020-04-01
KR102000307B1 (ko) 2019-07-15
US10290359B2 (en) 2019-05-14
EP2751809A2 (en) 2014-07-09
JP2014525634A (ja) 2014-09-29
US20130055046A1 (en) 2013-02-28
CN103843069A (zh) 2014-06-04
EP2751809A4 (en) 2014-12-31
US9176800B2 (en) 2015-11-03
KR20140059821A (ko) 2014-05-16

Similar Documents

Publication Publication Date Title
US10290359B2 (en) Memory refresh methods and apparatuses
US9349479B1 (en) Boundary word line operation in nonvolatile memory
US9070449B2 (en) Defective block management
KR20060127015A (ko) 쓰기/삭제 중단 검출 메카니즘을 갖는 플래시 저장 시스템
US9910730B2 (en) System for handling erratic word lines for non-volatile memory
US9384845B2 (en) Partial erase of nonvolatile memory blocks
TWI720985B (zh) 記憶體系統及其操作方法
US20160078945A1 (en) Incremental step pulse programming
KR20170076883A (ko) 메모리 시스템 및 그의 동작방법
US9152497B2 (en) Data recovery from blocks with gate shorts
CN113312069A (zh) 用于存储器控制器的固件加载
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US11538535B2 (en) Apparatus for rapid data destruction
US11216208B1 (en) Memory system, memory controller, and operation method of memory system
CN109254723B (zh) 非易失性存储器中的存储器扇区注销的方法和系统
US11837297B2 (en) Smart erase verify in non-volatile memory structures
US11656790B2 (en) Memory system, memory controller, and operation method of memory system
US20230195367A1 (en) Memory system, memory controller, and operation method of memory system
CN113764027A (zh) 存储器系统、存储器控制器以及存储器系统的操作方法
CN115705908A (zh) 存储设置数据的存储器件及其操作方法
Janukowicz et al. IN THIS WHITE PAPER

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant