CN107204781A - 一种rs码译码方法及装置 - Google Patents

Abstract

本发明公开了一种RS码译码方法，该方法可以包括以下步骤：接收码多项式R(x)；根据码多项式R(x)，计算伴随式s_i；根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。应用本发明实施例所提供的技术方案，通过修正迭代算法实现了RS码的高效译码，减小了硬件实现难度，缩减了硬件资源，提高了译码速度。本发明还公开了一种RS码译码装置，具有相应技术效果。

Description

一种RS码译码方法及装置

技术领域

本发明涉及通信技术领域，特别是涉及一种RS码译码方法及装置。

背景技术

RS(Reed-Solomon)码是一种既能纠随机错误又能纠突发错误的多进制分组信道差错控制码，随着以FPGA为代表的可编程大规模集成电路VLSI技术的迅猛发展，RS码也得到了广泛应用，其广泛应用于各种通信系统及数据存储中。RS码纠错能力强，更适合恶劣通信环境的应用，但RS码的译码复杂性随着码长的增加而激增。

在复杂的信道传输条件下，使用RS码作为信道编译码可以提高传输的可靠性。对比编码而言，RS码译码的复杂性较高，需要的存储空间较大，资源耗费较为严重。现有的RS码译码步骤较为复杂，硬件实现起来更加困难。

所以，如何高效实现RS码译码，减小硬件实现难度，缩减硬件资源，提高译码速度，是目前本领域技术人员急需解决的技术问题。

发明内容

本发明的目的是提供一种RS码译码方法及装置，以高效实现RS码译码，减小硬件实现难度，缩减硬件资源，提高译码速度。

为解决上述技术问题，本发明提供如下技术方案：

一种RS码译码方法，包括：

接收码多项式R(x)；

根据码多项式R(x)，计算伴随式s_i；

根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；

使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；

通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；

根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

在本发明的一种具体实施方式中，所述根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)，包括：

根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，其中，i＝1,2,…,2t，d_j为计算修正值，

更新序列号j；

根据d_j与0的对比结果，确定迭代规则；

使用所述迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

更新d_j，并重复执行所述更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。

在本发明的一种具体实施方式中，所述根据d_j与0的对比结果，确定迭代规则，包括：

如果d_j＝0，则确定迭代规则为第一迭代规则：

σ^j+1(x)＝σ^j(x)；

ω^j+1(x)＝ω^j(x)；

φ^j+1(x)＝xφ^j(x)；

在本发明的一种具体实施方式中，所述根据d_j与0的对比结果，确定迭代规则，包括：

如果d_j≠0，则确定迭代规则为第二迭代规则：

σ^j+1(x)＝σ^j(x)+d^jxφ^j(x)；

其中，在时，φ^j+1(x)＝xφ^j(x)，在时，

在本发明的一种具体实施方式中，所述更新d_j，包括：

根据以下公式更新d_j：

在本发明的一种具体实施方式中，所述根据码多项式R(x)，计算伴随式s_i，包括：

根据码多项式R(x)和以下公式，计算伴随式s_i：

s_i＝((((y_n-1·αⁱ+y_n-2)·αⁱ+y_n-3)·αⁱ+y_n-4)·αⁱ…)·αⁱ+y₀；

其中，i＝1,2,…,2t。

在本发明的一种具体实施方式中，所述通过错误值多项式ω(x)计算错误值，获得错误图样E(x)，包括：

根据以下公式计算错误值Y_i，获得错误图样E(x)：

在本发明的一种具体实施方式中，RS码为(31,15)RS码，

通过以下公式计算错误值Y_i的分母：

通过以下公式计算错误值Y_i的分子：

一种RS码译码装置，包括：

码多项式接收模块，用于接收码多项式R(x)；

伴随式计算模块，用于根据码多项式R(x)，计算伴随式s_i；

错误计算模块，用于根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；

错误确定模块，用于使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；

错误图样获得模块，用于通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；

译码结果获得模块，用于根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

在本发明的一种具体实施方式中，所述错误计算模块，具体用于：

根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，其中，i＝1,2,…,2t，d_j为计算修正值，

更新序列号j；

根据d_j与0的对比结果，确定迭代规则；

使用所述迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

更新d_j，并重复执行所述更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。

应用本发明实施例所提供的技术方案，在接收到码多项式后，根据码多项式，计算伴随式，根据伴随式和修正的迭代算法，计算错误位置多项式和错误值多项式，使用钱搜索求解错误位置多项式的根，确定错误位置数和错误位置，通过错误值多项式计算错误值，获得错误图样，根据码多项式和错误图样，获得针对码多项式的译码结果。通过修正迭代算法实现了RS码的高效译码，减小了硬件实现难度，缩减了硬件资源，提高了译码速度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中一种RS码译码方法的实施流程图；

图2为本发明实施例中错误位置多项式和错误值多项式计算流程图；

图3为本发明实施例中一种RS码译码装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1所示，为本发明实施例所提供的一种RS码译码方法的实施流程图，该方法可以包括以下步骤：

S110：接收码多项式R(x)。

在编码过程中，使用RS码对在信道中待传输信息进行编码，获得码多项式，在译码过程中，可以接收码多项式R(x)。

S120：根据码多项式R(x)，计算伴随式s_i。

根据接收到的码多项式R(x)，可以计算伴随式s_i。

假设错误图样E(x)＝e_n-1x^n-1+e_n-2x^n-2+…+e₁x+e₀，e_i为GF(2^m)的元素。若信道产生t个错误，分别位于x_i，相应的错误值为Y_i，i＝1,2,…,2t。

则有：E(x)＝Y₁x₁+Y₂x₂+…+Y_tx_t。

伴随式s_i的计算式为：

在本发明的一种具体实施方式中，可以根据码多项式R(x)和公式(1)，计算伴随式s_i：

s_i＝((((y_n-1·αⁱ+y_n-2)·αⁱ+y_n-3)·αⁱ+y_n-4)·αⁱ…)·αⁱ+y₀，i＝1,2,…,2t 公式(1)

即：

s₁＝((((y_n-1·α+y_n-2)·α+y_n-3)·α+y_n-4)·α…)·α+y₀；

s₂＝((((y_n-1·α²+y_n-2)·α²+y_n-3)·α²+y_n-4)·α²…)·α²+y₀；

……

s_2t＝((((y_n-1·α^2t+y_n-2)·α^2t+y_n-3)·α^2t+y_n-4)·α^2t…)·α^2t+y₀。

这样更方便使用FPGA实现，用Verilog HDL语言来描述伴随式s_i的计算过程，硬件实现变得简单，简化了计算量。

在计算伴随式时，可以采用乒乓操作：设置两个用来存储输入数据y₀、……、y_n-1的临时存储器，在接收一组数据并存储的过程中，取出另一组已经存储的数据，同时进行译码，过程由乒乓开关来操作。

S130：根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)。

在步骤S120计算得到伴随式s_i，根据伴随式s_i和修正的迭代算法，可以计算错误位置多项式σ(x)和错误值多项式ω(x)。

在本发明的一种具体实施方式中，步骤S130可以包括以下步骤：

步骤一：根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，其中，i＝1,2,…,2t，d_j为计算修正值，

步骤二：更新序列号j；

步骤三：根据d_j与0的对比结果，确定迭代规则；

步骤四：使用迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

步骤五：更新d_j，并重复执行更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。

为便于描述，将上述五个步骤结合起来进行说明。

在现有技术中，多是通过BM迭代算法来计算错误位置多项式σ(x)和错误值多项式ω(x)，具体计算公式为：

其中，i满足最大，i＜j，且d_i≠0。在求解错误位置多项式σ(x)和错误值多项式ω(x)的迭代过程中，i是一个不确定值。采用这个迭代算法计算每一步σ(x)和ω(x)时，其迭代过程都需要回溯此前的计算结果，来确定i值，导致两个多项式的计算相当复杂，使得FPGA编程实现极为不便。

本发明实施例中对BM迭代算法进行修正，获得修正的迭代算法。

参见图2所示，根据伴随式s_i，可以确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1， 其中，i＝1,2…,t，d_j为计算修正值，

令j＝j+1，更新序列号j。更新序列号j后，根据d_j与0的对比结果，可以确定迭代规则。

具体的，如果d_j＝0，则可以确定迭代规则为第一迭代规则：

σ^j+1(x)＝σ^j(x)；

ω^j+1(x)＝ω^j(x)；

φ^j+1(x)＝xφ^j(x)；

如果d_j≠0，则可以确定迭代规则为第二迭代规则：

σ^j+1(x)＝σ^j(x)+d^jxφ^j(x)；

其中，在时，φ^j+1(x)＝xφ^j(x)，在时，

使用确定的迭代规则可以计算错误位置多项式σ(x)和错误值多项式ω(x)。

判断j是否等于2t-1，如果否，则更新d_j，具体的，可以使用公式(2)更新d_j：

重复执行更新j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)：

σ^j(x)＝σ^j+1(x)；

ω^j(x)＝ω^j+1(x)。

假设在第j步迭代时，已经确定了i，那么σⁱ(x)也就确定了，则是对所有d_i≠0的中最大的，可以称为修正项。

令第j步迭代中原迭代关系式转换为：

σ^j+1(x)＝σ^j(x)-d^jxφ^j(x)；

此与i完全无关。且φ^j(x)和的计算也与i无关。

本发明实施例修正的迭代算法简单快速，在迭代过程中只需存储最近一次迭代的结果，前面的迭代结果在完成迭代后都可以舍弃，所需存储空间也降低到很小。另外，降低了算法的迭代次数。相对于原BM迭代算法，修正的迭代算法在迭代过程中，不再需要回溯此前的结果，从而极大的简化了错误位置多项式σ(x)和错误值多项式ω(x)的计算，降低了处理难度。

S140：使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置。

错误位置多项式σ(x)的根即为实际错误位置。使用钱搜索可以求解得到错误位置多项式σ(x)的根，从而可以确定出错误位置数和错误位置。使用钱搜索求解错误位置多项式σ(x)的根为现有技术，本发明实施例对此不再赘述。

S150：通过错误值多项式ω(x)计算错误值，获得错误图样E(x)。

在本发明实施例中，可以根据公式(3)计算错误值Y_i，获得错误图样E(x)：

为在FPGA中简单实现，在本发明的一种具体实施方式中，如果RS码为(31,15)RS码，则可以通过以下公式计算错误值Y_i的分母：

通过以下公式计算错误值Y_i的分子：

根据不同的D值，可以方便得到错误图样E(x)。

S160：根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

通过步骤S110至步骤S150获得了码多项式R(x)和错误图样E(x)，根据码多项式R(x)和错误图样E(x)，可以获得针对码多项式R(x)的译码结果。具体的译码结果C(x)＝R(x)^E(x)。最终完成译码。

应用本发明实施例所提供的方法，在接收到码多项式后，根据码多项式，计算伴随式，根据伴随式和修正的迭代算法，计算错误位置多项式和错误值多项式，使用钱搜索求解错误位置多项式的根，确定错误位置数和错误位置，通过错误值多项式计算错误值，获得错误图样，根据码多项式和错误图样，获得针对码多项式的译码结果。通过修正迭代算法实现了RS码的高效译码，减小了硬件实现难度，缩减了硬件资源，提高了译码速度。

相应于上面的方法实施例，本发明实施例还提供了一种RS码译码装置，下文描述的一种RS码译码装置与上文描述的一种RS码译码方法可相互对应参照。

参见图3所示，该装置包括以下模块：

码多项式接收模块310，用于接收码多项式R(x)；

伴随式计算模块320，用于根据码多项式R(x)，计算伴随式s_i；

错误计算模块330，用于根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；

错误确定模块340，用于使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；

错误图样获得模块350，用于通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；

译码结果获得模块360，用于根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

应用本发明实施例所提供的装置，在接收到码多项式后，根据码多项式，计算伴随式，根据伴随式和修正的迭代算法，计算错误位置多项式和错误值多项式，使用钱搜索求解错误位置多项式的根，确定错误位置数和错误位置，通过错误值多项式计算错误值，获得错误图样，根据码多项式和错误图样，获得针对码多项式的译码结果。通过修正迭代算法实现了RS码的高效译码，减小了硬件实现难度，缩减了硬件资源，提高了译码速度。

在本发明的一种具体实施方式中，所述错误计算模块330，具体用于：

根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，其中，i＝1,2,…,2t，d_j为计算修正值，

更新序列号j；

根据d_j与0的对比结果，确定迭代规则；

使用所述迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

更新d_j，并重复执行所述更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。

在本发明的一种具体实施方式中，所述错误计算模块330，具体用于：

如果d_j＝0，则确定迭代规则为第一迭代规则：

σ^j+1(x)＝σ^j(x)；

ω^j+1(x)＝ω^j(x)；

φ^j+1(x)＝xφ^j(x)；

在本发明的一种具体实施方式中，所述错误计算模块330，具体用于：

如果d_j≠0，则确定迭代规则为第二迭代规则：

σ^j+1(x)＝σ^j(x)+d^jxφ^j(x)；

其中，在时，φ^j+1(x)＝xφ^j(x)，在时，

在本发明的一种具体实施方式中，所述错误计算模块330，具体用于：

根据以下公式更新d_j：

在本发明的一种具体实施方式中，所述伴随式计算模块320，具体用于：

根据码多项式R(x)和以下公式，计算伴随式s_i：

s_i＝((((y_n-1·αⁱ+y_n-2)αⁱ+y_n-3)·αⁱ+y_n-4)·αⁱ…)·αⁱ+y₀；

其中，i＝1,2,…,2t。

在本发明的一种具体实施方式中，所述错误图样获得模块350，具体用于：

根据以下公式计算错误值Y_i，获得错误图样E(x)：

在本发明的一种具体实施方式中，RS码为(31,15)RS码，所述错误图样获得模块350，具体用于：

通过以下公式计算错误值Y_i的分母：

通过以下公式计算错误值Y_i的分子：

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种RS码译码方法，其特征在于，包括：

接收码多项式R(x)；

根据码多项式R(x)，计算伴随式s_i；

根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；

使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；

通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；

根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

2.根据权利要求1所述的RS码译码方法，其特征在于，所述根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)，包括：

根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，j＝-1，其中，i＝1，2，…，2t，d_j为计算修正值，

更新序列号j；

根据d_j与0的对比结果，确定迭代规则；

使用所述迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

更新d_j，并重复执行所述更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。

3.根据权利要求2所述的RS码译码方法，其特征在于，所述根据d_j与0的对比结果，确定迭代规则，包括：

如果d_j＝0，则确定迭代规则为第一迭代规则：

σ^j+1(x)＝σ^j(x)；

ω^j+1(x)＝ω^j(x)；

φ^j+1(x)＝xφ^j(x)；

4.根据权利要求2所述的RS码译码方法，其特征在于，所述根据d_j与0的对比结果，确定迭代规则，包括：

如果d_j≠0，则确定迭代规则为第二迭代规则：

σ^j+1(x)＝σ^j(x)+d^jxφ^j(x)；

其中，在时，φ^j+1(x)＝xφ^j(x)，在时，

5.根据权利要求2所述的RS码译码方法，其特征在于，所述更新d_j，包括：

根据以下公式更新d_j：

6.根据权利要求1至5任一项所述的RS码译码方法，其特征在于，所述根据码多项式R(x)，计算伴随式s_i，包括：

根据码多项式R(x)和以下公式，计算伴随式s_i：

s_i＝((((y_n-1·αⁱ+y_n-2)·αⁱ+y_n-3)·αⁱ+y_n-4)·αⁱ…)·αⁱ+y₀；

其中，i＝1,2,…,2t。

7.根据权利要求6所述的RS码译码方法，其特征在于，所述通过错误值多项式ω(x)计算错误值，获得错误图样E(x)，包括：

根据以下公式计算错误值Y_i，获得错误图样E(x)：

8.根据权利要求7所述的RS码译码方法，其特征在于，RS码为(31,15)RS码，

通过以下公式计算错误值Y_i的分母：

通过以下公式计算错误值Y_i的分子：

9.一种RS码译码装置，其特征在于，包括：

码多项式接收模块，用于接收码多项式R(x)；

伴随式计算模块，用于根据码多项式R(x)，计算伴随式s_i；

错误计算模块，用于根据伴随式s_i和修正的迭代算法，计算错误位置多项式σ(x)和错误值多项式ω(x)；

错误确定模块，用于使用钱搜索求解错误位置多项式σ(x)的根，确定错误位置数和错误位置；

错误图样获得模块，用于通过错误值多项式ω(x)计算错误值，获得错误图样E(x)；

译码结果获得模块，用于根据码多项式R(x)和错误图样E(x)，获得针对码多项式R(x)的译码结果。

10.根据权利要求9所述的RS码译码装置，其特征在于，所述错误计算模块，具体用于：

根据伴随式s_i，确定错误位置多项式σ(x)、错误值多项式ω(x)的初始条件分别为：σ⁰(x)＝1，ω⁰(x)＝1，d_j＝s₁，φ⁰(x)＝1，j＝-1，其中，i＝1，2，…，2t，d_j为计算修正值，

更新序列号j；

根据d_j与0的对比结果，确定迭代规则；

使用所述迭代规则计算错误位置多项式σ(x)和错误值多项式ω(x)；

更新d_j，并重复执行所述更新序列号j的步骤，直至j＝2t-1，确定错误位置多项式σ(x)和错误值多项式ω(x)。